JPH04106796A - 電圧切換回路および半導体記憶装置 - Google Patents
電圧切換回路および半導体記憶装置Info
- Publication number
- JPH04106796A JPH04106796A JP2224733A JP22473390A JPH04106796A JP H04106796 A JPH04106796 A JP H04106796A JP 2224733 A JP2224733 A JP 2224733A JP 22473390 A JP22473390 A JP 22473390A JP H04106796 A JPH04106796 A JP H04106796A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- power supply
- gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
２つの異なる電圧を切換えて供給する電圧切換回路およ
び当該電圧切換回路を内蔵する半導体記憶装置に係り、
特にＥ Ｆ ＲＯＭ （Ｅ：ａｓａｂＰ ＲＯＭ ）に
好適な電圧切換回路および半導体記憶装置に関し、 電圧切換用のＭＯ８Ｉ−ランジスタ、相互間に貫通電流
を流すことなく出力電圧の低下をきたさない電圧切換回
路を提供することを目的とし、第１電源電圧が一端に印
加される第１ＭＯＳトランジスタおよび前記第１電源電
圧とは異なる電圧値の第２電源電圧が一端に印加される
第２ＭＯＳＩ−ランジスタを有し、前記第１および第２
ＭＯＳトランジスタの各他端同士か共通接続されて出力
端とされ、前記第１および第２ＭＯＳトランジスタの各
ゲートに選択的にゲート信号を印加することにより前記
第１電源電圧および第２電源電圧のいずれかを切換え出
力するようにした電圧切換回路であって、前記第１ＭＯ
Ｓトランジスタをエンハンスメント型ＭＯ８）ランシス
タとし、前記第１ＭＯＳトランジスタのゲートに当該第
１ＭＯＳトランジスタの閾値電圧と前記第１電源電圧と
の加算電圧値以上の電圧を当該第１ＭＯＳトランジスタ
の選択時に供給する電圧供給手段を含むよう構成する。
び当該電圧切換回路を内蔵する半導体記憶装置に係り、
特にＥ Ｆ ＲＯＭ （Ｅ：ａｓａｂＰ ＲＯＭ ）に
好適な電圧切換回路および半導体記憶装置に関し、 電圧切換用のＭＯ８Ｉ−ランジスタ、相互間に貫通電流
を流すことなく出力電圧の低下をきたさない電圧切換回
路を提供することを目的とし、第１電源電圧が一端に印
加される第１ＭＯＳトランジスタおよび前記第１電源電
圧とは異なる電圧値の第２電源電圧が一端に印加される
第２ＭＯＳＩ−ランジスタを有し、前記第１および第２
ＭＯＳトランジスタの各他端同士か共通接続されて出力
端とされ、前記第１および第２ＭＯＳトランジスタの各
ゲートに選択的にゲート信号を印加することにより前記
第１電源電圧および第２電源電圧のいずれかを切換え出
力するようにした電圧切換回路であって、前記第１ＭＯ
Ｓトランジスタをエンハンスメント型ＭＯ８）ランシス
タとし、前記第１ＭＯＳトランジスタのゲートに当該第
１ＭＯＳトランジスタの閾値電圧と前記第１電源電圧と
の加算電圧値以上の電圧を当該第１ＭＯＳトランジスタ
の選択時に供給する電圧供給手段を含むよう構成する。
本発明は、２つの異なる電圧を切換えて供給する電圧切
換回路および当該電圧切換回路を内蔵する半導体記憶装
置に係り、特にＥＰＲＯＭ（Ｅｒａ＋≦ｂｉｔ ＦＲ
ＯＭ）に好適な電圧切換回路および半導体記憶装置に関
する。
換回路および当該電圧切換回路を内蔵する半導体記憶装
置に係り、特にＥＰＲＯＭ（Ｅｒａ＋≦ｂｉｔ ＦＲ
ＯＭ）に好適な電圧切換回路および半導体記憶装置に関
する。
ＥＰＲＯＭは、書込まれた内容を電気的に消去して再書
込み（以下、プログラム）することが可能なＲＯＭであ
る。ＥＰＲＯＭをプログラムするにはメモリセルのドレ
イン・ソース間に通常動作電圧（Ｖ ＝５Ｖ）よりも
高い電圧を印加する必Ｃ 要がある。この高電圧はプログラム電圧（Ｖｐｐ）と呼
ばれ、一般に、例えば１２５ｖ程度が用いられる。この
プログラム電圧（Ｖｐｐ）はプログラム時以外に加わる
ことはなく、通常の読圧し時には通常電源電圧（ＶＣＣ
）で動作する。また、プログラム時であっても、ベリフ
ァイ読出し等の動作を行う場合には、ＩＣの外部端子に
プログラム電圧（Ｖ ）が印加されていても内部では
通Ｐ 常電原電圧（Ｖ ｃｃ）の供給が必要となる場合があり
、このような場合にプログラム電圧ＣＶ ｐｐ）と通常
電源電圧（ｖｏｏ）を切換える電圧切換回路をＥＰＲＯ
ＭのＩＣチップ内に内蔵する必要がある。
込み（以下、プログラム）することが可能なＲＯＭであ
る。ＥＰＲＯＭをプログラムするにはメモリセルのドレ
イン・ソース間に通常動作電圧（Ｖ ＝５Ｖ）よりも
高い電圧を印加する必Ｃ 要がある。この高電圧はプログラム電圧（Ｖｐｐ）と呼
ばれ、一般に、例えば１２５ｖ程度が用いられる。この
プログラム電圧（Ｖｐｐ）はプログラム時以外に加わる
ことはなく、通常の読圧し時には通常電源電圧（ＶＣＣ
）で動作する。また、プログラム時であっても、ベリフ
ァイ読出し等の動作を行う場合には、ＩＣの外部端子に
プログラム電圧（Ｖ ）が印加されていても内部では
通Ｐ 常電原電圧（Ｖ ｃｃ）の供給が必要となる場合があり
、このような場合にプログラム電圧ＣＶ ｐｐ）と通常
電源電圧（ｖｏｏ）を切換える電圧切換回路をＥＰＲＯ
ＭのＩＣチップ内に内蔵する必要がある。
かかる電圧切換回路は、外部から供給されるプログラム
電圧（Ｖ ５）を損失なく内部に供給する必要かある。
電圧（Ｖ ５）を損失なく内部に供給する必要かある。
箪７図〜第９図に、第１の従来例を示す。
この電圧切換回路は、プログラム電圧ｖ２１、通常電源
電圧Ｖ。０を切換えて出力するための２つのＭＯＳトラ
ンジスタＱ １Ｑ２を有しており、ソ−スＳが共通接続
されて選択信号Ｖｓｔ、■、２によりＭＯＳトランジス
タＱ、Ｑ２のゲート電圧ｖ６を制御することにより選択
的に出力電圧Ｖ を出力する回路である。ＭＯＳトラ
ンジスＵＴ りＱ １Ｑ２は、共にデプレッション型のＭＯ８トラン
ジスタであり、動作上の通常電源電圧■。ｃ１閾値電圧
ｖ１−関係は −Ｖｃｃ＜Ｖ、、’＜ＯＶ で表わされる。ＭＯＳトランジスタＱ１のゲートＧに接
続されたレベル変換器４はＧＮＤ （ＯＶ）〜Ｖ 間の
振幅の信号をＧ Ｎ Ｄ−Ｖ ｐ ｐ １％’ｊの振幅
にＣＣ 変換する回路である。
電圧Ｖ。０を切換えて出力するための２つのＭＯＳトラ
ンジスタＱ １Ｑ２を有しており、ソ−スＳが共通接続
されて選択信号Ｖｓｔ、■、２によりＭＯＳトランジス
タＱ、Ｑ２のゲート電圧ｖ６を制御することにより選択
的に出力電圧Ｖ を出力する回路である。ＭＯＳトラ
ンジスＵＴ りＱ １Ｑ２は、共にデプレッション型のＭＯ８トラン
ジスタであり、動作上の通常電源電圧■。ｃ１閾値電圧
ｖ１−関係は −Ｖｃｃ＜Ｖ、、’＜ＯＶ で表わされる。ＭＯＳトランジスタＱ１のゲートＧに接
続されたレベル変換器４はＧＮＤ （ＯＶ）〜Ｖ 間の
振幅の信号をＧ Ｎ Ｄ−Ｖ ｐ ｐ １％’ｊの振幅
にＣＣ 変換する回路である。
以上の構成において、第７図は出力電圧Ｖ。、Ｔとして
通常電源電圧ＶＣＣを選択して内部回路に供給する場合
を示している。この場合選択信号Ｖ、１は′″Ｌ“レベ
ル（ＧＮＤ） 、選択信号Ｖ Ｓ ２は“Ｈ”レベル（
Ｖ、。）で与えられる。このときＭＯＳトランジスタＱ
２がＯＮとなり、通常電源電圧Ｖ。０がＭＯＳトランジ
スタＱ２を通じて出力され、ｖ ＝ｖ となる。
通常電源電圧ＶＣＣを選択して内部回路に供給する場合
を示している。この場合選択信号Ｖ、１は′″Ｌ“レベ
ル（ＧＮＤ） 、選択信号Ｖ Ｓ ２は“Ｈ”レベル（
Ｖ、。）で与えられる。このときＭＯＳトランジスタＱ
２がＯＮとなり、通常電源電圧Ｖ。０がＭＯＳトランジ
スタＱ２を通じて出力され、ｖ ＝ｖ となる。
ＭｏＳトランジスタＱ１はＯＵＴ ＣＣ
ｖＧ＝ＧＮＤなのでＯＦＦであり、プログラム電圧ｖＰ
Ｐは出力されない。次に、第８図は出力電圧Ｖ とし
てプログラム電圧■１．を選択して内部ＵＴ 回路に供給する場合を示している。選択信号ＶＳｌはＨ
”レベル、選択信号Ｖｓ２は“Ｌ”レベルとする。この
とき、ＭｏＳトランジスタＱ１のゲートＧにゲート電圧
ｖ６としてプログラム電圧■ＰＰが印加されるので、Ｍ
ＯＳトランジスタＱ１はＯＮＳＭＯＳトランジスタＱ２
はＯＦＦであり、出力電圧■ としてプログラム電圧
ｖＰ、か出力ＵＴ される。
Ｐは出力されない。次に、第８図は出力電圧Ｖ とし
てプログラム電圧■１．を選択して内部ＵＴ 回路に供給する場合を示している。選択信号ＶＳｌはＨ
”レベル、選択信号Ｖｓ２は“Ｌ”レベルとする。この
とき、ＭｏＳトランジスタＱ１のゲートＧにゲート電圧
ｖ６としてプログラム電圧■ＰＰが印加されるので、Ｍ
ＯＳトランジスタＱ１はＯＮＳＭＯＳトランジスタＱ２
はＯＦＦであり、出力電圧■ としてプログラム電圧
ｖＰ、か出力ＵＴ される。
上記第７図、第８図の回路の場合、プログラム電圧■
が通常電源電圧Ｖ。０より高い電圧であるＰＰ ことが前提である。ところが、第９図に示すように、何
らかの原因によりプログラム電圧■ＰＰか通常電源電圧
Ｖ より低くなると（ＧＮＤ≦Ｖ ｐ ｐ ＜ＣＣ ｖｃｏ）、ＭＯＳトランジスタＱ１がＯＦＦせず、第９
図に示すような経路で貫通電流工が流れるおそれがある
。プログラム電圧■ＰＰが通常電源電圧ｖｏＣより低く
なるような状態としては、例えば、プログラム電圧ｖＰ
Ｐ端子を他の機能の端子と兼用するようなピン配置とな
っているような場合に起りうる。このとき、ＭＯＳトラ
ンジスタＱ１はプログラム電圧ｖＰＰ側がソースＳ１出
力電圧■。ＵＴ側がドレインＤとなり、ゲート・ソース
間電圧Ｖ ｃ ｓ ハＶ ｐ ｐ ＆なり、Ｖ 、、＜
−Ｖ ＰＰ（７）場合にはＯＮ状態となる。貫通電流
■が流れることによる弊害は、ＭＯＳトランジスタＱ２
でのドレイン・ソース間電圧Ｖ の増大により出力電圧
■ がＯ３ＯＵＴ 低下し、さらには消費電力の増加を招来する状態となっ
て現われる。このようなことから、プログラム電圧■
が通常電源電圧■ＣＣより低くなる可Ｐ 能性かある場合には、ＭＯＳトランジスタＱ１としてデ
プレッション型を用いることはできない。
が通常電源電圧Ｖ。０より高い電圧であるＰＰ ことが前提である。ところが、第９図に示すように、何
らかの原因によりプログラム電圧■ＰＰか通常電源電圧
Ｖ より低くなると（ＧＮＤ≦Ｖ ｐ ｐ ＜ＣＣ ｖｃｏ）、ＭＯＳトランジスタＱ１がＯＦＦせず、第９
図に示すような経路で貫通電流工が流れるおそれがある
。プログラム電圧■ＰＰが通常電源電圧ｖｏＣより低く
なるような状態としては、例えば、プログラム電圧ｖＰ
Ｐ端子を他の機能の端子と兼用するようなピン配置とな
っているような場合に起りうる。このとき、ＭＯＳトラ
ンジスタＱ１はプログラム電圧ｖＰＰ側がソースＳ１出
力電圧■。ＵＴ側がドレインＤとなり、ゲート・ソース
間電圧Ｖ ｃ ｓ ハＶ ｐ ｐ ＆なり、Ｖ 、、＜
−Ｖ ＰＰ（７）場合にはＯＮ状態となる。貫通電流
■が流れることによる弊害は、ＭＯＳトランジスタＱ２
でのドレイン・ソース間電圧Ｖ の増大により出力電圧
■ がＯ３ＯＵＴ 低下し、さらには消費電力の増加を招来する状態となっ
て現われる。このようなことから、プログラム電圧■
が通常電源電圧■ＣＣより低くなる可Ｐ 能性かある場合には、ＭＯＳトランジスタＱ１としてデ
プレッション型を用いることはできない。
そこで、ＭＯＳトランジスタＱ１としてエンハンスメン
ト型を採用することが考えられる。
ト型を採用することが考えられる。
第１０図に、エンハンスメント型のＭＯＳトランジスタ
Ｑ３を用いた例を示す。第１０図に示すように、Ｖ
＝Ｌ、Ｖｓ２＝Ｈとして、ＭＯＳトラｌ ンジスタＱ に通常電源電圧■。０より低いプログラム
電圧Ｖ （ＧＮＤ≦ＶＰＰ＜ｖｃｃ）か加わったＰＰ 場合を考える。この場合、ＭＯＳトランジスタＱ３はエ
ンハンスメント型であるからその閾値電圧■ はＶ
＞ＱＶであり、ゲート電圧ｖＧがｔｈ １ｈ ＧＮＤレベル（＝ ＯＶ）のときＭｏ５）ランジスタＱ
３はＯＦＦ状態となり、したかって貫通電流Ｉが流れる
ことはない。
Ｑ３を用いた例を示す。第１０図に示すように、Ｖ
＝Ｌ、Ｖｓ２＝Ｈとして、ＭＯＳトラｌ ンジスタＱ に通常電源電圧■。０より低いプログラム
電圧Ｖ （ＧＮＤ≦ＶＰＰ＜ｖｃｃ）か加わったＰＰ 場合を考える。この場合、ＭＯＳトランジスタＱ３はエ
ンハンスメント型であるからその閾値電圧■ はＶ
＞ＱＶであり、ゲート電圧ｖＧがｔｈ １ｈ ＧＮＤレベル（＝ ＯＶ）のときＭｏ５）ランジスタＱ
３はＯＦＦ状態となり、したかって貫通電流Ｉが流れる
ことはない。
しかしなから、ＭＯＳトランジスタＱ、がＯＮするため
には、ＶＧｓ２：Ｖｌｌｌの条件を満たす必要があるた
め、出力電圧Ｖ は、 ０じＴ Ｖ＝Ｖ−Ｖ ＯじＴ ＰＰ ｔｈの如くｖｌｂ分
だけ低下してしまうことが起る。この電圧の低下は、プ
ログラム電圧■ＰＰによる円滑なプログラム動作を妨げ
るおそれがある。この電圧低下を防止するために、ＭＯ
ＳトランジスタＱ の閾値電圧ｖ、ｈをＯｖに近い値に
調整することか考えられるが、製造バラツキがあるので
デプレッション化しないよう調整することは困難である
。
には、ＶＧｓ２：Ｖｌｌｌの条件を満たす必要があるた
め、出力電圧Ｖ は、 ０じＴ Ｖ＝Ｖ−Ｖ ＯじＴ ＰＰ ｔｈの如くｖｌｂ分
だけ低下してしまうことが起る。この電圧の低下は、プ
ログラム電圧■ＰＰによる円滑なプログラム動作を妨げ
るおそれがある。この電圧低下を防止するために、ＭＯ
ＳトランジスタＱ の閾値電圧ｖ、ｈをＯｖに近い値に
調整することか考えられるが、製造バラツキがあるので
デプレッション化しないよう調整することは困難である
。
本発明の目的は、電圧切換用のＭＯＳトランジスタ、相
互間に貫通側１を流すことなく出力電圧の低下をきたさ
ない電圧切換回路を提供することにある。
互間に貫通側１を流すことなく出力電圧の低下をきたさ
ない電圧切換回路を提供することにある。
上記課題を解決するために、本発明は、第１図に示すよ
うに、第１電源電圧ｖＰＰか一端りに印加される第１Ｍ
０８ｈランジスタＱ４および前記第１電源電圧■１．と
は異なる電圧値の第２電源電圧Ｖ、Ｃか一端りに印加さ
れる第２ＭＯＳトランジスタＱ−を有し、前記第１およ
び第２ＭＯＳトランジスタＱ、Ｑ、の各他端Ｓ同士か共
通接続されて出力端ＯＵＴとされ、前記第１および第２
ＭＯＳトランジスタＱ ＳＱ−の各ゲートに選択的に
ゲート信号を印加することにより前記第１電源電圧Ｖ
および第２電源電圧■ｃｏのいずれＰＰ かを切換え出力するようにした電圧切換回路であって、
前記第１ＭＯＳトランジスタＱ４をエンハンスメント型
ＭＯＳトランジスタとし、前記第１ＭＯＳトランジスタ
Ｑ４のゲートＧに当該簗ｌＭＯＳトランジスタＱ の閾
値電圧Ｖ＋ｈと前記第１電源電圧Ｖ ｐ ｐ ｈの加算
電圧値以上の電圧を当該第１Ｍ０８ｈランジスタＱ４の
選択時に供給する電圧供給手段１００を含むよう構成す
る。
うに、第１電源電圧ｖＰＰか一端りに印加される第１Ｍ
０８ｈランジスタＱ４および前記第１電源電圧■１．と
は異なる電圧値の第２電源電圧Ｖ、Ｃか一端りに印加さ
れる第２ＭＯＳトランジスタＱ−を有し、前記第１およ
び第２ＭＯＳトランジスタＱ、Ｑ、の各他端Ｓ同士か共
通接続されて出力端ＯＵＴとされ、前記第１および第２
ＭＯＳトランジスタＱ ＳＱ−の各ゲートに選択的に
ゲート信号を印加することにより前記第１電源電圧Ｖ
および第２電源電圧■ｃｏのいずれＰＰ かを切換え出力するようにした電圧切換回路であって、
前記第１ＭＯＳトランジスタＱ４をエンハンスメント型
ＭＯＳトランジスタとし、前記第１ＭＯＳトランジスタ
Ｑ４のゲートＧに当該簗ｌＭＯＳトランジスタＱ の閾
値電圧Ｖ＋ｈと前記第１電源電圧Ｖ ｐ ｐ ｈの加算
電圧値以上の電圧を当該第１Ｍ０８ｈランジスタＱ４の
選択時に供給する電圧供給手段１００を含むよう構成す
る。
すなわち、本発明は、電圧切換用のＭＯＳトランジスタ
Ｑ４としてエンハンスメント型を用い、そのエンハンス
メント型ＭＯＳトランジスタＱ４のゲート電圧Ｖ をプ
ログラム電圧Ｖｐｐよりも高く （例えば、Ｖ ＞Ｖ
Ｐ、＋Ｖ５）なるようにしたものである。
Ｑ４としてエンハンスメント型を用い、そのエンハンス
メント型ＭＯＳトランジスタＱ４のゲート電圧Ｖ をプ
ログラム電圧Ｖｐｐよりも高く （例えば、Ｖ ＞Ｖ
Ｐ、＋Ｖ５）なるようにしたものである。
本発明によれば、第１電源電圧ｖ、Ｐを供給するＭＯ５
ｈラントランジスタエンハンスメント型とすることによ
り、ゲート・ソース間電圧■Ｇｓ＝０のときにＯＦＦ状
態を維持するようにしたので貫通電流Ｉの発生を防止で
きる。加えて、電圧供給手段１００によりＭＯＳトラン
ジスタＱ４のゲート電圧Ｖ。をプログラム電圧ｖ１．よ
りも高くしたため、当該ＭＯＳトランジスタＱ４で起る
閾値電圧■ 、分の電圧降下による出力電圧Ｖ の低
下＋ｖ ＯＵＴを防止で
きる。
ｈラントランジスタエンハンスメント型とすることによ
り、ゲート・ソース間電圧■Ｇｓ＝０のときにＯＦＦ状
態を維持するようにしたので貫通電流Ｉの発生を防止で
きる。加えて、電圧供給手段１００によりＭＯＳトラン
ジスタＱ４のゲート電圧Ｖ。をプログラム電圧ｖ１．よ
りも高くしたため、当該ＭＯＳトランジスタＱ４で起る
閾値電圧■ 、分の電圧降下による出力電圧Ｖ の低
下＋ｖ ＯＵＴを防止で
きる。
次に、本発明の好適な実施例を図面に基ついて説明する
。
。
第２図に本発明に係る電圧切換回路の一実施例を示す。
第２図において、主回路１とレベル変換器４との間にス
イッチ回路３か介在され、かつ、主回路１とスイッチ回
路３との間に充電器２か接続されている。
イッチ回路３か介在され、かつ、主回路１とスイッチ回
路３との間に充電器２か接続されている。
主回路１は、エンハンスメント型のＭＯＳトランジスタ
Ｑ４とＭＯ３！−ランンスタＱ５がソースＳ共通で接続
され、その接続点から出力電圧■ が出力されて内部
回路に供給されるように０シＴ なっている。ＭｏＳトランジスタＱ４のトレインＤには
プログラム電圧Ｖ ＭＯＳトランジスタＰＰゝ Ｑ−のドレインＤには通常電源電圧Ｖ。Ｃが供給される
。ＭＯ３ｈラントランジスタゲートＧには選択信号ｖ３
２か与えられる。ＭＯ８Ｉ−ランジスタＱ４のゲー１−
Ｇにスイッチ回路３および充電器２か接続され、このゲ
ートＧへのゲート電圧ＶｃによってＭＯ５ｈラントラン
ジスタＯＮ／○ＦＦ動作を行う。
Ｑ４とＭＯ３！−ランンスタＱ５がソースＳ共通で接続
され、その接続点から出力電圧■ が出力されて内部
回路に供給されるように０シＴ なっている。ＭｏＳトランジスタＱ４のトレインＤには
プログラム電圧Ｖ ＭＯＳトランジスタＰＰゝ Ｑ−のドレインＤには通常電源電圧Ｖ。Ｃが供給される
。ＭＯ３ｈラントランジスタゲートＧには選択信号ｖ３
２か与えられる。ＭＯ８Ｉ−ランジスタＱ４のゲー１−
Ｇにスイッチ回路３および充電器２か接続され、このゲ
ートＧへのゲート電圧ＶｃによってＭＯ５ｈラントラン
ジスタＯＮ／○ＦＦ動作を行う。
充電器２およびスイッチ回路３は電圧供給手段１００を
構成する。充電器２はＭＯＳトランジスタを用いたＭＯ
Ｓキャパシタである。スイッチ回路３はスイッチＳＷＩ
、スイッチＳＷ２を有している。スイッチＳＷＩはＭＯ
５Ｉ−ランジスタＱ４のゲートＧとレベル変換器４との
間に介挿されている。スイッチＳＷ２は２接点切換型で
あり、第１接点Ｃには通常電源電圧ＶｃＣか供給され、
第２接点Ｃ１はＧＮＤに接地されている。これらのスイ
ッチＳＷＩ、スイッチＳＷ２はプログラム電圧ｖＰＰの
印加に同期したタイミングで外部から与えられる切換信
号ＳＥＬによってスイッチングされる。
構成する。充電器２はＭＯＳトランジスタを用いたＭＯ
Ｓキャパシタである。スイッチ回路３はスイッチＳＷＩ
、スイッチＳＷ２を有している。スイッチＳＷＩはＭＯ
５Ｉ−ランジスタＱ４のゲートＧとレベル変換器４との
間に介挿されている。スイッチＳＷ２は２接点切換型で
あり、第１接点Ｃには通常電源電圧ＶｃＣか供給され、
第２接点Ｃ１はＧＮＤに接地されている。これらのスイ
ッチＳＷＩ、スイッチＳＷ２はプログラム電圧ｖＰＰの
印加に同期したタイミングで外部から与えられる切換信
号ＳＥＬによってスイッチングされる。
次に、策３図〜第５図を参照して動作を説明する。第３
図は出力電圧Ｖ として通常電源電圧ｔｌＴ ｖｏｃを供給する場合を示している。この場合、■５１
＝Ｌ１ｖｓ２＝Ｈ１■ＰＰ＝ＧＮＤ１ｖｃｃ＝ｖｃｃが
与えられ、切換信号ＳＥＬにより５Ｗ１＝○Ｎ１５Ｗ２
はＧＮＤ側に設定される。このとき、ＭＯＳトランジス
タＱ はＯＮとなり、Ｖ Ｄ Ｓ ＝０なので出力電圧
ｖ ＝Ｖ が供給される。ｖ８１ＯＵＴ
ＣＣ ＝Ｌなのでレベル変換器４の出力はＧＮＤレベルであり
、閉じたスイッチＳＷ１を介してゲート電圧■ ＝ＧＮ
ＤかＭｏＳトランジスタＱ４のゲートＧに与えられる。
図は出力電圧Ｖ として通常電源電圧ｔｌＴ ｖｏｃを供給する場合を示している。この場合、■５１
＝Ｌ１ｖｓ２＝Ｈ１■ＰＰ＝ＧＮＤ１ｖｃｃ＝ｖｃｃが
与えられ、切換信号ＳＥＬにより５Ｗ１＝○Ｎ１５Ｗ２
はＧＮＤ側に設定される。このとき、ＭＯＳトランジス
タＱ はＯＮとなり、Ｖ Ｄ Ｓ ＝０なので出力電圧
ｖ ＝Ｖ が供給される。ｖ８１ＯＵＴ
ＣＣ ＝Ｌなのでレベル変換器４の出力はＧＮＤレベルであり
、閉じたスイッチＳＷ１を介してゲート電圧■ ＝ＧＮ
ＤかＭｏＳトランジスタＱ４のゲートＧに与えられる。
ゲート電圧Ｖ６＝ＧＮＤの場合、ＭＯＳトランジスタＱ
４はＯＦＦであり、貫通電流■が流れることなく、出力
電圧Ｖ としＯＵ丁 て通常電源電圧■。０か出力される。一方、このとき、
ゲート電圧ｖＧ＝ＧＮＤ、スイッチＳＷ２はＧＮＤ側な
のでキャパシタＣへのチャージはない。
４はＯＦＦであり、貫通電流■が流れることなく、出力
電圧Ｖ としＯＵ丁 て通常電源電圧■。０か出力される。一方、このとき、
ゲート電圧ｖＧ＝ＧＮＤ、スイッチＳＷ２はＧＮＤ側な
のでキャパシタＣへのチャージはない。
次に、第４図に示すように、Ｖ ＝Ｈ％ｖＳ２；Ｉ
Ｌ −Ｖ ｐ ｐ ＞ Ｖ ｃ ｃとした場合、Ｍｏ３
ｈランジスタＱ はＯＦＦであるが、Ｍｏ３）ランジス
タＱ４のゲート電圧■ には■ＰＰが与えられるのでＭ
ＯＳトランジスタＱ４はＯＮとなる。このとき、キャパ
シタＣには充電電流か流れプログラム電圧ＶＰＰ＆同じ
電圧がチャージされる。
ｈランジスタＱ はＯＦＦであるが、Ｍｏ３）ランジス
タＱ４のゲート電圧■ には■ＰＰが与えられるのでＭ
ＯＳトランジスタＱ４はＯＮとなる。このとき、キャパ
シタＣには充電電流か流れプログラム電圧ＶＰＰ＆同じ
電圧がチャージされる。
次に、第５図に示すように、切換信号ＳＥＬによってス
イッチ５Ｗ１＝ＯＦＦ、スイッチＳＷ’２を通常電源電
圧Ｖ。０側に切換えることにより、通常電源電圧ｖｃｃ
−スイッチ５Ｗ２−キャパシタＣ−ゲートＧの経路で充
放電電流か流れ、ゲート電圧ｖＧとしてそれまでキャパ
シタＣに充電された電圧Ｖ に■ を加えた電圧かゲー
ト電圧ＶＧとＰＰ ＣＣ してゲートＧに加わることになる。このときのゲート電
圧■６は、 Ｖ ＝Ｖ ＋Ｖ （＞ＶＰＰ＋Ｖ、ｈ）Ｇ
ＰＰ ＣＣ で表わされる。このように、高い電圧かゲート電圧Ｖｃ
として加わるため、ＭＯＳトランジスタＱ における閾
値電圧ＶＩｈ分の電圧降下かあったとしても、ｖＧＳ〉
ｖ＋ｂになるため、ａカミ圧■ としては、プログラ
ム電圧ＶＰＰとほぼ等しＵＴ い電圧を供給することかできる。
イッチ５Ｗ１＝ＯＦＦ、スイッチＳＷ’２を通常電源電
圧Ｖ。０側に切換えることにより、通常電源電圧ｖｃｃ
−スイッチ５Ｗ２−キャパシタＣ−ゲートＧの経路で充
放電電流か流れ、ゲート電圧ｖＧとしてそれまでキャパ
シタＣに充電された電圧Ｖ に■ を加えた電圧かゲー
ト電圧ＶＧとＰＰ ＣＣ してゲートＧに加わることになる。このときのゲート電
圧■６は、 Ｖ ＝Ｖ ＋Ｖ （＞ＶＰＰ＋Ｖ、ｈ）Ｇ
ＰＰ ＣＣ で表わされる。このように、高い電圧かゲート電圧Ｖｃ
として加わるため、ＭＯＳトランジスタＱ における閾
値電圧ＶＩｈ分の電圧降下かあったとしても、ｖＧＳ〉
ｖ＋ｂになるため、ａカミ圧■ としては、プログラ
ム電圧ＶＰＰとほぼ等しＵＴ い電圧を供給することかできる。
このようにして、ＭＯＳトランジスタＱ４、Ｑ２の同時
ＯＮによる貫通電流■の発生か防止さ◎ れ、かつ、Ｍｏ８ｈランジスタＱ４の閾値電圧■ 分の
電圧降下による出力電圧■ の低下か＋ｈ
ＯＵＴ防止され、必要にして充分
な圧力電圧Ｖ を供ＵＴ 給することかできる。
ＯＮによる貫通電流■の発生か防止さ◎ れ、かつ、Ｍｏ８ｈランジスタＱ４の閾値電圧■ 分の
電圧降下による出力電圧■ の低下か＋ｈ
ＯＵＴ防止され、必要にして充分
な圧力電圧Ｖ を供ＵＴ 給することかできる。
次に、第６図に、第２図の電圧切換回路のトランジスタ
レベルの回路例を示す。図中、ＭＯＳトランジスタＱ
１Ｑ５は第２図と同してあり、キャパシタＣも同じであ
る。スイッチＳＷＩはＮ形のＭｏ８トランジスタＴ お
よびＴ２をプログラム電圧■ＰＰとＧＮＤ間に直列接続
し、そのトレインＤとソースＳとの接続点を出力端とし
てＭＯＳトランジスタＱ４のにゲートＧに接続して構成
されている。スイッチＳＷ２は、通常電源電圧ｖｃｃと
ＧＮＤ間にＰ形ＭＯ８トランジスタＴ、とＮ形ＭＯＳト
ランジスタＴ４をコンプリメンタリに接続したＣＭＯＳ
トランジスタて構成され、Ｔ３とＴ４の接続点がキャパ
シタＣの一端に接続されている。
レベルの回路例を示す。図中、ＭＯＳトランジスタＱ
１Ｑ５は第２図と同してあり、キャパシタＣも同じであ
る。スイッチＳＷＩはＮ形のＭｏ８トランジスタＴ お
よびＴ２をプログラム電圧■ＰＰとＧＮＤ間に直列接続
し、そのトレインＤとソースＳとの接続点を出力端とし
てＭＯＳトランジスタＱ４のにゲートＧに接続して構成
されている。スイッチＳＷ２は、通常電源電圧ｖｃｃと
ＧＮＤ間にＰ形ＭＯ８トランジスタＴ、とＮ形ＭＯＳト
ランジスタＴ４をコンプリメンタリに接続したＣＭＯＳ
トランジスタて構成され、Ｔ３とＴ４の接続点がキャパ
シタＣの一端に接続されている。
レベル変換器４はＰＭＯＳトランジスタＴ２、Ｔ、を差
動接続し、プログラム電圧ＶＰＰを電源としてレベル変
換するようになっている。
動接続し、プログラム電圧ＶＰＰを電源としてレベル変
換するようになっている。
ＰＭＯ３Ｉ−ランシスタＴＴ およびｌＯゝ Ｉ
ＮＭＯ５）ランシスタＴＴ は切換信号１２ゝ １３
ＳＥＬによってレベル変換器４、スイッチＳＷＩおよび
スイッチＳＷ２を駆動するための回路を構成する。
スイッチＳＷ２を駆動するための回路を構成する。
第６図の動作は第３図〜第５図と同様なので説明を省略
する。
する。
以上の通り、本発明によれば、第１電源電圧を供給する
ＭＯＳトラン／スタをエンハンスメント型とすることに
より、ゲート・ソース間電圧＝０のときにＯＦＦ状態を
維持するようにしたので貫通電流の発生を防止できる。
ＭＯＳトラン／スタをエンハンスメント型とすることに
より、ゲート・ソース間電圧＝０のときにＯＦＦ状態を
維持するようにしたので貫通電流の発生を防止できる。
加えて、電圧供給手段によりＭＯＳ）ランジスタのゲー
ト電圧を第１電源電圧よりも高くしたため、当該ＭＯ８
）ランジスタで起る閾値電圧分の電圧降下による出力電
圧の低下を防止できる。
ト電圧を第１電源電圧よりも高くしたため、当該ＭＯ８
）ランジスタで起る閾値電圧分の電圧降下による出力電
圧の低下を防止できる。
第１図は本発明の原理説明図、
第２図は本発明の実施例の回路図、
第３図はｖ ＝Ｖ の場合の動作説明図、ＯＵＴ
ＣＣ 第４図はＶ ｐ ｐ ＞ Ｖ ｃ。の場合の動作説明図
、第５図は■６＝■、Ｐ÷■ｏｏの場合の動作説明図、
第６図は第２図の具体例の回路図、 第７図、第８図、第９図は第１の従来例の回路図、 第１０図、第１１図は第２の従来例の回路図である。 １００・・・電圧供給手段 １・・主回路 ２・・・充電器 ３・・・スイッチ回路 ４・・・レベル変換器 Ｑ −、Ｑ ｓ Ｑ 、 Ｑ −ＭＯＳトラン
ジスタＩ ２ ３ ４ ｖＰＰ・・・プログラム電圧 ｖｃｃ・・・通常電源電圧 ■ ・・・出力電圧 ＯＵＴ Ｖ Ｓｖ ・・選択信号 Ｓｔ ５２ ｖＵｂ・・・閾値電圧 Ｖｏ・・ゲート電圧 ｖ６ｓ・・ゲート・ソース間電圧 ｖＤｓ・・・ドレイン・ソース間電圧 ■・−貫通電流 Ｇ・・・ゲート 叶・ドレイン Ｓ・・・ソース ＳＷＩ・・・スイッチ ＳＷ２・・・スイッチ Ｃ・・・キヤパンク Ｃ１・・・第１接点 Ｃ９・・・第２接点 ＥＬ 切換信号 ％Ｐ才；電刑と
ＣＣ 第４図はＶ ｐ ｐ ＞ Ｖ ｃ。の場合の動作説明図
、第５図は■６＝■、Ｐ÷■ｏｏの場合の動作説明図、
第６図は第２図の具体例の回路図、 第７図、第８図、第９図は第１の従来例の回路図、 第１０図、第１１図は第２の従来例の回路図である。 １００・・・電圧供給手段 １・・主回路 ２・・・充電器 ３・・・スイッチ回路 ４・・・レベル変換器 Ｑ −、Ｑ ｓ Ｑ 、 Ｑ −ＭＯＳトラン
ジスタＩ ２ ３ ４ ｖＰＰ・・・プログラム電圧 ｖｃｃ・・・通常電源電圧 ■ ・・・出力電圧 ＯＵＴ Ｖ Ｓｖ ・・選択信号 Ｓｔ ５２ ｖＵｂ・・・閾値電圧 Ｖｏ・・ゲート電圧 ｖ６ｓ・・ゲート・ソース間電圧 ｖＤｓ・・・ドレイン・ソース間電圧 ■・−貫通電流 Ｇ・・・ゲート 叶・ドレイン Ｓ・・・ソース ＳＷＩ・・・スイッチ ＳＷ２・・・スイッチ Ｃ・・・キヤパンク Ｃ１・・・第１接点 Ｃ９・・・第２接点 ＥＬ 切換信号 ％Ｐ才；電刑と
Claims (1)
- 【特許請求の範囲】 １、第１電源電圧（Ｖ＿ｐ＿ｐ）が一端（Ｄ）に印加さ
れる第１ＭＯＳトランジスタ（Ｑ＿４）および前記第１
電源電圧（Ｖ＿ｐ＿ｐ）とは異なる電圧値の第２電源電
圧（Ｖ＿ｃ＿ｃ）が一端（Ｄ）に印加される第２ＭＯＳ
トランジスタ（Ｑ＿５）を有し、前記第１および第２Ｍ
ＯＳトランジスタ（Ｑ＿４、Ｑ＿５）の各他端（Ｓ）同
士が共通接続されて出力端 （ＯＵＴ）とされ、前記第１および第２ＭＯＳトランジ
スタ（Ｑ＿４、Ｎ＿５）の各ゲートに選択的にゲート信
号を印加することにより前記第１電源電圧（Ｖ＿ｐ＿ｐ
）および第２電源電圧（Ｖ＿ｃ＿ｃ）のいずれかを切換
え出力するようにした電圧切換回路であって、 前記第１ＭＯＳトランジスタ（Ｑ＿４）をエンハンスメ
ント型ＭＯＳトランジスタとし、 前記第１ＭＯＳトランジスタ（Ｑ＿４）のゲート（Ｇ）
に当該第１ＭＯＳトランジスタ（Ｑ＿４）の閾値電圧（
Ｖ＿ｔ＿ｈ）と前記第１電源電圧（Ｖ＿ｐ＿ｐ）との加
算電圧値以上の電圧を当該第１ＭＯＳトランジスタ（Ｑ
＿４）の選択時に供給する電圧供給手段（１００）を含
むことを特徴とする電圧切換回路。 ２、請求項１記載の電圧切換回路において、電圧供給手
段（１００）は前記第１ＭＯＳトランジスタ（Ｑ＿４）
の非選択時に前記第１電源電圧（Ｖ＿ｐ＿ｐ）を充電す
るキャパシタ（Ｃ）と、前記第１ＭＯＳトランジスタ（
Ｑ＿４）の非選択時に前記第１電源電圧（Ｖ＿ｐ＿ｐ）
を前記キャパシタ（Ｃ）に供給し、かつ、前記第１ＭＯ
Ｓトランジスタ（Ｑ＿４）の選択時に前記キャパシタ（
Ｃ）の充電電圧（Ｖ＿ｐ＿ｐ）と前記第１ＭＯＳトラン
ジスタ（Ｑ＿４）の閾値電圧以上の電圧（Ｖ＿ｃ＿ｃ）
とを重畳して当該第１ＭＯＳトランジスタ（Ｑ＿４）の
ゲートに印加するスイッチ手段と、を含むことを特徴と
する電圧切換回路。 ３．プログラム時に通常動作時の電圧よりも高い電圧値
を有するプログラム電圧で動作するようにした半導体記
憶装置において、 プログラム電圧（Ｖ＿ｐ＿ｐ）がドレイン（Ｄ）に印加
される第１ＭＯＳトランジスタ（Ｑ＿４）、および前記
プログラム電圧（Ｖ＿ｐ＿ｐ）より低い通常電源電圧（
Ｖ＿ｃ＿ｃ）がドレインに印加される第２ＭＯＳトラン
ジスタ（Ｑ＿５）を有し、前記第１および第２のＭＯＳ
トランジスタ（Ｑ＿４、Ｑ＿５）の各ソース（Ｓ）同士
が共通接続されて出力端とされ、前記第１および第２Ｍ
ＯＳトランジスタ（Ｑ＿４、Ｑ＿５）の各ゲート（Ｇ）
に選択的にゲート信号を印加することにより、前記プロ
グラム電圧（Ｖ＿ｐ＿ｐ）および通常電源電圧（Ｖ＿ｃ
＿ｃ）を切換えて内部回路に供給する電圧切換回路を有
し、 前記第１ＭＯＳトランジスタ（Ｑ＿４）をエンハンスメ
ント型ＭＯＳトランジスタとし、 前記第１ＭＯＳトランジスタ（Ｑ＿４）のゲートに当該
第１ＭＯＳトランジスタ（Ｑ＿４）の閾値電圧（Ｖ＿ｔ
＿ｈ）と前記プログラム電圧（Ｖ＿ｐ＿ｐ）とを加え合
せた電圧値以上の電圧を当該第１ＭＯＳトランジスタの
選択時に供給する電圧供給手段を含むことを特徴とする
半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224733A JPH04106796A (ja) | 1990-08-27 | 1990-08-27 | 電圧切換回路および半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224733A JPH04106796A (ja) | 1990-08-27 | 1990-08-27 | 電圧切換回路および半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04106796A true JPH04106796A (ja) | 1992-04-08 |
Family
ID=16818390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224733A Pending JPH04106796A (ja) | 1990-08-27 | 1990-08-27 | 電圧切換回路および半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04106796A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837302A (ja) * | 1993-11-30 | 1996-02-06 | Siliconix Inc | Ｍｏｓｆｅｔを用いた双方向電流阻止スイッチ、及びそれを用いたスイッチ回路及び電源選択方法 |
| DE102008055956A1 (de) * | 2008-11-05 | 2010-05-06 | Continental Automotive Gmbh | Treiberschaltung zum Bereitstellen einer Lastspannung |
-
1990
- 1990-08-27 JP JP2224733A patent/JPH04106796A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837302A (ja) * | 1993-11-30 | 1996-02-06 | Siliconix Inc | Ｍｏｓｆｅｔを用いた双方向電流阻止スイッチ、及びそれを用いたスイッチ回路及び電源選択方法 |
| DE102008055956A1 (de) * | 2008-11-05 | 2010-05-06 | Continental Automotive Gmbh | Treiberschaltung zum Bereitstellen einer Lastspannung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6195307B1 (en) | Booster circuit and semiconductor memory device having the same | |
| US4970409A (en) | Voltage multiplier for nonvolatile semiconductor memory | |
| US5872476A (en) | Level converter circuit generating a plurality of positive/negative voltages | |
| JPH0474015A (ja) | 半導体集積回路装置 | |
| JPH03235517A (ja) | スイッチ回路 | |
| JPH09198887A (ja) | 高電圧発生回路 | |
| US5675279A (en) | Voltage stepup circuit for integrated semiconductor circuits | |
| US5977811A (en) | Shift level circuit for a high side driver circuit | |
| US6917239B2 (en) | Level shift circuit and semiconductor device | |
| US6215329B1 (en) | Output stage for a memory device and for low voltage applications | |
| US8779829B2 (en) | Level shift circuit | |
| US6535019B2 (en) | Switching control method of a level shifter and corresponding improved self-controlled level shifter | |
| WO1998030950A1 (fr) | Systeme d'interrupteur pour une alimentation en courant d'un equipement portable | |
| KR970076865A (ko) | 불휘발성 반도체 메모리 장치의 차지 펌프 회로 | |
| US5465069A (en) | Interface circuit and voltage-raising circuit including such a circuit | |
| US5786723A (en) | Voltage switching circuit for a semiconductor memory device | |
| US5986935A (en) | Semiconductor memory device with high voltage generation circuit | |
| US6404272B2 (en) | Charge pump booster device with transfer and recovery of the charge | |
| JPH04106796A (ja) | 電圧切換回路および半導体記憶装置 | |
| US7002400B2 (en) | Input circuits including boosted voltage and related methods | |
| US6806760B2 (en) | Low-voltage booster circuits and methods of operation thereof | |
| KR900004191B1 (ko) | Rc시정수를 이용한 가변 클럭 지연회로 | |
| US6288603B1 (en) | High-voltage bidirectional switch made using high-voltage MOS transistors | |
| KR960015319B1 (ko) | 반도체 메모리 장치의 전압 변환회로 | |
| KR970003257A (ko) | 반도체 메모리 장치 |