JPH04107875A - 半導体装置とそれを用いたハイサイドスイッチング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に係わり、特にハイサイドスイッチ
用のスイッチング素子として使用される半導体装置に関
するものである。

従来の技術 一般にハイサイドスイッチは、負荷がスイッチング素子
よりも正電位側に存在し、負荷の一端が接地されている
ことから、負荷の取りはずしが安全であること、負荷の
腐食が防止できる等の利点があり、主として自動車用電
装回路として多く用いられている。

第３図に従来の縦型ＭＯＳＦＥＴを使用したハイサイド
スイッチ回路を示した。同図ａはＮチャンネルＭＯＳＦ
ＥＴ２０を用いた回路、同図すはＰチャネルＭＯＳＦＥ
Ｔ２１を用いた回路である。ＮチャネルＭＯＳＦＥＴを
スイッチング素子として使用するとＭＯＳＦＥＴのゲー
ト電圧をドレイン電圧よりも高くしなければならないこ
とがら、チャージポンプ回路２２が必要である。なお、
図中２３．２４は負荷である。

発明が解決しようとする課題 第３図に示した構成では、負荷２３．２４インダクタン
ス負荷の場合でＭＯ８ＦＥＴ２１．２２が停止したとき
、負荷のＭＯＳＦＥＴのソース側に負のサージが発生す
る。このためＭＯＳＦＥＴのゲート電圧をゼロ電圧に保
持しても、ＭＯＳＦＥＴはすぐには停止しない。また自
動車の電装用回路では、誤ってバッテリーに回路を逆接
続する可能性があるため、第４図のように回路２７を保
護するため、電源ライン２５と接地ライン２６の間に逆
保護用ダイオード２８を接続する必要がある。また、従
来構造の高耐圧Ｎチャネル横型ＭＯ８ＦＥＴで単位チッ
プ面積当りのオン抵抗を小さくするため、第５図に示す
ように延長ドレイン領域２９内部の表面にＰ型領域３０
を設け、このＰ型領域３０とドレイン領域３８が逆バイ
アスされている。この構造では、ソース領域３１がパン
チスルー防止領域３２の内部に存在するため、ソース３
１基板３３間の降伏電圧が低く、ハイサイドスイッチと
しては使用できない。なお第４図中、３４はゲート電極
、３５はソース電極、３６はドレイン電極、３７は酸化
シリコン膜、３８はドレインコンタクト領域である。

課題を解決するための手段 上記の問題点を解決するため、本発明は、Ｐ型半導体基
板に、ソース領域とドレインコンタクト領域との間に位
置するようにドレインコンタクト領域を含んで延長ドレ
イン領域を設け、延長ドレイン領域内部の表面にＰ型領
域を設け、このＰ型領域とドレイン領域を逆バイアスし
、延長ドレイン領域とソースコンタクト領域間のＰ型半
導体基板の表面をチャネル領域とし、その上にゲート酸
化膜を介してゲート電極を設け、ソースコンタクト領域
のゲート側の一部がパンチスルー防止領域としてのＰ型
半導体基板よりも高濃度のＰ型頭域中に存在し、周辺部
のソース領域は、パンチスルー防止領域外に存在するよ
うにした半導体装置であり、またこれを用いたハイサイ
ドスイッチング装置である。

作　　　用 上記の構造により、ハイサイドスイッチで負荷がインダ
クタンス負荷の場合ＭＯ５ＦＥＴが停止した瞬間に、負
荷のＭＯＳＦＥＴのソース側に発生する負のサージが、
ＭＯＳＦＥＴのソース基板間に存在するダイオードによ
って吸収され、ＭＯＳＦＥＴをすぐに停止させることが
できる。また、バッテリーを回路に逆接続した場合、ド
レイン基板間に存在するダイオードが、バッテリー逆接
保護用のダイオードとして作用するため、新たに逆接保
護用のダイオードを外付けする必要がなくなる。これが
横型ＭＯ３ＦＥＴを用いた場合の利点であるが本発明の
構造をとることつまりソースの周辺部をパンチスルー領
域外に出す、換言するとソースの周辺部をパンチスルー
領域よりも低不純物濃度の領域（基板）と接することで
、ソース基板間耐圧を高くすることができ、上記の利点
をもつ横型ＭＯＳＦＥＴをハイサイドスイッチ用素子と
して使用可能にすることができる。

実施例 第１図に、本発明の一実施例としてスイ、ソチング素子
としてのＮチャネルＭＯ３ＦＥＴの断面構造ａと内蔵す
る負電圧吸収用ダイオード１７、バッテリー逆接保護用
ダイオード１８をあわせて示した等価回路すを示した。

本発明のＮチャネルＭＯ５ＦＥＴは、第１図ａのように
、ストライブ構造として、周辺部のソース領域８のゲー
ト６と反対側がパンチスルー領域９から外に出た構造と
なっている。なお、第１図ａ中、１はゲート端子、２は
ソース端子、３はドレイン端子、４はソース電極、５は
ドレイン電極、７は酸化シリコン膜、１０は延長ドレイ
ン領域、１１はＰ型領域、１２はドレインコンタクト領
域である。第１図す中、１４はゲート端子、１５はＮチ
ャンネルＭＯＳＦＥＴ、１９は電源端子である。この構
造によってドレイン−ソース間耐圧が１００Ｖ、ソース
８一基板１３間耐圧が９０Ｖ、延長ドレイン領域１０と
延長ドレイン領域表面のＰ型頭域１１間の耐圧も９０Ｖ
となった。ただしここでは、Ｐ型半導体基板１３として
は、７Ｘ１０　　ｃｓ　　の不鈍物濃度とした。またＭ
ＯＳＦＥＴ１５の動作時、リース８よりも基板１３の電
位が低くなるためしきい値を調整するためのイオン注入
をチャネル部におこなった。ＭＯＳＦＥＴが動作してい
るときのソース領域付近の空乏層の広がり方を第２図に
示した。斜線部４１が空乏層を示している。

ソース８の周辺部では、ソースはバンチスルー領域９の
外にあり、半導体基板１３の濃度が低いため空乏層は大
きく広がっている。ゲート側では、ゲート電極６に正バ
イアスがかかっているため、ゲート６の下にも空乏層が
広がりソース８一基板１３間のゲート側の接合での降伏
は起こらない。

発明の効果 以上のように本発明は従来からあるＮ型の延長ドレイン
領域内の表面にＰ型頭域を設け、延長ドレイン領域と逆
バイアスを印加した構造であり、延長ドレイン領域のみ
を有する構造よりも、同じドレイン−ソース間耐圧の場
合、ドレイン−ソース間オン抵抗を小さくでき、はぼデ
ィスクリート縦型ＤＭＯ８と同じ値にすることができ、
さらにハイサイドスイッチに必要なダイオード（負サー
ジ吸収用、逆接保護用）を内蔵でき、ソース基板間耐圧
を高くでき、ハイサイドスイッチ用素子として使用でき
るようになる。

【図面の簡単な説明】

第１図ａは本発明の一実施例における半導体装置の断面
図、第１図すは同半導体装置の等価回路図、第２図は、
同半導体装置をハイサイドスイッチのスイッチング素子
として使用し、素子を動作させたときのソース領域近傍
の空乏層の広がり方を示した図、第３図ａ、ｂは従来の
縦型ＭＯＳＦＥＴを用いたハイサイドスイッチ回路を示
す回路図、第４図は自動車電装用回路の逆接保護用ダイ
オードの挿入の仕方を示す構成図、第５図は従来構造の
延長領域内部表面にＰ型頭域をもつ高耐圧横型ＭＯ３Ｆ
ＥＴの断面図である。 ６・・・・・・ゲート電極、８・・・・・・ソース領域
、９・・・・・・パンチスルー防止領域、１０・・・・
・・延長ドレイン領域、１１延長ドレイン内表面のＰ型
頭域、１２・・・・・・ドレインコンタクト領域、１３
・・・・・・Ｐ型半導体基板、１５・・・・・・Ｎチャ
ネルＭＯ８ＦＥＴ、１７・・・・・・負ケージ吸収用ダ
イオード、１８・・・・・・バッテリ逆保護用ダイオー
ド。 代理人の氏名　弁理士　小鍍治　明ほか２名６　・−ゲ
ート ７　・パ　藪１しシリコン環 ８　−゛　　＼ノー人々負１（ １１−Ｐ型僅域 第 図 （α） 第 図

Claims (2)

【特許請求の範囲】
1. （１）Ｐ型半導体基板に、ソースコンタクト領域とドレ
   インコンタクト領域の間に位置するようにドレインコン
   タクト領域を含んで延長ドレイン領域を設け、この延長
   ドレイン領域の内部表面にＰ型の、延長ドレイン領域と
   ともに逆バイアスされた領域を設け、延長ドレイン領域
   とソースコンタクト領域間のＰ型半導体基板の表面をチ
   ャネル領域とし、その上にゲート酸化膜を介してゲート
   電極を設け、ソースコンタクト領域のゲート側の一部が
   パンチスルー防止領域としてのＰ型半導体基板よりも高
   濃度のＰ型領域中に存在し、ソース領域の周辺部はパン
   チスルー領域中には存在しないようにした半導体装置。
2. （２）請求項１に記載の半導体装置を用いたハイサイド
   スイッチング装置。