JPH04107885A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPH04107885A JPH04107885A JP2226945A JP22694590A JPH04107885A JP H04107885 A JPH04107885 A JP H04107885A JP 2226945 A JP2226945 A JP 2226945A JP 22694590 A JP22694590 A JP 22694590A JP H04107885 A JPH04107885 A JP H04107885A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- plane
- gaas
- light emitting
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体発光装置に関し、特に電極の取り出し方
向に特徴を持たせた半導体発光装置に関する。
向に特徴を持たせた半導体発光装置に関する。
（発明の背景）
近時、ＧａＡｓなどの化合物半導体の研究が盛んに行わ
れている。化合物半導体は、シリコンなどの半導体に比
べて機能的および性能的に優れているが、良質で大面積
の単結晶基板を得にくいという問題がある。そこで、良
質で大面積化が可能なシリコン基板上に、ＧａＡｓ膜を
エピタキシャル成長させて機能的および性能的にも優れ
且つ大面積化が可能な半導体装置を製作することが種々
試みられているが、未だデバイスに応用された例は報告
されていない。
れている。化合物半導体は、シリコンなどの半導体に比
べて機能的および性能的に優れているが、良質で大面積
の単結晶基板を得にくいという問題がある。そこで、良
質で大面積化が可能なシリコン基板上に、ＧａＡｓ膜を
エピタキシャル成長させて機能的および性能的にも優れ
且つ大面積化が可能な半導体装置を製作することが種々
試みられているが、未だデバイスに応用された例は報告
されていない。
特に、シリコン基板上にＧａＡｓ膜などをエピタキシャ
ル成長させると、ＧａＡｓ１ｉの面方位やエツチング条
件によってはＧａＡｓ膜端面の凹凸が激しく電極を形成
する際に電極の破断などを誘発する。シリコン基板上に
、一つの素子しか形成しない場合は、ＧａＡｓ１ｌｉの
良好な端面を選択して電極を形成することも可能である
が、−複数の素子を形成する場合、隣接する素子との関
係を予め考慮しておかなければならない。
ル成長させると、ＧａＡｓ１ｉの面方位やエツチング条
件によってはＧａＡｓ膜端面の凹凸が激しく電極を形成
する際に電極の破断などを誘発する。シリコン基板上に
、一つの素子しか形成しない場合は、ＧａＡｓ１ｌｉの
良好な端面を選択して電極を形成することも可能である
が、−複数の素子を形成する場合、隣接する素子との関
係を予め考慮しておかなければならない。
本発明は、このような背景のもとに案出されたものであ
り、シリコン基板上にＧａＡｓＭを選択的に形成した場
合でも、ＧａＡｓ膜の端面に良好なファセット面が現れ
るようにエピタキシャル成長させてこのファセット面に
電極を形成することによって電極の破断などを防止した
半導体発光装置を提供することを目的とするものである
。
り、シリコン基板上にＧａＡｓＭを選択的に形成した場
合でも、ＧａＡｓ膜の端面に良好なファセット面が現れ
るようにエピタキシャル成長させてこのファセット面に
電極を形成することによって電極の破断などを防止した
半導体発光装置を提供することを目的とするものである
。
（発明の構成）
本発明によれば、シリコン基板の（１００）面上もしく
は（１００）面から（００１）面方向に傾斜した面上に
、島状に形成したＧａＡｓ膜上からシリコン基板の（０
１１）面と（０１１）面方向に沿って電極を配設して成
る半導体発光装置が提供され、そのことにより上記目的
が達成される。
は（１００）面から（００１）面方向に傾斜した面上に
、島状に形成したＧａＡｓ膜上からシリコン基板の（０
１１）面と（０１１）面方向に沿って電極を配設して成
る半導体発光装置が提供され、そのことにより上記目的
が達成される。
（作用）
上記のように構成することにより、シリコン基板の（０
１１）面と（０１１）面方向に沿ってＧａＡｓ、ｌのフ
ァセット面の（１１１）面が現れ、もって電極をシリコ
ン基板の（０１１）面と（０１１）面に沿って形成する
ことにより、この電極をＧａＡｓ膜のファセット面の（
１１１）面上に形成できるようになることから、電極の
破断などが防止できる。
１１）面と（０１１）面方向に沿ってＧａＡｓ、ｌのフ
ァセット面の（１１１）面が現れ、もって電極をシリコ
ン基板の（０１１）面と（０１１）面に沿って形成する
ことにより、この電極をＧａＡｓ膜のファセット面の（
１１１）面上に形成できるようになることから、電極の
破断などが防止できる。
（実施例〉
以下、本発明を添付図面に基づき詳細に説明する。
第１図（ａ）は、本発明に係る半導体発光装置の構成の
一実施例を示す平面図、同図（ｂ）は同図（ａ）中のｘ
−Ｘ線断面図であり、１はシリコン基板である。
一実施例を示す平面図、同図（ｂ）は同図（ａ）中のｘ
−Ｘ線断面図であり、１はシリコン基板である。
前記シリコン基板１は、（１００）面もしくは（１００
）面が（０１１）面の下方に例えば２゜傾斜したような
面が表面となるように切り出された単結晶基板で構成さ
れる。このシリコン基板ｌは、従来周知の単結晶製造法
によって形成される。
）面が（０１１）面の下方に例えば２゜傾斜したような
面が表面となるように切り出された単結晶基板で構成さ
れる。このシリコン基板ｌは、従来周知の単結晶製造法
によって形成される。
前記シリコン基板１上には、酸化シリコン膜（Ｓｉｎ、
）または窒化シリコン膜（Ｓｉ、Ｎ、）などから成る被
覆層２が形成される。この被覆層２は、シランガス（Ｓ
ｉ Ｈａ ）と笑気ガス（Ｎ ２０）あるいはアンモ
ニアガス（ＮＨ３）とをグロー放電分解して堆積してプ
ラズマＣＶＤ法で形成される。なお、被覆層２上へのＧ
ａＡｓ粒子の析出を抑制するためには、被覆層２として
は窒化シリコン膜よりも酸化シリコン膜のほうが好適で
ある。
）または窒化シリコン膜（Ｓｉ、Ｎ、）などから成る被
覆層２が形成される。この被覆層２は、シランガス（Ｓ
ｉ Ｈａ ）と笑気ガス（Ｎ ２０）あるいはアンモ
ニアガス（ＮＨ３）とをグロー放電分解して堆積してプ
ラズマＣＶＤ法で形成される。なお、被覆層２上へのＧ
ａＡｓ粒子の析出を抑制するためには、被覆層２として
は窒化シリコン膜よりも酸化シリコン膜のほうが好適で
ある。
この被覆層２の略中央部には、シリコン基板１の一部が
露出するように矩形状の第１の透孔部２ａが一列状に形
成され、また第１の透孔部２ａの両側には矩形状の第２
の透孔部２ｂが第１の透孔部２ａに沿って列状になるよ
うに形成されている。
露出するように矩形状の第１の透孔部２ａが一列状に形
成され、また第１の透孔部２ａの両側には矩形状の第２
の透孔部２ｂが第１の透孔部２ａに沿って列状になるよ
うに形成されている。
この第１の透孔部２ａと第２の透孔部２ｂは、シリコン
基板１の（０１１）面と（０１１）面方向に沿って列状
になるように形成される。第１の透孔部２ａは、−辺の
長さが６０〜７０μｍ程度となるように形成され、また
第２の透孔部２ｂは、−辺の長さが１２０〜１４０μｍ
程度となるように形成される。このような寸法の透孔部
２ａ、２ｂを形成して非透孔部（非選択部）と透孔部（
選択部）との面積比が１対３以上となるように形成する
。すなわち、シリコン基板１に被覆層２を形成してＧａ
Ａｓを選択的にエピタキシャル成長させると被覆層２上
にもＧａＡｓが多結晶または粒子性成長することが知ら
れており、被覆層２上に析出しなＧａＡｓ粒子が成長中
のＧａＡｓ膜に付着してＧａＡｓ膜自体が異常成長する
ものと考えられるが、選択部の面積を大きくして非選択
部すなわち被覆層２の面積を小さくすると被覆層２上へ
のＧａＡｓ粒子の析出が減少してＧａＡｓ膜の異常成長
が防止できるものと考えられる。このような透孔部２ａ
、２ｂは、ＨＦ／ＮＨ４溶液などのエツチング液を使用
したフォトリソ技術で形成される。なお、上記実施例で
は第１の透孔部２ａの両側に振り分けて第２の透孔部２
ｂを形成することについて述べたが、このような配列方
法に限らず、第１の透孔部２ａの一方の側にのみ第２の
透孔部２ｂを列状に形成したり、第１の透孔部の一方の
側もしくは両側に第２の透孔部２ｂを千鳥状に形成して
もよい。
基板１の（０１１）面と（０１１）面方向に沿って列状
になるように形成される。第１の透孔部２ａは、−辺の
長さが６０〜７０μｍ程度となるように形成され、また
第２の透孔部２ｂは、−辺の長さが１２０〜１４０μｍ
程度となるように形成される。このような寸法の透孔部
２ａ、２ｂを形成して非透孔部（非選択部）と透孔部（
選択部）との面積比が１対３以上となるように形成する
。すなわち、シリコン基板１に被覆層２を形成してＧａ
Ａｓを選択的にエピタキシャル成長させると被覆層２上
にもＧａＡｓが多結晶または粒子性成長することが知ら
れており、被覆層２上に析出しなＧａＡｓ粒子が成長中
のＧａＡｓ膜に付着してＧａＡｓ膜自体が異常成長する
ものと考えられるが、選択部の面積を大きくして非選択
部すなわち被覆層２の面積を小さくすると被覆層２上へ
のＧａＡｓ粒子の析出が減少してＧａＡｓ膜の異常成長
が防止できるものと考えられる。このような透孔部２ａ
、２ｂは、ＨＦ／ＮＨ４溶液などのエツチング液を使用
したフォトリソ技術で形成される。なお、上記実施例で
は第１の透孔部２ａの両側に振り分けて第２の透孔部２
ｂを形成することについて述べたが、このような配列方
法に限らず、第１の透孔部２ａの一方の側にのみ第２の
透孔部２ｂを列状に形成したり、第１の透孔部の一方の
側もしくは両側に第２の透孔部２ｂを千鳥状に形成して
もよい。
透孔部２ａ、２ｂを有する被覆層２を被着したシリコン
基板１をＭＯＣＶＤ装置内に搬入して第１のＧａＡｓ領
域３と第２のＧａＡｓ領域４を形成する。このＧ ａ
Ａ ｓ領域３．４は、第２図に示すようなチャートにし
たがって二段階成長法や熱サイクル法などを適宜採用し
て１〜３μｍ程度の厚みに形成される。すなわち、シリ
コン基板ｌをＭＯＣＶＤ装置内に搬入してＨ２ガスのみ
を導入し９００〜１０００℃で一旦加熱（第２図中のＡ
部参照）した後に、４００〜４５０℃に下げてＡｓＨ，
ガスとＴＭＧａ （Ｍａ）ガスを装置内に導入してＧａ
Ａｓ１ｌを２００〜４００人程度成長さスル（第２図中
のＢ部参照）とともに６００〜７５０℃に上げてさらに
０．８〜２．８μｍ程度ＧａＡｓ膜を成長させ（二段階
成長法、第２図の０部参照）、次に３００〜９００℃で
温度を上下（熱サイクル）させることにより形成する。
基板１をＭＯＣＶＤ装置内に搬入して第１のＧａＡｓ領
域３と第２のＧａＡｓ領域４を形成する。このＧ ａ
Ａ ｓ領域３．４は、第２図に示すようなチャートにし
たがって二段階成長法や熱サイクル法などを適宜採用し
て１〜３μｍ程度の厚みに形成される。すなわち、シリ
コン基板ｌをＭＯＣＶＤ装置内に搬入してＨ２ガスのみ
を導入し９００〜１０００℃で一旦加熱（第２図中のＡ
部参照）した後に、４００〜４５０℃に下げてＡｓＨ，
ガスとＴＭＧａ （Ｍａ）ガスを装置内に導入してＧａ
Ａｓ１ｌを２００〜４００人程度成長さスル（第２図中
のＢ部参照）とともに６００〜７５０℃に上げてさらに
０．８〜２．８μｍ程度ＧａＡｓ膜を成長させ（二段階
成長法、第２図の０部参照）、次に３００〜９００℃で
温度を上下（熱サイクル）させることにより形成する。
この場合、被覆層２が存在する部分にはＧ ａ Ａ ｓ
膜はほとんど析出せず、シリコン基板１が被覆層２から
露出している第１の透孔部２ａと第２の透孔部２ｂ部分
（選択部）でのみ成長する。したがって、第１の透孔部
２ａ部分に良好な品質の第１のＧａＡｓ領域３を形成す
ることができるとともに、第２の透孔部２ｂに良好な品
質の第２のＧａＡｓ領域４を形成することができる。
膜はほとんど析出せず、シリコン基板１が被覆層２から
露出している第１の透孔部２ａと第２の透孔部２ｂ部分
（選択部）でのみ成長する。したがって、第１の透孔部
２ａ部分に良好な品質の第１のＧａＡｓ領域３を形成す
ることができるとともに、第２の透孔部２ｂに良好な品
質の第２のＧａＡｓ領域４を形成することができる。
前記第１のＧａＡｓ領域３は、半導体発光素子のバッフ
ァ層として用いられ、この第１のＧａＡｓ領域３上にさ
らにクラッド層、発光層、クラッド層、第２のＧａＡｓ
層をＭＯＣＶＤ法で順次積層して形成する。
ァ層として用いられ、この第１のＧａＡｓ領域３上にさ
らにクラッド層、発光層、クラッド層、第２のＧａＡｓ
層をＭＯＣＶＤ法で順次積層して形成する。
第３図は、シリコン結晶の面方位を示す図である。シリ
コン基板１上にＧ ａ Ａ ｓ膜を成長させるとシリコ
ン基板１の面方位に連続してＧａＡｓ膜が成長すること
から、例えばシリコン基板１の（１００）面上に、Ｇ
ａ Ａ ｓ膜を選択的にエピタキシャル成長させるとシ
リコン基板１の（０１１）面と（０１１）面方向に沿っ
てＧａＡｓ膜の対向する端面にファセット状の（１１１
）面と（１１１）面がメサ構造となって現れる。なお、
シリコン基板１がインゴットである場合、（０１１）面
にはオリフラが設けである。
コン基板１上にＧ ａ Ａ ｓ膜を成長させるとシリコ
ン基板１の面方位に連続してＧａＡｓ膜が成長すること
から、例えばシリコン基板１の（１００）面上に、Ｇ
ａ Ａ ｓ膜を選択的にエピタキシャル成長させるとシ
リコン基板１の（０１１）面と（０１１）面方向に沿っ
てＧａＡｓ膜の対向する端面にファセット状の（１１１
）面と（１１１）面がメサ構造となって現れる。なお、
シリコン基板１がインゴットである場合、（０１１）面
にはオリフラが設けである。
第４図（ａ）（ｂ）は、シリコン基板１の結晶の面方位
と表面側電極層５の取り出し方向を説明するための平面
図と断面図である。
と表面側電極層５の取り出し方向を説明するための平面
図と断面図である。
シリコン基板１上に、第１のＧａＡｓ領域３と第２のＧ
ａ Ａ ｓ領域４とをシリコン基板１の（０１１）面
と（０１１）面方向に沿って配列されるように形成し、
この第１のＧａＡｓ領域３上から第２のＧａＡｓ領域４
上に表面側電極層５を形成することによって、表面側電
極層５をシリコン基板１の（０１１）面と（０１１）面
方向に沿って形成する。このように形成すると、選択成
長で得られたＧ ａ Ａ ｓ成長層端面にファセット状
の（１１１）面が現れ、表面側電極層５を形成する際に
表面側電極層５の破断などを防止して良好な表面側電極
層５を形成できる。なお、この表面側電極層５は、例え
ばクロム（Ｃｒ）と金（Ａｕ＞などの二層精造のものな
どで構成され、真空蒸着法などにより厚み２０００人程
度スル成される。また、表面側電極層５は、第１のＧａ
Ａｓ領域３上から第２のＧａＡｓ領域４上にかけて形成
して第２のＧａＡｓ領域４上が外部回路との接続端子部
５ａとなるように形成すると、外部回路とワイヤーボン
ディング法やＴＡＢ法で接続する際の機械的および熱的
衝撃を低減できる。なお、裏面側電極層は、図示されて
いないがシリコン基板１の裏面側に形成される。
ａ Ａ ｓ領域４とをシリコン基板１の（０１１）面
と（０１１）面方向に沿って配列されるように形成し、
この第１のＧａＡｓ領域３上から第２のＧａＡｓ領域４
上に表面側電極層５を形成することによって、表面側電
極層５をシリコン基板１の（０１１）面と（０１１）面
方向に沿って形成する。このように形成すると、選択成
長で得られたＧ ａ Ａ ｓ成長層端面にファセット状
の（１１１）面が現れ、表面側電極層５を形成する際に
表面側電極層５の破断などを防止して良好な表面側電極
層５を形成できる。なお、この表面側電極層５は、例え
ばクロム（Ｃｒ）と金（Ａｕ＞などの二層精造のものな
どで構成され、真空蒸着法などにより厚み２０００人程
度スル成される。また、表面側電極層５は、第１のＧａ
Ａｓ領域３上から第２のＧａＡｓ領域４上にかけて形成
して第２のＧａＡｓ領域４上が外部回路との接続端子部
５ａとなるように形成すると、外部回路とワイヤーボン
ディング法やＴＡＢ法で接続する際の機械的および熱的
衝撃を低減できる。なお、裏面側電極層は、図示されて
いないがシリコン基板１の裏面側に形成される。
上記実施例では、表面側電極層５の出力端子部を第２の
ＧａＡｓ領域４上に形成することについて述べたが、こ
の実施例に限らず、第２のＧａＡＳ領域を形成すること
をやめて被覆層２上に表面側電極層５の出力端子部を形
成してもよい。
ＧａＡｓ領域４上に形成することについて述べたが、こ
の実施例に限らず、第２のＧａＡＳ領域を形成すること
をやめて被覆層２上に表面側電極層５の出力端子部を形
成してもよい。
（発明の効果）
以上のように、本発明に係る半導体発光装置によれば、
シリコン基板の（１００）面上もしくは（１００）面か
ら（０１１）面方向に傾斜した面上に、島状に形成した
Ｇ ａ Ａ ｓ膜上からシリコン基板の（０１１）面と
（０１１）面方向に沿って電極を配設して成ることから
、シリコン基板上にＧａＡｓ膜を形成した場合でも、Ｇ
ａＡｓ膜の端面に良好なファセット面が現れ、このファ
セット面に電極を形成することによって電極の破断など
を防止した半導体発光装置を提供することができる。
シリコン基板の（１００）面上もしくは（１００）面か
ら（０１１）面方向に傾斜した面上に、島状に形成した
Ｇ ａ Ａ ｓ膜上からシリコン基板の（０１１）面と
（０１１）面方向に沿って電極を配設して成ることから
、シリコン基板上にＧａＡｓ膜を形成した場合でも、Ｇ
ａＡｓ膜の端面に良好なファセット面が現れ、このファ
セット面に電極を形成することによって電極の破断など
を防止した半導体発光装置を提供することができる。
第１図（ａ）は本発明に係る半導体発光装置のシリコン
基板と被覆層との関係の一例を示す図、第１図（ｂ）は
第１図（ａ）中のＸ−Ｘ線断面図、第２図は同じくエピ
タキシャル成長させるための温度条件を示す図、第３図
はシリコン基板１の面方位を説明するための図、第４図
（ａ）はシリコン基板１の面方位と電極の取り出し方向
を説明するための図、第４図（ｂ）は選択成長させたＧ
ａＡｓ領域上に表面側電極層を形成した状態を示す断面
図である。 １：シリコン基板 ２：被覆層 ３：第１のＧａＡｓ領域 ４：第２のＧ ａ Ａ ｓ領域 ５コ表面ｇＲ電極層
基板と被覆層との関係の一例を示す図、第１図（ｂ）は
第１図（ａ）中のＸ−Ｘ線断面図、第２図は同じくエピ
タキシャル成長させるための温度条件を示す図、第３図
はシリコン基板１の面方位を説明するための図、第４図
（ａ）はシリコン基板１の面方位と電極の取り出し方向
を説明するための図、第４図（ｂ）は選択成長させたＧ
ａＡｓ領域上に表面側電極層を形成した状態を示す断面
図である。 １：シリコン基板 ２：被覆層 ３：第１のＧａＡｓ領域 ４：第２のＧ ａ Ａ ｓ領域 ５コ表面ｇＲ電極層
Claims (1)
- シリコン基板の（１００）面上もしくは（１００）面か
ら（０１１）面方向に傾斜した面上に、島状に形成した
ＧａＡｓ膜上からシリコン基板の（０１１）面と（０１
１）面方向に沿って電極を配設して成る半導体発光装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226945A JPH04107885A (ja) | 1990-08-28 | 1990-08-28 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226945A JPH04107885A (ja) | 1990-08-28 | 1990-08-28 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107885A true JPH04107885A (ja) | 1992-04-09 |
Family
ID=16853078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2226945A Pending JPH04107885A (ja) | 1990-08-28 | 1990-08-28 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107885A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747768A2 (en) | 1995-06-05 | 1996-12-11 | Fuji Photo Film Co., Ltd. | Chemically amplified positive resist composition |
-
1990
- 1990-08-28 JP JP2226945A patent/JPH04107885A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747768A2 (en) | 1995-06-05 | 1996-12-11 | Fuji Photo Film Co., Ltd. | Chemically amplified positive resist composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| US20020000558A1 (en) | Gallium nitride based light emitting element | |
| JP2000012897A (ja) | 窒素化合物半導体膜の形成方法および窒素化合物半導体素子 | |
| JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| US6821805B1 (en) | Semiconductor device, semiconductor substrate, and manufacture method | |
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| JPH06105797B2 (ja) | 半導体基板及びその製造方法 | |
| JP2009256154A (ja) | 半導体結晶成長用基板および半導体結晶 | |
| JP3744155B2 (ja) | 窒化ガリウム系化合物半導体基板の製造方法 | |
| CN101926012B (zh) | 制造发光器件的方法 | |
| CN1965112A (zh) | Ⅲ族氮化物晶体、其制造方法以及ⅲ族氮化物晶体衬底及半导体器件 | |
| JP2002249400A (ja) | 化合物半導体単結晶の製造方法およびその利用 | |
| JP3841537B2 (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| TWI892104B (zh) | 半導體基板 | |
| US5602057A (en) | Process of making a semiconductor device using crystal growth by a nucleation site in a recessed substrate and planarization | |
| JP2003282551A (ja) | 単結晶サファイア基板とその製造方法 | |
| JPH1174560A (ja) | ＧａＮ系化合物半導体発光素子およびその製造方法 | |
| JPH0513816A (ja) | 半導体発光素子 | |
| JP4257815B2 (ja) | 半導体装置 | |
| JP3019085B1 (ja) | 半導体発光素子及びその製造方法 | |
| JP3140038B2 (ja) | 半導体発光素子 | |
| JP4232326B2 (ja) | 低欠陥窒化物半導体の成長方法 | |
| US6633056B2 (en) | Hetero-integration of dissimilar semiconductor materials | |
| TWI903259B (zh) | 半導體基板、以及模片基板之製造方法及製造裝置 | |
| JP3823781B2 (ja) | 窒化物半導体基板およびその製造方法 |