JPH04107918A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04107918A JPH04107918A JP22527990A JP22527990A JPH04107918A JP H04107918 A JPH04107918 A JP H04107918A JP 22527990 A JP22527990 A JP 22527990A JP 22527990 A JP22527990 A JP 22527990A JP H04107918 A JPH04107918 A JP H04107918A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- semiconductor
- titanium nitride
- heat treatment
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
（産業上の利用分野］
本発明は、■−ｖ族化合物半導体を用いた半導体装置の
製造におけるイオン注入後の熱処理方法に関するもので
ある。 ［従来の技術］ 半導体装置を作成するためには、半導体に必要な不純物
をドープして、所望の電気的特性の領域を作成すること
が必要となる。従来、このような不純物のドーピング方
法として制御性、均一性などに優れたイオン注入法が多
く用いられてきた。イオン注入法では、半導体表面に不
純物をイオン注入した後、イオン注入により乱れた半導
体の結晶構造を回復するための熱処理（活性化アニール
）が不可欠となる。 ところが、Ｑ ａ Ａ ｓなどの■−ｖ族化合物半導体
を熱処理する場合、ＡｓなどのＶ族元素が揮発しやすい
ため、半導体表面を気密性の絶縁膜（窒化シリコン膜、
酸化シリコン膜など）で被覆して熱処理を行う。または
、■族元素蒸気の雰囲気下の密閉容器内で熱処理が行わ
れている。 （発明が解決しようとする課題） しかしながら、半導体表面を絶縁膜で被覆した場合にお
いても、Ｖ族元素の揮発を完全に防ぐことができず、充
分な熱処理はできなかった。 すなわち、従来使用されていた窒化シリコン膜などの絶
縁膜では緻密性が充分でなく、また、熱膨張率の相違に
より熱処理時に絶縁膜にクラックが生じるなどの問題が
あった。 ぞΩため、半導体表面から■族元素が揮発し、イオン注
入後た不純物のうちキャリアを生成している割合（以下
、活性化率という）を充分高くすることができなかった
。 本発明の目的は、■−■族化合物半導体からＶ族元素が
揮発せず、イオン注入後において高い活性化率が得られ
る熱処理方法を提供することにある。 （課題を解決するための手段） 本発明者は、■−■族化合物半導体の表面を窒化チタン
で被覆することにより、熱処理時におけるＶ族元素の解
離を防ぐ・ことができることを見出した。 すなわち、本発明による半導体装置の製造方法は、ｍ
−Ｖ族化合物半導体物質からなる半導体の表面にイオン
注入を行う第１の工程、該半導体の表面に窒化チタン膜
を形成する第２の工程；および、前記半導体を熱処理す
る第３の工程：を順次行うものである。 また、より望ましくは、前記第２の工程以前に前記半導
体の表面上に絶縁膜を形成すること：および、前記第３
の工程の後、前記絶縁膜をエツチングして前記窒化チタ
ン膜を除去する第４の工程を含むものである。 なお、前記絶縁膜の形成は、前記第１の工程のイオン注
入以前でも以後でもよい。 ［作用］ 本発明では、窒化チタン膜により半導体表面を被覆して
いるので、熱処理時に分解するＶ族元素の飛散を防止す
ることができる。したがって、イオン注入後の熱処理に
用いた場合、高い活性化率を得ることができる。 なお、窒化チタン膜の被覆を他の絶縁膜を介して行うこ
とで、熱処理後に不必要となる窒化チタン膜を効率よく
除去することが可能となる。 同時に、窒化チタン膜を形成する際の半導体表面へのダ
メージを防ぐことができる。
製造におけるイオン注入後の熱処理方法に関するもので
ある。 ［従来の技術］ 半導体装置を作成するためには、半導体に必要な不純物
をドープして、所望の電気的特性の領域を作成すること
が必要となる。従来、このような不純物のドーピング方
法として制御性、均一性などに優れたイオン注入法が多
く用いられてきた。イオン注入法では、半導体表面に不
純物をイオン注入した後、イオン注入により乱れた半導
体の結晶構造を回復するための熱処理（活性化アニール
）が不可欠となる。 ところが、Ｑ ａ Ａ ｓなどの■−ｖ族化合物半導体
を熱処理する場合、ＡｓなどのＶ族元素が揮発しやすい
ため、半導体表面を気密性の絶縁膜（窒化シリコン膜、
酸化シリコン膜など）で被覆して熱処理を行う。または
、■族元素蒸気の雰囲気下の密閉容器内で熱処理が行わ
れている。 （発明が解決しようとする課題） しかしながら、半導体表面を絶縁膜で被覆した場合にお
いても、Ｖ族元素の揮発を完全に防ぐことができず、充
分な熱処理はできなかった。 すなわち、従来使用されていた窒化シリコン膜などの絶
縁膜では緻密性が充分でなく、また、熱膨張率の相違に
より熱処理時に絶縁膜にクラックが生じるなどの問題が
あった。 ぞΩため、半導体表面から■族元素が揮発し、イオン注
入後た不純物のうちキャリアを生成している割合（以下
、活性化率という）を充分高くすることができなかった
。 本発明の目的は、■−■族化合物半導体からＶ族元素が
揮発せず、イオン注入後において高い活性化率が得られ
る熱処理方法を提供することにある。 （課題を解決するための手段） 本発明者は、■−■族化合物半導体の表面を窒化チタン
で被覆することにより、熱処理時におけるＶ族元素の解
離を防ぐ・ことができることを見出した。 すなわち、本発明による半導体装置の製造方法は、ｍ
−Ｖ族化合物半導体物質からなる半導体の表面にイオン
注入を行う第１の工程、該半導体の表面に窒化チタン膜
を形成する第２の工程；および、前記半導体を熱処理す
る第３の工程：を順次行うものである。 また、より望ましくは、前記第２の工程以前に前記半導
体の表面上に絶縁膜を形成すること：および、前記第３
の工程の後、前記絶縁膜をエツチングして前記窒化チタ
ン膜を除去する第４の工程を含むものである。 なお、前記絶縁膜の形成は、前記第１の工程のイオン注
入以前でも以後でもよい。 ［作用］ 本発明では、窒化チタン膜により半導体表面を被覆して
いるので、熱処理時に分解するＶ族元素の飛散を防止す
ることができる。したがって、イオン注入後の熱処理に
用いた場合、高い活性化率を得ることができる。 なお、窒化チタン膜の被覆を他の絶縁膜を介して行うこ
とで、熱処理後に不必要となる窒化チタン膜を効率よく
除去することが可能となる。 同時に、窒化チタン膜を形成する際の半導体表面へのダ
メージを防ぐことができる。
以下、電界効果トランジスタのチャンネル領域となるｎ
型領域を作成する場合を、実施例として詳細に説明する
。 半絶縁性ＧａＡｓ半導体基板のｎ型領域となる部分にシ
リコン（”Ｓｌ）をイオン注入する。 量： １ ｘ １０”／ｃＩＴｌである。 次に、ＧａＡｓ半導体基板の表面全面に窒化シリコン膜
を形成する。この窒化シリコン膜はプラズマＣＶＤ法に
より作成され、その膜厚は１００ｎｒｎである。 窒化シリコン膜上に、膜厚３０ｎｍの窒化チタン膜を形
成する。この窒化チタン膜は、反応性スパッタにより作
成され、その作成条件は、反応圧力＋０．６Ｐａ、反応
カス：Ｎ２／Ａｒ＝５／１００以上、高周波型カニ１０
０Ｗである。 そして、窒化シリコン膜、窒化チタン膜を形成したＧ
ａ Ａ ｓ半導体基板に活性化のための熱処理を行う。 熱処理は、ランプアニールにより９００℃、５秒間行っ
た。 最後に、エツチング液（ＨＦ ： Ｈ，○＝１：１０）
により窒化シリコン膜をエツチングすることで窒化チタ
ン膜を除去する。 以上の工程により作成されたイオン注入によるｎ型領域
の活性化率は８０％以上という高い値が得られた。なお
、比較例として、窒化チタン膜を形成せず、他は上述の
実施例と同様に行った場合の活性化率は６０％程度であ
る。 また、本実施例よるｎ型領域の深さ方向キャリア濃度分
布は、比較例による場合よりもシャープな分布が得られ
る。 （発明の効果） 本発明による半導体装置の製造方法は、ｍ−Ｖ族化合物
半導体物質からなる半導体の表面にイオン注入を行う第
１の工程；該半導体の表面に窒化チタン膜を形成する第
２の工程、および、前記半導体を熱処理する第３の工程
；を順次行うものである。 したがって、熱処理時に分解するＶ族元素の飛散を防止
することができ、高い活性化率を得ることができる。 また、より望ましい本発明による半導体装置の製造方法
は、前記第２の工程以前に前記半導体の表面上に絶縁膜
を形成すること：および、前記第３の工程の後、約記絶
縁膜をエツチングして前記窒化チタン膜を除去する第４
の工程を含むものである。 したがって、熱処理後に不必要となる窒化チタン膜を効
率よく除去することが可能となる。 同時に、窒化チタン膜を形成する際の半導体表面へのダ
メージを防ぐことができる。
型領域を作成する場合を、実施例として詳細に説明する
。 半絶縁性ＧａＡｓ半導体基板のｎ型領域となる部分にシ
リコン（”Ｓｌ）をイオン注入する。 量： １ ｘ １０”／ｃＩＴｌである。 次に、ＧａＡｓ半導体基板の表面全面に窒化シリコン膜
を形成する。この窒化シリコン膜はプラズマＣＶＤ法に
より作成され、その膜厚は１００ｎｒｎである。 窒化シリコン膜上に、膜厚３０ｎｍの窒化チタン膜を形
成する。この窒化チタン膜は、反応性スパッタにより作
成され、その作成条件は、反応圧力＋０．６Ｐａ、反応
カス：Ｎ２／Ａｒ＝５／１００以上、高周波型カニ１０
０Ｗである。 そして、窒化シリコン膜、窒化チタン膜を形成したＧ
ａ Ａ ｓ半導体基板に活性化のための熱処理を行う。 熱処理は、ランプアニールにより９００℃、５秒間行っ
た。 最後に、エツチング液（ＨＦ ： Ｈ，○＝１：１０）
により窒化シリコン膜をエツチングすることで窒化チタ
ン膜を除去する。 以上の工程により作成されたイオン注入によるｎ型領域
の活性化率は８０％以上という高い値が得られた。なお
、比較例として、窒化チタン膜を形成せず、他は上述の
実施例と同様に行った場合の活性化率は６０％程度であ
る。 また、本実施例よるｎ型領域の深さ方向キャリア濃度分
布は、比較例による場合よりもシャープな分布が得られ
る。 （発明の効果） 本発明による半導体装置の製造方法は、ｍ−Ｖ族化合物
半導体物質からなる半導体の表面にイオン注入を行う第
１の工程；該半導体の表面に窒化チタン膜を形成する第
２の工程、および、前記半導体を熱処理する第３の工程
；を順次行うものである。 したがって、熱処理時に分解するＶ族元素の飛散を防止
することができ、高い活性化率を得ることができる。 また、より望ましい本発明による半導体装置の製造方法
は、前記第２の工程以前に前記半導体の表面上に絶縁膜
を形成すること：および、前記第３の工程の後、約記絶
縁膜をエツチングして前記窒化チタン膜を除去する第４
の工程を含むものである。 したがって、熱処理後に不必要となる窒化チタン膜を効
率よく除去することが可能となる。 同時に、窒化チタン膜を形成する際の半導体表面へのダ
メージを防ぐことができる。
Claims (2)
- （１）III−Ｖ族化合物半導体物質からなる半導体の表
面にイオン注入を行う第１の工程； 該半導体の表面に窒化チタン膜を形成する第２の工程；
および、 前記半導体を熱処理する第３の工程； を順次行うことを特徴とした半導体装置の製造方法。 - （２）前記第２の工程以前に前記半導体の表面上に絶縁
膜を形成すること；および、 前記第３の工程の後、前記絶縁膜をエッチングして前記
窒化チタン膜を除去する第４の工程を含むこと； を特徴とした第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22527990A JPH04107918A (ja) | 1990-08-29 | 1990-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22527990A JPH04107918A (ja) | 1990-08-29 | 1990-08-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107918A true JPH04107918A (ja) | 1992-04-09 |
Family
ID=16826844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22527990A Pending JPH04107918A (ja) | 1990-08-29 | 1990-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107918A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152627A (ja) * | 1990-10-17 | 1992-05-26 | Victor Co Of Japan Ltd | 化合物半導体装置及びその製造方法 |
| JP2017055116A (ja) * | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置 |
-
1990
- 1990-08-29 JP JP22527990A patent/JPH04107918A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152627A (ja) * | 1990-10-17 | 1992-05-26 | Victor Co Of Japan Ltd | 化合物半導体装置及びその製造方法 |
| JP2017055116A (ja) * | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置 |
| WO2017043628A1 (ja) * | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置 |
| CN107078030A (zh) * | 2015-09-11 | 2017-08-18 | 国立大学法人三重大学 | 氮化物半导体衬底的制造方法、氮化物半导体衬底以及其加热装置 |
| JP2018056568A (ja) * | 2015-09-11 | 2018-04-05 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法 |
| US10260146B2 (en) | 2015-09-11 | 2019-04-16 | Mie University | Method for manufacturing nitride semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5770263A (en) | Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments | |
| JPH04226025A (ja) | シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 | |
| US5903037A (en) | GaAs-based MOSFET, and method of making same | |
| JPH04107918A (ja) | 半導体装置の製造方法 | |
| JP3019405B2 (ja) | 半導体装置の製造方法 | |
| JPS6164119A (ja) | 半導体装置の製造方法 | |
| JPH08279475A (ja) | 化合物半導体における能動層の形成方法 | |
| JP2001308319A (ja) | 絶縁ゲート型化合物半導体装置 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPH02213125A (ja) | タングステン膜の選択的形成方法 | |
| JPH01310538A (ja) | 電極形成方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JP3166263B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60173844A (ja) | 半導体素子の製造方法 | |
| JPH03131593A (ja) | エピタキシヤル成長用基板の前処理方法 | |
| JPH02292831A (ja) | 半導体装置の製造方法 | |
| JP2705374B2 (ja) | Ｉｉｉ−ｖ化合物半導体上のｉｖ族元素半導体形成方法 | |
| JPH04180220A (ja) | アニール保護膜の作製方法 | |
| JPS5821423B2 (ja) | 半導体装置の処理方法 | |
| JPH0193115A (ja) | イオン注入層のアニール方法 | |
| JPH08279474A (ja) | 化合物半導体における能動層の形成方法 | |
| JPH02109337A (ja) | 半導体装置の製造方法 | |
| JPS61144822A (ja) | ＧａＡｓ導電層の形成方法 |