JPH02109337A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02109337A JPH02109337A JP26194488A JP26194488A JPH02109337A JP H02109337 A JPH02109337 A JP H02109337A JP 26194488 A JP26194488 A JP 26194488A JP 26194488 A JP26194488 A JP 26194488A JP H02109337 A JPH02109337 A JP H02109337A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- recrystallized
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体装置の製造方法に係り、特に再結晶化シリコン層
上にシリコン酸化膜を形成する方法に関し、 再結晶化シリコン層とその上に形成されるシリコン酸化
膜との界面を平坦にして、電気的特性を向上させた半導
体装置の製造方法を提供することを目的とし、 基体上に多結晶シリコン層を形成する第１の工程と、前
記多結晶シリコン層を溶融再結晶化させて再結晶化シリ
コン層を形成する第２の工程と、前記再結晶化シリコン
層上にアモルファスシリコン層を形成する第３の工程と
、前記アモルファスシリコン層を酸化して前記再結晶化
シリコン層上にシリコン酸化膜を形成する第４の工程と
を有するように構成する。
上にシリコン酸化膜を形成する方法に関し、 再結晶化シリコン層とその上に形成されるシリコン酸化
膜との界面を平坦にして、電気的特性を向上させた半導
体装置の製造方法を提供することを目的とし、 基体上に多結晶シリコン層を形成する第１の工程と、前
記多結晶シリコン層を溶融再結晶化させて再結晶化シリ
コン層を形成する第２の工程と、前記再結晶化シリコン
層上にアモルファスシリコン層を形成する第３の工程と
、前記アモルファスシリコン層を酸化して前記再結晶化
シリコン層上にシリコン酸化膜を形成する第４の工程と
を有するように構成する。
［産業上の利用分野］
本発明は半導体装置の製造方法に係り、特に再結晶化シ
リコン層上にシリコン酸化膜を形成する方法に関する。
リコン層上にシリコン酸化膜を形成する方法に関する。
近年、ＬＳＩの高集積化による素子のｖｆ！、＃ｌ化に
件って、０ＭＯ３−ＩＣや３次元ＩＣに５ＯＩ（５ｉｌ
ｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ ）４１１道
が応用されてきている。
件って、０ＭＯ３−ＩＣや３次元ＩＣに５ＯＩ（５ｉｌ
ｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ ）４１１道
が応用されてきている。
このため、ＳＯＩデバイスの電気的特性の向上が要求さ
れ、特にシリコン上に形成されるゲート酸化膜は、薄膜
化と共に、下地シリコンとの界面が３〜５八という原子
レベルにおいて平坦であることが要求されている。
れ、特にシリコン上に形成されるゲート酸化膜は、薄膜
化と共に、下地シリコンとの界面が３〜５八という原子
レベルにおいて平坦であることが要求されている。
［従来の技術］
従来の半導体装置の製造方法を、第３図に示す工程図を
用いて説明する。
用いて説明する。
シリコン基板２上に下地絶縁層４を形成する（第３図（
ａ））。
ａ））。
次に、この下地絶縁層４上に多結晶シリコン層６を形成
する（第３図（ｂ））。
する（第３図（ｂ））。
次に、エネルギービーム再結晶化技術を用いて５多結晶
シリコン層６を再結晶１ヒして、再結晶化シリコン層８
を形成する（第３図（Ｃ））。
シリコン層６を再結晶１ヒして、再結晶化シリコン層８
を形成する（第３図（Ｃ））。
次に、再結晶化シリコン層８表面を熱酸化して、ゲート
酸化ＩＩ！２０を形成する（第３図（ｄ））。
酸化ＩＩ！２０を形成する（第３図（ｄ））。
ところで、このような従来の半導体装置の製造方法にお
いては、エネルギービーム再結晶化技術を用いて多結晶
シリコン１ｇＪ６を再結晶［ヒする際に、再結晶化シリ
コン酸化膜に、第３図（ｃ）のＡ部に示されるような結
晶粒界やＢ部に示されるような双晶境界が形成される。
いては、エネルギービーム再結晶化技術を用いて多結晶
シリコン１ｇＪ６を再結晶［ヒする際に、再結晶化シリ
コン酸化膜に、第３図（ｃ）のＡ部に示されるような結
晶粒界やＢ部に示されるような双晶境界が形成される。
このため、再結晶化シリコン層８表面を熱酸化してゲー
ト酸化膜２０を形成する際に、結晶粒界や双晶境界に沿
って酸化が特に進行し、ゲート酸（ヒ脹２０と再結晶化
シリコン層８との界面に凹凸が生じていた。そしてこの
凹凸の程度は、ゲート酸１ヒＭ２０の膜厚が厚いほど蓼
著に表れていた。
ト酸化膜２０を形成する際に、結晶粒界や双晶境界に沿
って酸化が特に進行し、ゲート酸（ヒ脹２０と再結晶化
シリコン層８との界面に凹凸が生じていた。そしてこの
凹凸の程度は、ゲート酸１ヒＭ２０の膜厚が厚いほど蓼
著に表れていた。
［発明が解決しようとするｎ題コ
このように、従来の半導体装置の製造方法においては、
再結晶１ヒシリコン層中に結晶粒界や双晶境界が存在す
ることによって、再結晶化シリコン層表面の酸化レート
を均一に保つことができないなめ、ゲート酸化膜と再結
晶化シリコン層との界面を平坦にすることができず、従
って電界集中や応力集中の原因となって、電気的特性を
劣化させるという問題があった。
再結晶１ヒシリコン層中に結晶粒界や双晶境界が存在す
ることによって、再結晶化シリコン層表面の酸化レート
を均一に保つことができないなめ、ゲート酸化膜と再結
晶化シリコン層との界面を平坦にすることができず、従
って電界集中や応力集中の原因となって、電気的特性を
劣化させるという問題があった。
そこで本発明は、再結晶化シリコン層とその上に形成さ
れるシリコン酸化膜との界面を平坦にして、電気的特性
を向上させた半導体装置の製造方法を提供することを目
的とする。
れるシリコン酸化膜との界面を平坦にして、電気的特性
を向上させた半導体装置の製造方法を提供することを目
的とする。
［課題を解決するための手段］
上記課題は、基体上に多結晶シリコン層を形成する第１
の工程と、前記多結晶シリコン層を′Ｉ′ｆｊ触再結晶
化させて再結晶化シリコン層を形成する第２の工程と、
前記再結晶化シリコン層上にアモルファスシリコン層を
形成する第３の工程と、前記アモルファスシリコン層を
酸化して前記再結晶化シリコン層上にシリコン酸化膜を
形成する第４の工程とを有することを特徴とする半導体
装置の製造方法によって達成される。
の工程と、前記多結晶シリコン層を′Ｉ′ｆｊ触再結晶
化させて再結晶化シリコン層を形成する第２の工程と、
前記再結晶化シリコン層上にアモルファスシリコン層を
形成する第３の工程と、前記アモルファスシリコン層を
酸化して前記再結晶化シリコン層上にシリコン酸化膜を
形成する第４の工程とを有することを特徴とする半導体
装置の製造方法によって達成される。
［作 用］
本発明によれば、再結晶化シリコン層上にアモルファス
シリコン層を形成し、このアモルファスシリコン層を酸
化して再結晶化シリコン層上のシリコン酸化膜を形成す
ることにより、再結晶化シリコン層中に存在する結晶粒
界や双晶境界の影響を受けることなく均一の酸化レート
で酸化を行なうため、シリコン酸化膜と再結晶化シリコ
ン層との界面が平坦になる。
シリコン層を形成し、このアモルファスシリコン層を酸
化して再結晶化シリコン層上のシリコン酸化膜を形成す
ることにより、再結晶化シリコン層中に存在する結晶粒
界や双晶境界の影響を受けることなく均一の酸化レート
で酸化を行なうため、シリコン酸化膜と再結晶化シリコ
ン層との界面が平坦になる。
［実施例］
以下、本発明を図示する実施例に基づいて具体的に説明
する。
する。
第１図は本発明の第１の実施例による半導体装置の製造
方法を示す工程図である。
方法を示す工程図である。
シリコン基板２上に、シリコン酸化膜からなるＳ厚１μ
ｍの下地絶縁層４を形成する（第１図（ａ））。
ｍの下地絶縁層４を形成する（第１図（ａ））。
次に、この下地絶縁層４上に、化学的気相成長（ＣＶＤ
）法を用いて約６２５°Ｃの条件で膜厚４０００〜５０
００人の多結晶シリコン層６を形成する（第１図（ｂ）
）。
）法を用いて約６２５°Ｃの条件で膜厚４０００〜５０
００人の多結晶シリコン層６を形成する（第１図（ｂ）
）。
次に、エネルギービーム再結晶（ヒ技術により多結晶シ
リコン層６を溶融して単結晶化を行うことにより再結晶
ｆヒシリコン層８を形成する（第１図（Ｃ））。
リコン層６を溶融して単結晶化を行うことにより再結晶
ｆヒシリコン層８を形成する（第１図（Ｃ））。
次に、イオン注入装置を用いて再結晶化シリコン層８表
面にイオンを当てて衝撃を加え、再結晶化シリコン層８
表面を非晶質化、すなわちアモルファス化する。このと
きのイオン衝撃は、再結晶化シリコン層８と同一物質の
シリコンイオン（Ｓ１１）又は不活性ガスのアルゴンイ
オン（Ａｒ” ）を用いて、ドーズ量２〜３ Ｘ ｌ
□ Ｉｓ、、、−、、加速電圧５０ｋｅＶの条件におい
て行なう、なお、上記イオンの池に、ネオン（Ｎｅ）や
キセノン（Ｘｅ）等の他の不活性ガスのイオンを用いて
もよい、こうして再結晶化シリコン層８上に厚さ１００
０人のアモルファスシリコン層１０を形成する（第１図
（ｄ、））。
面にイオンを当てて衝撃を加え、再結晶化シリコン層８
表面を非晶質化、すなわちアモルファス化する。このと
きのイオン衝撃は、再結晶化シリコン層８と同一物質の
シリコンイオン（Ｓ１１）又は不活性ガスのアルゴンイ
オン（Ａｒ” ）を用いて、ドーズ量２〜３ Ｘ ｌ
□ Ｉｓ、、、−、、加速電圧５０ｋｅＶの条件におい
て行なう、なお、上記イオンの池に、ネオン（Ｎｅ）や
キセノン（Ｘｅ）等の他の不活性ガスのイオンを用いて
もよい、こうして再結晶化シリコン層８上に厚さ１００
０人のアモルファスシリコン層１０を形成する（第１図
（ｄ、））。
次に、温度５００〜６００°Ｃの条件において１（Ｃｊ
ドライ酸化を行なう。これにより、アモルファスシリ
コン層１０は、その表面から酸化が進行すると共に、再
結晶化シリコン層８との界面からは結晶化が同時に進行
する。こうして、アモルファスシリコン層１０は消失し
て、再結晶化シリコン層８上に厚さ１００人のゲート酸
化膜１２が形成される（第１図（ｅ））。
ドライ酸化を行なう。これにより、アモルファスシリ
コン層１０は、その表面から酸化が進行すると共に、再
結晶化シリコン層８との界面からは結晶化が同時に進行
する。こうして、アモルファスシリコン層１０は消失し
て、再結晶化シリコン層８上に厚さ１００人のゲート酸
化膜１２が形成される（第１図（ｅ））。
なお、ここではゲート酸化１１！１２の膜厚を１０ＯＡ
としたが、アモルファスシリコン層１０の膜厚と酸化温
度を制御することによって、ゲート酸化膜１２を所望の
膜厚にｆ＆適化することができる。
としたが、アモルファスシリコン層１０の膜厚と酸化温
度を制御することによって、ゲート酸化膜１２を所望の
膜厚にｆ＆適化することができる。
またこのとき、酸化されるのは結晶粒界や双晶境界が存
在しないアモルファスシリコン層１０であるため、均一
の酸化レートでゲート酸化ＪＩ［１２が形成され、ゲー
ト酸化１１ｉ１２と再結晶化シリコン層１０との界面が
平坦になると共に、ゲート酸化膜１２の膜厚も均一にな
る。
在しないアモルファスシリコン層１０であるため、均一
の酸化レートでゲート酸化ＪＩ［１２が形成され、ゲー
ト酸化１１ｉ１２と再結晶化シリコン層１０との界面が
平坦になると共に、ゲート酸化膜１２の膜厚も均一にな
る。
さらにこの酸化工程は、イオンＷＩ９によって再結晶化
シリコン層８とアモルファスシリコン層１０との界面に
誘起されていた欠陥を緩和するというアニール効果も有
している。
シリコン層８とアモルファスシリコン層１０との界面に
誘起されていた欠陥を緩和するというアニール効果も有
している。
次に、ゲート酸化膜１２上に多結晶シリコンからなるゲ
ート電極１４を形成し、このゲート電極１４をマスクと
するイオン打ち込みを行ない、再結晶化シリコン層８表
面にソース、ドレイン領域としての不純物領域１６を形
成する。（第１図（袢））。
ート電極１４を形成し、このゲート電極１４をマスクと
するイオン打ち込みを行ない、再結晶化シリコン層８表
面にソース、ドレイン領域としての不純物領域１６を形
成する。（第１図（袢））。
次に、本発明の第２の実施例による半導体装置の製造方
法を、第２図を用いて説明する。
法を、第２図を用いて説明する。
第２図に示す工程図において、第１図と同様に、シリコ
ン基板２上に、膜厚１μｍの下地絶縁層４を形成しく第
２図（ａ））、この下地絶縁層４上に、膜厚３０００〜
４０００人の多結晶シリコン層６を形成しく第２図（ｂ
））、次に、多結晶シリコン層６を再結晶化して、再結
晶化シリコン層８を形成する（第２図（Ｃ））、このと
き、第１の実施例の場合より、多結晶シリコン層６の膜
厚を１０００人程度１くする。
ン基板２上に、膜厚１μｍの下地絶縁層４を形成しく第
２図（ａ））、この下地絶縁層４上に、膜厚３０００〜
４０００人の多結晶シリコン層６を形成しく第２図（ｂ
））、次に、多結晶シリコン層６を再結晶化して、再結
晶化シリコン層８を形成する（第２図（Ｃ））、このと
き、第１の実施例の場合より、多結晶シリコン層６の膜
厚を１０００人程度１くする。
次に、ＣＶＤ法を用いて、再結晶化シリコン層８上に、
厚さ１０００人のアモルファスシリコン層１８を堆積さ
せる（第２図（ｄ〉）。
厚さ１０００人のアモルファスシリコン層１８を堆積さ
せる（第２図（ｄ〉）。
その後、第１の実施例と同様に、ＨＣｊ）酸化を行ない
、アモルファスシリコン層１８の表面から酸化を進行さ
せると同時に、再結晶化シリコン層８との界面から結晶
化を進行させ、再結晶化シリコン層８上に厚さ１００人
のゲート酸化ＪＩ１１２を形成する（第２図（ｅ））、
そして、ゲート酸化膜１２上にゲートな極１４を形成し
、再結晶化シリコン層８表面にソース、ドレイン領域と
しての不純物領域１６を形成して、半導体装置を作製す
＋ る（第２図（神））。
、アモルファスシリコン層１８の表面から酸化を進行さ
せると同時に、再結晶化シリコン層８との界面から結晶
化を進行させ、再結晶化シリコン層８上に厚さ１００人
のゲート酸化ＪＩ１１２を形成する（第２図（ｅ））、
そして、ゲート酸化膜１２上にゲートな極１４を形成し
、再結晶化シリコン層８表面にソース、ドレイン領域と
しての不純物領域１６を形成して、半導体装置を作製す
＋ る（第２図（神））。
このように、第１および第２の実施例によれば、再結晶
化シリコン層上に結晶粒界や双晶境界の存在しないアモ
ルファスシリコン層を形成し、このアモルファスシリコ
ン層を酸化して再結晶化シリコン層上のゲート酸化膜を
形成するために、均一の酸化レートで酸化が行なわれ、
ゲート酸化膜と再結晶化シリコン層との界面を平坦にす
ると共に、ゲート酸化膜の膜厚を均一にすることができ
る。
化シリコン層上に結晶粒界や双晶境界の存在しないアモ
ルファスシリコン層を形成し、このアモルファスシリコ
ン層を酸化して再結晶化シリコン層上のゲート酸化膜を
形成するために、均一の酸化レートで酸化が行なわれ、
ゲート酸化膜と再結晶化シリコン層との界面を平坦にす
ると共に、ゲート酸化膜の膜厚を均一にすることができ
る。
従って、半導体装置の電気的特性を向上させることがで
きる。
きる。
なお、発明者は、ＴＥＭ （透過型電子面１ｊ１．鐘）
を用いて、本発明の方法で製造された半導体装置の断面
を１１１察したところ、ゲート酸化膜と再結晶化シリコ
ン層との界面が平坦であることおよびゲート酸化膜の膜
厚が均一であることが確認された。
を用いて、本発明の方法で製造された半導体装置の断面
を１１１察したところ、ゲート酸化膜と再結晶化シリコ
ン層との界面が平坦であることおよびゲート酸化膜の膜
厚が均一であることが確認された。
［発明の効果］
以上のように本発明によれば、再結晶化シリコン層上に
結晶粒界や双晶境界の存在しないアモルファスシリコン
層を形成し、このアモルファスシリコン層を酸化して再
結晶化シリコン層上のシリコン酸化膜を形成することに
より、このシリコン酸化膜と再結晶化シリコン層との界
面を平坦にすることができる。これによって、半導体装
置の電気的特性を向上させることができる。
結晶粒界や双晶境界の存在しないアモルファスシリコン
層を形成し、このアモルファスシリコン層を酸化して再
結晶化シリコン層上のシリコン酸化膜を形成することに
より、このシリコン酸化膜と再結晶化シリコン層との界
面を平坦にすることができる。これによって、半導体装
置の電気的特性を向上させることができる。
第１図は本発明の第１の実施例における半導体装置の製
造方法を示す工程図、 第２図は本発明の第２の実施例における半導体装置の製
造方法を示す工程図、 第３図は従来の半導体装置の製造方法を示す工程図であ
る。 図において、 ２・・・・・・シリコン基板、 ４・・・・・・下地絶縁層、 ６・・・・・・多結晶シリコン層、 ８・・・・・・再結晶１ヒシリコン層、１０．１８・・
・・・・アモルファスシリコン層、１２．２０・・・・
・・ゲート酸化膜、１４・・・・・・ゲート電極、 １６・・・・・・不純物領域。 ｊ １． ｊ ｊ Ｉ ２・−シリコン基板 ４−・・下＠絶縁層 本発明の第１の莢７ｉ′ｌｌｉ倶による半導体装置の製
造方法の工房図第１図 本発明の第２の実施例による半導体装置の製造方法の工
程図第２図 従来の半導体装！の製造方法を示す工程図第３図
造方法を示す工程図、 第２図は本発明の第２の実施例における半導体装置の製
造方法を示す工程図、 第３図は従来の半導体装置の製造方法を示す工程図であ
る。 図において、 ２・・・・・・シリコン基板、 ４・・・・・・下地絶縁層、 ６・・・・・・多結晶シリコン層、 ８・・・・・・再結晶１ヒシリコン層、１０．１８・・
・・・・アモルファスシリコン層、１２．２０・・・・
・・ゲート酸化膜、１４・・・・・・ゲート電極、 １６・・・・・・不純物領域。 ｊ １． ｊ ｊ Ｉ ２・−シリコン基板 ４−・・下＠絶縁層 本発明の第１の莢７ｉ′ｌｌｉ倶による半導体装置の製
造方法の工房図第１図 本発明の第２の実施例による半導体装置の製造方法の工
程図第２図 従来の半導体装！の製造方法を示す工程図第３図
Claims (1)
- 【特許請求の範囲】 １、基体上に多結晶シリコン層を形成する第１の工程と
、 前記多結晶シリコン層を溶融再結晶化させて再結晶化シ
リコン層を形成する第２の工程と、前記再結晶化シリコ
ン層上にアモルファスシリコン層を形成する第３の工程
と、 前記アモルファスシリコン層を酸化して前記再結晶化シ
リコン層上にシリコン酸化膜を形成する第４の工程と を有することを特徴とする半導体装置の製造方法。 ２、請求項１記載の方法において、前記第３の工程は、
前記再結晶化シリコン層表面にイオンを当てて衝撃を加
えることにより前記再結晶化シリコン層表面をアモルフ
ァス化し、前記アモルファスシリコン層を形成すること
を特徴とする半導体装置の製造方法。 ３、請求項１記載の方法において、前記第３の工程は、
前記再結晶化シリコン層上にアモルファスシリコンを化
学的気相成長させることにより、前記アモルファスシリ
コン層を形成することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26194488A JPH02109337A (ja) | 1988-10-18 | 1988-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26194488A JPH02109337A (ja) | 1988-10-18 | 1988-10-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02109337A true JPH02109337A (ja) | 1990-04-23 |
Family
ID=17368842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26194488A Pending JPH02109337A (ja) | 1988-10-18 | 1988-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02109337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838846A3 (en) * | 1996-10-24 | 1999-04-28 | Canon Kabushiki Kaisha | Method of forming an electronic device having a silicon nitride film |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199347A (ja) * | 1984-10-19 | 1986-05-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61127118A (ja) * | 1984-11-26 | 1986-06-14 | Sony Corp | 半導体薄膜の形成方法 |
| JPS62166527A (ja) * | 1986-01-20 | 1987-07-23 | Sanyo Electric Co Ltd | シリコン酸化膜の形成方法 |
-
1988
- 1988-10-18 JP JP26194488A patent/JPH02109337A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199347A (ja) * | 1984-10-19 | 1986-05-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61127118A (ja) * | 1984-11-26 | 1986-06-14 | Sony Corp | 半導体薄膜の形成方法 |
| JPS62166527A (ja) * | 1986-01-20 | 1987-07-23 | Sanyo Electric Co Ltd | シリコン酸化膜の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838846A3 (en) * | 1996-10-24 | 1999-04-28 | Canon Kabushiki Kaisha | Method of forming an electronic device having a silicon nitride film |
| CN1093982C (zh) * | 1996-10-24 | 2002-11-06 | 佳能株式会社 | 电子器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JP3316027B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2681283B2 (ja) | イオン注入ポリシリコン面に酸化物を成長させる方法 | |
| JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
| JPH02109337A (ja) | 半導体装置の製造方法 | |
| JP2882844B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0456453B2 (ja) | ||
| JPS61131413A (ja) | 半導体薄膜の形成方法 | |
| JPS59161857A (ja) | 半導体装置用配線および抵抗体 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JP2718450B2 (ja) | 半導体装置の製造方法 | |
| JPH0225072A (ja) | 半導体装置の製造方法 | |
| JP4066022B2 (ja) | 半導体装置の製造方法 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPH0336312B2 (ja) | ||
| JPH04100238A (ja) | 半導体装置の製造方法 | |
| JPH0637032A (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH10223559A (ja) | 半導体装置の製造方法 | |
| JPH05283431A (ja) | 半導体装置の製造方法 |