JPH0410791A - 遅延時間整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、例えばテレビジョンシステムにおけるビデ
オ信号処理経路とクロマ信号処理経路のように、それぞ
れの経路の最終出力間の時間差に零が要求されるような
システムに用いて好適な遅延時間整合回路に関する。

（従来の技術） 現在一般に使用されているテレビジョン受像機の復号映
像信号処理回路のシステムを第１５図に示す。図示しな
いアンテナから入力されたテレビジョン信号は、チュー
ナおよび映像検波回路により、復号映像信号として導出
され、入力端子１に供給される。複合映像信号は、明る
さ（白黒）情報をもつビデオ信号、色相および色飽和度
の情報をもつクロマ信号、および画面の水平（Ｈ）、垂
直（Ｖ）偏向を行うための同期信号から成り立っている
。

複合映像信号は、遅延線２、帯域通過フィルタ（以下Ｂ
ＰＦと記す）、同期信号処理回路６に供給される。遅延
線２の出力は、ビデオ信号処理回路４に人力される。こ
こでは、直流再生、コントラストラ１．す御等の信号処
理が行われその出力は輝度信号として出力端子７に出力
される。

帯域通過フィルタ（以下ＢＰＦと記す）３は、複合映像
信号に含まれるクロマ信号を抽出してクロマ信号処理回
路５に供給する。ここでは、クロマ信号増幅、復調、白
黒判別等の信号処理が行われ、その出力は出力端子８に
色差信号として出力される。同期信号処理回路６では、
画面の偏向に必要な水平および垂直の偏向信号が複合同
期同期信号から分離され、出力端子９に出力される。

上記複合映像信号に含まれるクロマ信号は、ビデオ信号
の帯域内に周波数多重されているので、上記したように
帯域通過フィルタにより分離され、クロマ信号処理回路
５に供給されるが、最近では１水平ラインの遅延時間を
もつ１Ｈ遅延線を用いた櫛形フィルタのビデオクロマ分
離回路もある。

一方、複合同期信号は、ビデオ信号とクロマ信号のよう
に周波数多重関係ではなく、時分割で送られてくる。

ここで、遅延線２は、ビデオ信号処理経路の最終出力と
、クロマ信号信号処理経路の最終出力との時間調整のた
めに設けられている。

これは、クロマ信号の帯域幅とビデオ信号の帯域幅とが
異なること、また信号処理回路及びその性質か全く異な
ること等により、ビデオ信号処理経路の入出力遅延時間
、クロマ信号処理経路の入出力遅延時間が異なるからで
ある。

第１８図は、最終出力段階で得られたビデオ信号と色差
信号、例えば（Ｂ−Ｙ）信号とに時間ずれが生じた例を
示している。このずれがあると、画面上では輝度と色の
ずれとして現れ、不自然で見に（い映像となる。通常は
、クロマ信号がビデオ信号よりも１μｓ程度遅れるので
、ビデオ信号処理経路に遅延線２を設けている。

ところで、クロマ信号の伝送方式には、世界で３つの方
式（ＰＡＬ、ＳＥＣＡＭ、ＮＴＳＣ方式）があり、この
うち１つの方式を受信するテレビジョン受像機であれば
、第１５図に示した回路構成よい。

しかし、中近東またはヨーロッパでは複数の色信号方式
が混在しており、そのような地域では１台で複数の色信
号方式に対応できるマルチカラーテレビジョン受像機が
実用化されている。

第１６図は、マルチカラーテレビジョン受像機の複合映
像信号処理部の概略的な構成を示している。

第１５図と対応する部分には、第１５図と同じ符号を付
している。

入力端子１からの複合映像信号は、遅延線２、ＢＰＦ１
２、］３．１４及び同期信号処理回路６に入力される。

遅延線２の出力はさらに遅延線１１に供給されるととも
にスイッチＳＷＩの一方の入力端子に供給される。スイ
ッチＳＷＩの他方の入力端子には遅延線１１の出力が供
給されている。スイッチＳＷＩは、遅延線２あるいは遅
延線１１からの出力のいずれかを選択してビデオ信号処
理回路４に導入することができる。クロマ信号処理回路
５の内部には、ＮＴＳＣクロマ信号処理回路１５、ＰＡ
Ｌクロマ信号処理回路１６、ＳＥＣＡＭクロマ信号処理
回路１７があり、各回路にはそれぞれＢＰＦ１２，１３
．１４からの出力か供給される。

各クロマ信号処理回路１５．１６．１７は、現在受信し
ているカラー信号の方式に応じて選択的に動作させられ
、得られた色差信号は出力端子８に導出される。同期信
号処理回路６は、受信システムにあった偏向信号を導出
する。同期信号は、放送の標準方式としてフィールド周
波数が５０Ｈｚのものと６０Ｈｚのものがあり、実際に
はこの方式に応じて同期信号処理回路６は切換えられる
のであるが図面では省略している。

ＰＡＬ方式とＮＴＳＣ方式では類似点が多（、信号処理
回路の大部分を共用するのが通例である。

しかしＳＥＣＡＭ方式は、ＰＡＬ及びＮＴＳＣ方式とは
大きく異なるのて、信号処理回路のほとんとが別回路と
なる。

このため、ビデオ信号とクロマ信号の入出力時間差は、
ＰＡＬＳＮＴＳＣ方式を処理している場合と、ＳＥＣＡ
Ｍ方式を処理している場合とでは異なる。そこで、第１
６図の回路では、時間差が大きい方式を処理していると
きは、スイッチＳＷＩを遅延線１１側に切換え、時間差
が小さい方式を処理しているときは、スイッチＳＷＩを
遅延線２側に切換えている。ＰＡＬ／ＳＥＣＡＭ方式受
信機でこの回路を実施した例として、特開昭６３−２６
１８８号公報に示された技術がある。

第１７図は、遅延線の具体例を示している。分布定数型
や集中定数型のものがあり、個別部品の遅延線路にマツ
チングインピーダンスを配置して使用されている。

（発明が解決しようとする課題） 現在量産されている遅延線の遅延時間は、ある離散値を
もって規格化されており、最小でも０．１μＳ間隔であ
る。これに対して、第１５図に示した回路の信号処理に
必要な時間差は、連続量であるために最適な時間差に最
も近い遅延時間を持つ遅延線を選択して使用せざるを得
ない。このことは、本当に最良な遅延時間が得られない
ということである。逆に、信号処理側からみて必要な遅
延時間をもつ遅延線をカスタムメイドで製作したとする
と、コストの増大を招き、テレビジョンセットのコスト
の増大につながるという不具合がある。

また、従来のシステムでは、遅延線の遅延時間の経時変
化、温度依存性、ばらつき等により遅延線とは事なる依
存性を持つ信号処理回路との整合が得られず、（信号処
理回路は現在はＩＣ化されておりＩＣに内蔵されている
各種時定数はＩＣの抵抗・容量ばらつきにより±４０％
程度はばらつき、かつ温度依存性も約１１０００ｐｐと
大きい）あるテレビジョンセットを量産した場合には、
喜怒信号と色差信号の時間差が総合的に非常に大きなば
らつきをもつことになる。

このような遅延時間の設定中心のずれおよび経時変化、
温度依存性を含むばらつきは、テレビジョンセットの画
面が大型になるにつれて目立つようになり、テレビジョ
ンセットの大画面、高画質化を阻む問題となっている。

そこでこの発明は、上記した問題点を解決すべくなされ
たもので、ＣＣＤ　（Ｃｈａｒｇｅ　ＣｏｕｐｌｅｄＤ
ｅｖｉｃｅ）などの電荷転送素子を用いて遅延線を構成
し、自動制御により遅延時間を最適値に保つことができ
、高画質化に寄与できる遅延時間整合回路を提供するこ
とを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、時間軸上で同時性か要求される複数の信号
処理経路と、この複数の信号処理経路の各最終出力間の
時間差を検出するための情報としての基準信号を前記信
号処理経路の各入力信号にそれぞれ挿入する遅延信号挿
入手段と、前記信号処理回路と直列に接続され、外部か
ら遅延時間を制御可能な遅延手段と、前記信号処理回路
の最終用力に現れた基準信号を検出して、各基準信号間
の時間差を検出して、この時間差か零となるように前記
遅延手段の遅延量を制御する遅延時間制御手段とを備え
るものである。

（作用） 上記の手段により、時間軸」二で同時性か要求される複
数の信号処理経路の最終出力は、遅延時間制御手段と、
遅延手段により自動的に時間合わせが行われ、経時変化
に影響を受けず、また遅延時間の設定に自由度があり、
融通性に富む。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。

図示しないアンテナから入力されたテレビジョン信号は
、チューナおよび映像検波回路により、復号映像信号と
して導出され、入力端子２］に供給される。複合映像信
号は、明るさ（白黒）情報をもつビデオ信号、色相およ
び色飽和度の情報をもつクロマ信号、および画面の水平
（Ｈ）、垂直（Ｖ）偏向を行うための同期信号から成り
立っている。

複合映像信号は、基準信号挿入回路２２．２３及び同期
信号処理回路２９に供給される。基準信号挿入回路２２
．２３は、例えば水平同期信号期間に所定幅のパルスあ
るいは所定周波数のキャリアを挿入する回路である（こ
の基準信号の意味についてはさらに後で説明する）。

基準信号挿入回路２２から出力された複合映像信号は、
ＣＣＤ遅延回路２４に供給され、時間軸方向へ制御され
、ビデオ信号処理回路２５に入力される。

基準信号挿入回路２３から出力された複合映像信号は、
帯域通過フィルタ（ＢＰＦ）２７に入力される。ＢＰＦ
２７は、複合映像信号に含まれるクロマ信号を抽出して
クロマ信号処理回路２８に供給する。

ビデオ信号処理回路４ては、直流再生、コントラスト制
御等の信号処理が行われその出力は、基準信号除去回路
３０において先に挿入された基準信号が除去された後、
輝度信号として出力端子３２に出力される。

クロマ信号処理回路２８では、クロマ信号増幅、復調、
白黒判別等の信号処理が行われ、その出力は基準信号除
去回路３］において先に挿入された基準信号が除去され
た後、出力端子８に色差信号として出力される。同期信
号処理回路６ては、画面の偏向に必要な水平および垂直
の偏向信号か複合同期同期信号から分離され、出力端子
３４に出力される。

ここで、ＣＣＤ遅延回路２４は、ビデオ信号処理経路の
最終出力と、クロマ信号信号処理経路の最終出力との時
間調整のために設けられている。

これは、クロマ信号の帯域幅とビデオ信号の帯域幅とが
異なること、また信号処理回路及びその性質が全く異な
ること等により、ビデオ信号処理経路の入出力遅延時間
、クロマ信号処理経路の入出力遅延時間が異なるからで
ある。

遅延時間制御回路２６は、ビデオ信号処理回路２５とク
ロマ信号処理回路２８から出力された信号の中からそれ
ぞれの基準信号を検出し、位相比較を行う。基準信号挿
入回路２２．２３において挿入された各基準信号は、同
じタイミングで挿入されており、本来ならばビデオ信号
処理回路２５から出力された基準信号と、クロマ信号処
理回路２８から出力された基準信号とは同じタイミング
あることが望ましい。しかし、信号処理内容の違いから
遅延時間差か生じる。そこで、遅延時間制御回路２６は
、検出した基準信号の位相ずれを検出して、その差が零
となるようにＣＣＤ遅延回路２４の遅延量を制御するも
のである。

遅延量の制御方法、及び遅延時間制御回路２６の構成例
は各種の実施例が可能であり、この例はあとで説明する
。

また、第１図では、基準信号挿入回路２３の後段にＢＰ
Ｆ２７が配置されているが、この関係は前後か逆であっ
てもよい。

上記した実施例によると、基準信号を媒体として、ビデ
オ信号処理経路の最終出力と、クロマ信号処理経路の最
終出力との位相関係（時間関係）］　５ が常に遅延時間制御回路２６により監視され、定の関係
となるように調整される。

従って、遅延時間を連続的に制御できる。また自動的に
負帰還をかけて常に時間差を検出して調整するので信号
処理回路自体の経時変化、温度異存性によるばらつきに
ついても、最良の状態に追従制御されるので、テレビジ
ョンセットの量産においても製品の信頼性が高い。また
従来時間差が生じやすかった大画面のテレビジョン受像
機においても輝度と色催号との時間差か生じず、画質の
良質化が可能となる。

なお、上記の実施例ではビデオ信号処理経路における基
準信号とクロマ信号処理経路における基準信号とは同じ
タイミングであるとして説明したが、これに限定される
ものではない。即ち、要は、基準信号挿入回路２２．２
３において挿入された各基準信号の時間差が、最終出力
においても維持されるように制御すればよいのであるか
ら、時間差零に限定されることはない。

さらにまた、上記の実施例では、ビデオ信号処理経路と
、クロマ信号処理経路の最終出力の時間合わせについて
説明したが、この発明はこのようなシステムに限らず、
複数の信号処理経路において信号の処理内容か異なるた
めに各信号処理経路の最終出力に時間的なずれが生じる
ような場合、その時間合わせを行う必要があるシステム
に適用できることは勿論である。

第２図は、この発明をマルチカラーテ１ノビジョン受像
機の複合映像信号処理部に適応した実施例である。第１
図と対応する部分には、第１図と同じ符号をイ（ｊして
いる。

入力端子２１からの複合映像信号は、基準信号挿入回路
２２．２３１．２３２．２３３に供給される。各基準信
号挿入回路２２．２３］、２３２．２３３の出力は、そ
れぞれＢＰＦ２７１，２７２゜２７３に供給され、クロ
マ信号として導出される。

ＢＰＦ２７１，２７２，２７３からのクロマ信号は、そ
れぞれ方式に適合したクロマ信号処理回路２８１．２８
２．２８３にそれぞれ入力される。

クロマ信号処理回路から得られた色差信号には、ビデオ
信号処理経路とクロマ信号信号処理経路との時間差を検
出するための基準信号が存在するので、この色差信号は
遅延時間制御回路２６に人力されるととに、基準信号除
去回路３１を通して出力端子３３に導かれる。

この実施例においても、遅延時間制御回路２６によりビ
デオ信号処理経路とクロマ信号処理経路との時間差が検
出され、ビデオ信号の遅延時間か自動的に調整され最終
出力の時間差が零となる。

クロマ信号処理回路２８１〜２８３は、現在受信してい
る方式に応じて動作、非動作状態が切換えられ、上記時
間差も各方式に応じて異なる場合かある。しかしこの実
施例であると、その時間差に応じて適応的にＣＣＤ遅延
回路２４における遅延時間が調整されることになる。

第３図はさらにこの発明の他の実施例である。

この実施例は、基準信号挿入手段として、同期信号処理
回路２９で得られるキーパルスを利用するようにしてい
る。この実施例では、基準信号挿入回路２３とＢＰＦ２
７の配置か第１図の実施例に比べて前後入れ代わってい
るが動作上では問題はない。第１図と同一部分には同一
符号を付して説明は省略する。

ここで、ビデオ信号処理経路における基準信号としては
、矩形波パルスでよい。しかしクロマ信号処理経路にお
いて、色復調が行われることを考慮すると、矩形波パル
スのみでは復調後に同様な矩形波パルスは得られない。

そこで、ビデオ信号処理経路の矩形波パルスに対応した
位置に、復調後に矩形波パルスとなるような信号を挿入
する必要がある。その手段として、この実施例では、上
記対応した位置に、クロマ信号処理回路２８の内部で発
生している色搬送波を挿入するようにしている。色搬送
波を挿入することにより、クロマ信号処理回路２８の出
力に、矩形波パルスが基準信号として得られるのである
が、その詳細については、第７図、第８図において説明
することにする。

第４図はＣＣＤ遅延回路２４の原理説明図である。ＣＣ
Ｄ遅延回路２４は、アナログ信号をサンプリングする入
力部２４］、電荷を転送する転送部２４２および電荷を
電圧に戻す用力部２４３から構成され、各転送段にクロ
ックトライバ２４４からのクロックか供給されることに
より信号の入力出力を達成している。ここで遅延時間を
制御するには、クロックの周波数の可変、あるいはＣＣ
Ｄ転送部のビット長によって達成できる。

第５図は、ビデオ処理経路から得た最終１−１１力と色
差信号の時間差が零になった状態を示している。

第６図は、第３図における基準１言号挿入回路２２を具
体的に示している。複合映像信号は、ペデスタルクラン
プ回路２２１においてペデスタルクランプされ、水平ブ
ランキング期間入力波形がクランプ電圧に置き換えられ
、同期信号除去回路２２２に入力される。ここでは、同
期信号が除去される。そしてパルス挿入回路２２３にお
いて、先の同期信号処理回路２９からのキーパルスが挿
入されて導出される。このようにすると、ビデオ信号の
最終出力までキーパルスが残存し、これを基準信号とし
て用いることができる。

第７図は、クロマ信号処理経路における基準偵号挿入回
路２３である。

クロマ信号は、ブランキング回路２３１に入力されて、
同期信号のひげ、ノイズなどが除去されｆｓｃ挿入回路
２３２に入力される。ここでは、先のキーパルスと、ク
ロマ信号処理回路２８からのキャリア（ｆｓｃ：色副搬
送波）が入力されている。

ｆｓｃ挿入回路２３２は、キーパルスの期間にｆｓｃを
クロマ信号に挿入して導出する。ｆｓｃは、例えばＢ−
Ｙ復調軸と逆相の関係に設定されている。

すると、このｆｓｃを復調したときは、負のパルス（キ
ーパルスと同様な波形）を得ることができる。

第８図は、基準信号挿入経過および出力を説明するため
に示した信号波形図である。

同図（ａ）は複合映像信号の水平同期付近の波形を示し
、同図（ｂ）は同期信号を除去したあとにキーパルスを
挿入したときのビデオ信号を示している。同図（Ｃ）は
クロマ信号に対して、ｆｓｃキャリアを挿入した状態を
示し、同図（ｄ）は復調後のＢ−Ｙ信号を示している。

同図（ｅ）はキーパルスのタイミングである。

第９図はＮＴＳＣ方式における色差信号の位相を示すベ
クＩ・ルを示している。上記したようにＢ−Ｙ復調出力
において、基準信号を得るためには、ｆｆｔ、ｃキャリ
アの位相としては逆相としておけばよい。

第１０図は、クロマ信号処理回路２８の内部を簡単に示
している。ここには、振幅制御及び復調部２８１と色同
期部２８２が設けられており、色同期部２８２は、バー
スト信号に位相ロックする位相ロックループが設けられ
ている。またこの位相ロックループを構成する電圧制御
発振器（Ｖ　ＣＯ）の発振出力を用いて、第９図に示し
たように各色差信号の復調軸に位相合わせした復調キャ
リアを発生するための復調キャリア発生部が内蔵されて
いる。従って、このクロマ信号処理回路２８の内部には
各種の位相のキャリアか存在するために、上記のように
所望のキャリアを取り出して活用することができる。

なおマルチカラーテレビジョン受像機においてこの実施
例を適用した場合、クロマ信号に挿人するキャリアにつ
いては若干工夫が必要である。ＰＡＬ方式やＮＴＳＣ方
式の信号処理の場合は、上記実施例と同様なキャリアで
よいが、ＳＥＣＡＭ方式を処理する場合にはＦＭ信号で
あるので、ｆｓｃからある程度（３００ＫＨｚ〜５００
ＫＨｚ）ずれた単一周波数信号を挿入するほうが好まし
い。

上記の実施例では、ビデオ信号処理経路と、クロマ信号
処理経路の双方に基準信号を挿入するものとして説明し
た。しかしながら、本来ビデオ信号には水平同期信号や
垂直同期信号かふくまれているので、これを基準信号と
見なして、クロマ信号にのみ基準信号挿入するように構
成してもよい。

またキーパルスの位置も、水平ブランキング期間に限ら
ず垂直ブランキング期間であってもよい。

さらにまた、上記の説明では、挿入するキーパルスの波
形を矩形波パルスとしたか、正弦波のような交流信号で
あってもよい。例えば、ｆｓｃキャリアを低周波信号で
変調した信−づを挿入ずれば、復調出力には低周波（４
号を得ることかできる。

第１１図乃至第１３図は、遅延時間制御回路２６の各種
の実施例を示している。

第１１図において、位相比較器４１には、ビデオ信号処
理経路からのビデオ信号、クロマ信号処理経路からの色
差信号が入力される。位相比較器４１は、入力信号の中
から基準信号を取り出して位相差を検出する。この位相
差情報は、ラッチ回路４２にラッチされ、デジタルアナ
ログ（Ｄ／Ａ）変換器４３においてアナログ信号に変換
される。

そしてこのアナログ信号が、電圧制御発振器（ＶＣＯ）
４４の発振周波数制御端子に供給される。これにより、
ＶＣＯ４４は、最終出力における基準信号の時間差に応
じてその発振周波数が制御され、この発振出力は、ＣＣ
Ｄ遅延回路２４の転送りロックとして利用される。これ
により、最終出力の基準信号の時間差が零となるように
遅延時間を制御することができる。

第１２図の実施例は、第１１図の実施例に比べて位相比
較器４］の出力を積分回路５１で積分し、サンプルホー
ルド（Ｓ／Ｈ）回路５２でホールドし、この保持出力を
ＶＣＯ４４に供給する点か異なる。その他は、先の実施
例と同じである。

第１３図の実施例は、第１図の実施例に比べて、ラッチ
回路４２の出力をタップ切換え回路６１に供給して、こ
の切換え回路６１の出力によりＣＣＤ遅延回路２４の出
力タップ６２を切換えている点が異なる。この実施例で
あると、ＶＣＯを省略できる。

第１４図は、」１記した位相比較器４１における比較動
作を説明するために示した信号波形図である。同図（ａ
）は、ビデオ信号における水平同期信号付近であり、同
図（ｂ）は最終出力ビデオ信号に含まれる基準信号、同
図（Ｃ）は最終出力色差信号における基準信号である。

この例では、双方の時間差が生じており、位相差検出出
力（同図（ｄ））を１りることができる。

この検出出力のパルス幅が補正すべき時間幅である。こ
のパルスを第１１図ではラッチ回路４２でラッチしても
良くまた加算してもよい。また、このパルス期間にクロ
ックを計数してその値を用いるようにしてもよい。さら
にいずれの基準信号が遅れているか、進んでいるかによ
って、計数結果や、加算結果に対する減算処理機能を追
加してより精度の高い制御を得られるようにしてもよい
。

またザンプルホールド回路５２を使用した実施例は、ア
ナログ制御であるが、基準信号の状態により制御信号の
増減だｉ、ｌでなく極性反転機能を付加して、制御範囲
の拡大と細かい制御を行うようにしてもよい。

第１１図、第１２図の回路と第１３図の回路とは、それ
ぞれ単独でシステムに糾み込んでもよいが、組み合わせ
て採用してもよい。このようにするとＶＣＯの周波数可
変範囲を大きくしなくてもよく、タップ切換えを利用す
ることにより遅延時間か大きな場合に対応し、遅延時間
か小さい場合にクロックで対応することができる。

なお、上記の実施例は、ＣＣＤ遅延回路と各信号回路と
は、一体に１チツプに集積化されるもので、テレビジョ
ンセットのコスト低減に寄与している。

［発明の効果］ 以」二説明したようにこの発明によれば、ＣＣＤ　（Ｃ
ｈａｒｇｅ　Ｃｏｕｐｌｏｄ　Ｄｅｖｉｃｅ　）などの
電荷転送素子を用いて遅延線を構成し、自動制御により
遅延時間を最適値に保つことかでき、高画質化に寄与で
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図及び
第３図はそれぞれこの発明の他の実施例を示す回路図、
第４図はＣＣＤ遅延回路の基本構成説明図、第５図はこ
の発明の回路の動作を説明するために示した信号波形図
、第６図及び第７図はそれぞれ基準信号挿入回路を示す
回路図、第８図は基準信号の挿入経過及び復調結果を説
明するために示した信号波形図、第９図は色差信号の復
調軸を示すベクトル説明図、第１０図はクロマ信号処理
回路の構成説明図、第１１図乃至第１３図はそれぞれ遅
延時間制御回路の例を示す回路図、第１４図は遅延時間
制御回路の動作を説明するために示した信号波形図、第
１５図及び第１６図はそれぞれ従来のテレビジョン受像
機における遅延時間整合回路の説明図、第１−７図は遅
延線回路を示す図、第１８図は従来の遅延時間制御回路
の動作を説明するために示（、た信号波形図である。 ２２．２３・・・基準信号挿入回路、２４・・・ＣＣＤ
遅延回路、２５・・・ビデオ信号処理回路、２６・・・
遅延時間制御回路、２７・帯域通過フィルタ（ＢＰＦ）
　、２８・・・クロマ信号処理回路、２つ同期信号処理
回路、３０．３１・・・基準信号除去回路。 出願人代理人　弁理士　鈴江武彦 （ｅ） ハ０ル人 第８ 区

Claims (6)

【特許請求の範囲】
1. （１）時間軸上で同時性が要求される複数の信号処理経
   路と、 この複数の信号処理経路の各最終出力間の時間差を検出
   するための情報としての基準信号を前記信号処理経路の
   各入力信号にそれぞれ挿入する遅延信号挿入手段と、 前記信号処理回路と直列に接続され、外部から遅延時間
   を制御可能な遅延手段と、 前記信号処理回路の最終出力に現れた基準信号を検出し
   て、各基準信号間の時間差を検出して、この時間差が零
   となるように前記遅延手段の遅延量を制御する遅延時間
   制御手段とを具備したことを特徴とする遅延時間整合回
   路。
2. （２）複合映像信号のビデオ信号処理経路及びクロマ信
   号処理回路と、 前記各信号処理回路の各最終出力間の時間差を検出する
   ための情報としての基準信号を前記信号処理経路の各入
   力信号にそれぞれ挿入する基準信号挿入手段と、 前記ビデオ信号処理経路と直列に接続され、外部から遅
   延時間を制御可能な遅延手段と、前記ビデオ及びクロマ
   信号処理経路の最終出力に現れた基準信号を検出して、
   各基準信号間の時間差を検出して、この時間差が零とな
   るように前記遅延手段の遅延量を制御する遅延時間制御
   手段とを具備したことを特徴とする遅延時間整合回路。
3. （３）前記遅延信号挿入手段は、ビデオ信号に対しては
   水平同期信号位置に矩形波のパルスを挿入し、クロマ信
   号に対しては、前記パルスと同じ位置にバースト信号と
   同じ信号を挿入する手段を備えたことを特徴とする請求
   項第２項記載の遅延時間整合回路。
4. （４）前記遅延時間制御手段は、前記ビデオ信号処理経
   路の最終出力から得られた基準信号と、クロマ信号処理
   経路の最終出力から得られた基準信号との位相を比較し
   、その比較結果をラッチしてデジタルアナログ変換し、
   このアナログ出力により電圧制御発振器の発振出力位相
   を制御し、この発振出力を前記遅延手段に駆動クロック
   として供給するように構成されたことを特徴とする請求
   項第２項記載の遅延時間整合回路。
5. （５）前記遅延時間制御手段は、前記ビデオ信号処理経
   路の最終出力から得られた基準信号と、クロマ信号処理
   経路の最終出力から得られた基準信号との位相を比較し
   、その比較結果を積分し、この積分出力をサンプルホー
   ルド回路によりホールドし、このホールド出力により電
   圧制御発振器の発振出力位相を制御し、この発振出力を
   前記遅延手段に駆動クロックとして供給するように構成
   されたことを特徴とする請求項第２項記載の遅延時間整
   合回路。
6. （６）前記遅延時間制御手段は、前記ビデオ信号処理経
   路の最終出力から得られた基準信号と、クロマ信号処理
   経路の最終出力から得られた基準信号との位相を比較し
   、その比較結果をラッチしてこのラッチ値によりタップ
   切換え回路のタップ選択制御信号を発生し、このタップ
   選択制御信号により前記遅延手段の出力導出タップを制
   御するように構成されたことを特徴とする請求項第２項
   記載の遅延時間整合回路。