JPH04107933A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04107933A
JPH04107933A JP2227217A JP22721790A JPH04107933A JP H04107933 A JPH04107933 A JP H04107933A JP 2227217 A JP2227217 A JP 2227217A JP 22721790 A JP22721790 A JP 22721790A JP H04107933 A JPH04107933 A JP H04107933A
Authority
JP
Japan
Prior art keywords
lead frame
resin
semiconductor chip
semiconductor device
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2227217A
Other languages
English (en)
Inventor
Chitoshi Ando
安藤 千利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP2227217A priority Critical patent/JPH04107933A/ja
Publication of JPH04107933A publication Critical patent/JPH04107933A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 半導体チップをリードフレームに接着して樹脂で封止し
てなる半導体装置の製造方法に関し、リードフレームと
封止樹脂との密着性を強め、吸収された水分の気化膨張
によるクラックの発生を防止することを目的とし、 半導体チップを前記樹脂で封止する前に、リードフレー
ムに遠紫外線を照射し7て、リードフレームの表面に形
成されている酸化物層を除去するようにする。
[産業上の利用分野] 本発明は半導体チップをリードフレームに接着して樹脂
で封止してなる半導体装置の製造方法に関する。
[従来の技術] 従来、半導体チップをリードフレームに接着して樹脂で
封止してなる半導体装置の製造方法として第3図にその
工程図を示すようなものが提案されている。
この方法によれば、まず、第3図Aに示すように、リー
ドフレームlを用意する。なお、図中、2は半導体チッ
プを接着するステージ(アイランド、ダイパッド)、3
は外部端子たるリード、4はポンディングパッドの部分
を示している。また、このリードフレーム1は銅(Cu
)で形成され、第4図にその平面図を示すように、ステ
ージ2の部分及びポンディングパッド4の部分にアルミ
ニウム(AI)26をメツキされている。
次に、第3図Bに示すように、ステージ2に銀ペースト
5を塗布した後、第3図Cに示すように、半導体チップ
6をステージ2に接着する。
次に、全体を加熱し、銀ペースト5の溶剤を蒸発させた
後、第3図りに示すように、金線7を使用したワイヤボ
ンディングを行う。
次に、第3図Eに示すように、エポキシ樹脂等の樹脂8
を使用して半導体チップ6を封止した後、ボストキュア
を行い、即ち、所定温度の下に所定時間数1して樹脂8
を硬化させ、その後、リードフレーム1の不必要な部分
の切断、リード3の部分の折り曲げ、メツキ等の工程を
経て、第3図Fに示すように、半導体チップ6をリード
フレーム1に接着して樹脂8で封止してなる半導体装置
を得ることができる。
[発明が解決しようとする課題] しかしながら、かかる従来の半導体装置の製造方法にお
いては、半導体チップ6をステージ2に接着した後、銀
ペースト5中の溶剤を蒸発させる工程やワイヤボンディ
ングを行う工程で、リードフレーム1に熱が加わるため
、第5図A、Bに示すように、リードフレーム1のアル
ミニウムメツキがされていない部分に酸化銅9が形成さ
れてしまう。このなめ、リードフレーム1と樹脂8との
密着性が劣化し、湿気の吸収により、ステージ2の裏面
の樹脂部分にクラックが発生してしまう場合があるとい
う問題点があった。なお、第6図は、吸湿によるクラッ
クの発生過程を示す図であって、第6図Aに示すように
、パッケージに水分が吸収されると、第6図Bに示すよ
うに、吸収された水分が気化m張し、ステージ2の裏面
に、部分的に樹脂8の剥離部分10が発生する。そして
、第6図Cに示すように、ステージ2の裏面の樹脂8の
剥離部分10が大きくなると、第6図りに示すように、
樹脂8にクラック11が発生してしまう。
特に、近年、半導体チップ6の大型化や、実装密度の向
上を図ろうとすることから、樹脂8の膜厚を薄く形成す
る傾向にあり、この点からしても、かかる吸湿によるク
ラックの発生は重要な問題となっており、その対策が急
がれていた。
本発明は、かかる点に鑑み、リードフレームと封止樹脂
との密着性を強め、吸収された水分の気化膨張によるク
ラックの発生を防止することができるようにした半導体
装置の製造方法を提供することを目的とする。
「課題を解決するための手段] 本発明による半導体装置の製造方法は、半導体チップを
リードフレームに接着して樹脂で封止してなる半導体装
置の製造方法において、前記半導体チップを前記樹脂で
封止する前に、前記リードフレームに遠紫外線を照射し
て、前記リードフレームの表面に形成されている酸化物
層を除去する工程を設けるというものである。
[作用] 本発明によれば、リードフレームの表面に形成されてい
る酸化物層を除去した後、半導体チップの樹脂封止が行
われるので、リードフレームと樹脂との密着性を高める
ことができる。
[実施例] 以下、第1図及び第2図を参照して、本発明の一実施例
につき説明する。なお、第1図において第3図に対応す
る部分には同一符号を付し、その重複説明は省略する。
第1図は本発明による半導体装置の製造方法の一実施例
を示す図であって、本実施例においては、第1図A〜第
1図りに示すように、第3図A〜第3図りに示すと同様
の工程を実行して、リードフレーム1のステージ2上に
半導体チップ6を接着し、ワイヤボンディングを行う。
次に、第1図Eに示すように、マスク12を使用して、
半導体チップ6の表面及びリードフレーム1のポンディ
ングパッド4の部分を除き、即ち、リードフレーム1の
アルミニウムメツキがされていない部分にのみ遠紫外線
を照射し、この部分に形成されている酸化@9を除去す
る。なお、この遠紫外線の照射は、波長107〜353
.3nmのエキシマレーザを50J/cm2の照射エネ
ルギーで照射して行うことが好適である。
次に、第1図Fに示すように、エポキシ樹脂等の樹脂8
を使用して半導体チップ6を封止した後、ボストキュア
を行い、即ち、所定温度の下に所定時間放置して樹脂8
を硬化させ、その後、リードフレーム1の不必要な部分
の切断、リード3の部分の折り曲げ、メツキ等の工程を
経て、第1図Gに示すように、半導体チップ6をリード
フレーム1に接着して樹脂8で封止してなる半導体装置
を得ることができる。
第2図は、本実施例において、遠紫外線を照射する場合
に使用することができる遠紫外線照射装置の一例の要部
を示す図である。
図中、13は波長248nmのKr(クリプトン)F(
フッ素)レーザを発生するKrFレーザ発生部、14は
KrFレーザ発生部13から発生したKrFレーザ、1
5.16.17はミラー、18はKrFレーザ14の通
過を制御するシャッタ、19はシャッタ15の開閉を制
御するシャッタコントローラ、20は照射光学系、21
はKrFレーザ14が半導体チップ6やリードフレーム
1のポンディングパッド4の部分に照射しないようにす
るためのマスク、22は投影レンズ系、23は半導体チ
ップ6を接着したリードフレームlを搭載するためのス
テージ、24はステージ23のXY力方向移動を制御す
るステージコントローラ、25は真空吸引器であって、
この遠紫外線照射装置は、ステージ23上に搭載された
リードフレーム1をいわゆるステップ・アンド・リピー
ト方式で露光しようとするものである。
なお、このKrFレーザ14等、遠紫外線の露光は、ス
テップ・アンド・リピート露光の他に、−括露光やスキ
ャン露光でも良く、このスキャン露光の場合はレーザス
キャン方式でも、ステージスキャン方式でも良い。
かかる本実施例によれば、リードフレーム1のステージ
2上に半導体チップ6を接着し、ワイヤボンディングを
行った後、樹脂8による封止を行う前に、リードフレー
ム1のアルミニウムメツキがされていない部分に遠紫外
線を照射し、この部分に形成されている酸化銅9を除去
するようにしているので、リードフレーム1と樹脂8と
の密着性を高めることができる。したがって、吸収され
た水分の気化膨張によるクラックの発生を効果的に防止
することができる。
なお、ここに、アルゴン(Ar)等のスパッタによって
酸化銅9を除去する方法が考えられるが、この方法では
、半導体チップ6に対するスパッタを避けることができ
ず、半導体チップ6の破壊を招くため、結局、この方法
は採用することができない。
[発明の効果コ 以上のように、本発明によれば、半導体チップを樹脂で
封止する前に、リードフレームに遠紫外線を照射して、
リードフレームの表面に形成されている酸化物層を除去
するという方法を採用したことにより、即ち、リードフ
レームの表面に形成されている酸化物層を除去した後、
半導体チップの樹脂封止を行うとしたことにより、リー
ドフレームと封止樹脂との密着性を高めることができる
ので、吸収された水分の気化膨張によるクラックの発生
を防止することができる。
【図面の簡単な説明】
第1図は本発明による半導体装置の製造方法の一実施例
を示す図、 第2図は本発明の一実施例で使用される遠紫外線照射装
置の一例の要部を示す図、 第3図は従来の半導体装置の製造方法の一例を示す図、 第4図は第3図従来例で使用しているリードフレームを
示す平面図、 第5図は第3図従来例の半導体装置の製造方法が有して
いる問題点を説明するための図、第6図は吸湿によるク
ラックの発生過程を示す図である。 1・・・リードフレーム 6・・・半導体チップ 8・・・樹脂 9・・・酸化銅 (A)       4       4(B) (C) 本発明による半導体装置の製造方法の一実施例第1図 遠紫外線 遠紫外線 本発明による半導体装置の製造方法の一実施例第1図 本発明の一実施例で使用される 遠紫外線照射装置の一例の要部 第2図 (A)      4      4 従来の半導体装置の製造方法の一例 従来の半導体装置の製造方法の一例 第3図従来例で使用しているリードフレームの平面図第
4図 (A) が有している問題点を説明するための図第5図

Claims (1)

    【特許請求の範囲】
  1. 半導体チップをリードフレームに接着して樹脂で封止し
    てなる半導体装置の製造方法において、前記半導体チッ
    プを前記樹脂で封止する前に、前記リードフレームに遠
    紫外線を照射して、前記リードフレームの表面に形成さ
    れている酸化物層を除去することを特徴とする半導体装
    置の製造方法。
JP2227217A 1990-08-28 1990-08-28 半導体装置の製造方法 Pending JPH04107933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2227217A JPH04107933A (ja) 1990-08-28 1990-08-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2227217A JPH04107933A (ja) 1990-08-28 1990-08-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04107933A true JPH04107933A (ja) 1992-04-09

Family

ID=16857334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2227217A Pending JPH04107933A (ja) 1990-08-28 1990-08-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04107933A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150551A (ja) * 1998-11-11 2000-05-30 Orc Mfg Co Ltd リードフレームの表面処理機構およびその方法
JP2012523685A (ja) * 2009-04-08 2012-10-04 タイコ エレクトロニクス アンプ ゲゼルシャフト ミット ベシュレンクテル ハウツンク 電子ハウジング用の導体グリッドおよび製造方法
US8298869B2 (en) * 2008-03-21 2012-10-30 Sumitomo Chemical Company, Limited Resin package and production method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150551A (ja) * 1998-11-11 2000-05-30 Orc Mfg Co Ltd リードフレームの表面処理機構およびその方法
US8298869B2 (en) * 2008-03-21 2012-10-30 Sumitomo Chemical Company, Limited Resin package and production method thereof
JP2012523685A (ja) * 2009-04-08 2012-10-04 タイコ エレクトロニクス アンプ ゲゼルシャフト ミット ベシュレンクテル ハウツンク 電子ハウジング用の導体グリッドおよび製造方法

Similar Documents

Publication Publication Date Title
US5595934A (en) Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment
US7489020B2 (en) Semiconductor wafer assemblies
CN109891575B (zh) 电子装置及其制造方法
US20060113291A1 (en) Method for preparing ball grid array substrates via use of a laser
US6699782B2 (en) Method of fabricating a wafer level package
US5034591A (en) Tape automated bonding leads having a stiffener and a method of bonding with same
CN113594051A (zh) 半导体封装方法
US5262614A (en) Circuit board and sealing structure and methods for manufacturing the same
US11189990B2 (en) Semiconductor laser component and method of producing a semiconductor laser component
CN112117199B (zh) 用于半导体设备的裸片附接方法及对应的半导体设备
JPH04107933A (ja) 半導体装置の製造方法
JPH0613488A (ja) 回路基板とその製造方法
JPH0478982B2 (ja)
JP3221230B2 (ja) 電子部材のコーティング方法
JP3381563B2 (ja) 半導体装置の製造方法
JP3216314B2 (ja) 半導体装置およびその製造方法、並びに半導体装置の製造装置
JP3773603B2 (ja) 半導体レーザ装置の製造方法
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JP3353366B2 (ja) ダイボンディング方法
JP3235456B2 (ja) チップの実装方法
JPH04171946A (ja) 半導体装置の製造方法
KR100286343B1 (ko) 반도체의와이어본딩방법
JPH05109698A (ja) 半導体装置の製造方法
JPS60117617A (ja) 半導体装置の製造方法
JP2004214431A (ja) 半導体装置の製造方法