JPH04108221A - Ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、複数の電位レベルの参照電圧を発生する参
照電圧発生回路と、入力アナログ電圧と前記参照電圧発
生回路からの複数電位レベルの各参照電圧とを個別的に
比較する複数の電圧比較器と、これら複数の電圧比較器
の出力の組み合わせに応じて所定のコードデータを出力
するエンコーダとを備えたＡ／Ｄｉ換器に関するもので
ある。

〈従来の技術〉 第４図は、従来のｎビー／　トのＡ／Ｄ変換器の構成を
示す回路図である（Ａ、Ｇ、Ｆ、　Ｄｉｎ、ｇｗａｌｌ
　ｅｔ、　ａｌ。

”　Ｍｏｎｏｌｉｔｈｉｃ　Ｅｘｐａｎｄａｂｌｅ　６
　Ｂｉｔ　２０ＭＨｚ　ＣＭＯ５／５ＯＳＡ／Ｄ　Ｃｏ
ｎｖｅｒｔｅｒ　　、　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌ
ｉｄ　５ｔａｔｅ　Ｃ１ｒｃｕｉｔ、　Ｖｏｌ、５ｃ−
１４，ＮＯ，６，１９７９）　。

第４図において、１は高電位側の基準電圧印加端子、２
は低電位側の基準電圧印加端子、３は前記両基準電圧印
加端子１，２間に直列に接続された抵抗値が互いに等し
い２−個の分圧抵抗ｒから構成された参照電圧発生回路
、４は任意の電圧レベルの入力アナログ電圧が印加され
るアナログ電圧印加端子、５は（２”−１）個配備され
た電圧比較器、６はエンコーダ、７はエンコーダ６の出
力端子である。

各電圧比較器５の反転入力端子（−）は、参照電圧発生
回路３における各分圧抵抗ｒの接続点に個別的に接続さ
れ、各電圧比較器５の非反転入力端子（＋）はアナログ
電圧印加端子４に共通に接続され、各電圧比較器５の出
力端子はエンコーダ６の各入力端子に接続されている。

次に、上記構成の従来のＡ／Ｄ変換器の動作について説
明する。

２Ｒ個の分圧抵抗ｒからなる参照電圧発生回路３は、高
電位側の基準電圧印加端子１と低電位側の基ｙ！電圧印
加端子２との間に印加されている電位差を（２′″−１
）個の電位レベルの参照電圧に分圧する。

各電圧比較器５は、アナログ電圧印加端子４に印加され
た入力アナログ電圧を（２”−１）個ある各電位レベル
の参照電圧と比較し、入力アナログ電圧が参照電圧より
も高い電圧比較器５から１Ｈ″レベルの信号をエンコー
ダ５に出力し、入力アナログ電圧が参照電圧よりも低い
電圧比較器５からは１Ｌ″レベルの信号を出力する。

なお、電圧比較器５における非反転入力端子（＋）に参
照電圧発生回路３を、反転入力端子（−）にアナログ電
圧印加端子４を接続した場合には、電圧比較器５からの
出力の“Ｈ”、“Ｌ″が上記とは逆になる。

エンコーダ６は、各電圧比較器５からの各入力信号の１
Ｈ″、“Ｌ”の組み合わせに応じて定められたコードデ
ータをｎビットのＡ／Ｄ変換出力として出力端子７から
出力する。

〈発明が解決しようとする課題〉 ところで、上記構成の従来のＡ／Ｄ変換器においては、
すべての電圧比較器５のいずれもが、入力アナログ電圧
と参照電圧との比較動作を常時的に行うものとして装備
されていたために、比較動作の際に各電圧比較器５にお
いて消費される電力の総和が大きなものとなる。

特に、ビー／　）数ｎに対して電圧比較器５を（２″ｌ
）個使用していることから、ビット数ｎのより大きなＡ
／Ｄ変換器を構成する場合には、ビット数ｎの増加に伴
って電圧比較器５の数が指数関数的に増加し、これに伴
ってすべての電圧比較器５における比較動作のための消
費電力の総和も指数関数的に増加する。

この発明は、上記のような問題点を解消するために側基
されたものであって、電圧比較器における電力消費をで
きるだけ少なく抑えることができるＡ　、／　Ｄ変換器
を得ることを目的とする。

く課題を解決するための手段〉 この発明に係るＡ／Ｄ変換器は、複数の電位レベルの参
照電圧を発生する参照電圧発生回路と、入力アナログ電
圧と前記参照電圧発生回路からの複数電位レベルの各参
照電圧とを個別的に比較する複数の電圧比較器と、これ
ら複数の電圧比較器の出力の組み合わせに応じて所定の
コードデータを出力するエンコーダとを備えたＡ／Ｄ変
換器において、入力アナログ電圧をサンプル・ホールド
して前記各電圧比較器に与えるサンプルホールド回路と
、このサンプルホールド回路に入力されるアナログ電圧
の今回サンプル値とこのサンプルホールド回路から前記
各電圧比較器に与えられた前回サンプル値とを比較して
入力アナログ電圧の変化を検出する電圧変化検出回路と
、この電圧変化検出回路による検出結果と前回サンプル
値に封するすべての電圧比較器からの出力の組み合わせ
状況とに基づいて今回サンプル値に対する参照電圧との
比較動作が不要となる電圧比較器を判断しその電圧比較
器に対して現出力を強制的に維持させる制御信号を与え
る制御回路とを備えたことを特徴とするものである。

〈作用〉 この発明に係るＡ／Ｄ変換器の上記構成による作用は、
次のとおりである。

電圧比較器は、今回サンプル値が前回サンプル値から変
化したとしても、今回サンプル値の参照電圧に対する大
小関係が今回サンプル値の参照電圧に対する大小関係と
同じ状態を保っていれば、前回サンプル値から今回サン
プル値への変化量のいかんにかかわらず、今回サンプル
値についての比較出力は前回サンプル値についての比較
出力と同一となるという性質をもっている。

すなわち、 ■　前回サンプル値が参照電圧よりも高く電圧比較器の
比較出力が“Ｈ”（あるいは逆に“Ｌ”）となっている
状態で、今回サンプル値が前回サンプル値よりもさらに
高くなったときには、その同し電圧比較器の比較出力は
前回同様に“Ｈ”　（あるいは°Ｌ”）を維持すること
は自明である。

そこで、前回サンプル値に対する出力が“Ｈ゛（あるい
は“Ｌ”）となっているすべての電圧比較器において、
今回サンプル値に対しては参照電圧との比較動作を省略
し、現出力である“Ｈ”（あるいは１Ｈ勺をそのまま維
持させても、他の電圧比較器において所定の比較動作を
行わせれば、Ａ／Ｄ変換結果には影響を及ぼさないこと
になる。

■　前回サンプル値が参照電圧よりも低く電圧比較器の
比較出力が“Ｌ“　（あるいは°Ｈ”）となっている状
態で、今回サンプル値が前回サンプル値よりもさらに低
くなったときには、同一電圧比較器の比較出力は前回同
様に“Ｌ”　（あるいは“Ｈ”）を維持することも自明
である。

この場合は、前回サンプル値に対する出力がＬ”　（あ
るいは１Ｈ”）となっているすべての電圧比較器におい
て、今回サンプル値に対しては参照電圧との比較動作を
省略し、現出力である“Ｌ″　（あるいは“Ｈ”）をそ
のまま維持させても、他の電圧比較器において所定の比
較動作を行わせれば、■の場合と同様に、Ａ／Ｄ変換結
果には影響を及ぼさない。

本発明に係る上記構成のＡ／Ｄ変換器は、電圧比較器が
もっているこのような性質を利用したものである。

すなわち、まず、今回サンプル値が前回サンプル値に対
してどのように変化しているかを判定するための手段と
して、サンプルホールド回路と、このサンプルホールド
回路から各電圧比較器に与えられた前回サンプル値に対
する今回サンプル値の変化状ａ（上昇か降下か）を検出
する電圧変化検出回路とを設け、その変化状態を制御回
路に与える。

そして、すべての電圧比較器のうちいずれの電圧比較器
を現出力のままとするのかを判定するために、前回サン
プル値に対する全電圧比較器からの出力の組み合わせ状
況を制御回路に与える。

制御回路は、電圧変化検出回路によって与えられた検出
結果が今回サンプル値が前回サンプル値よりも高くなっ
ていることを示しているときには、前回サンプル値に基
づく比較出力が“Ｈ”（あるいは°Ｌ”）となっている
各電圧比較器に対して、今回サンプル値に対する参照電
圧との比較動作を禁止し、今回サンプル値に対する出力
を強制的に前回サンプル値に基づく現出力“Ｈ″　（あ
るいは“Ｌ”）のままとするように制御信号を与える。

制御回路は、また、上記とは逆に、電圧変化検出回路に
よって与えられた検出結果が今回サンプル値が前回サン
プル値よりも低くなっていることを示しているときには
、前回サンプル値に基づく比較出力が“Ｌ”　（あるい
は“Ｈ”）となっている各電圧比較器に対して、今回サ
ンプル値に対する参照電圧との比較動作を禁止し、今回
サンプル値に対する出力を強制的に前回サンプル値に基
づく現出力“Ｌ”　（あるいは“Ｈ”）のままとするよ
うに制御信号を与える。

上記のような制御信号を与えられた各電圧比較器は、今
回サンプル値と参照電圧との比較動作を行わず、単に前
回サンプル値に基づく現出力をそのまま維持するだけで
あるので、その電圧比較器においては電力をほとんど消
費しなくてすむ。

〈実施例〉 以下、この発明に係るＡ／Ｄ変換器の実施例を図面に基
づいて詳細に説明する。

第１図は、この発明のｎビットのへ／Ｄ変換器の構成を
示す回路図である。

高電位側の基ｊ１！電圧印加端子ｌと低電位側の基！１
！電圧印加端子２との間に抵抗値が互いに等しい２１１
個の分圧抵抗ｒが直列に接続され、複数の電位レベルの
参照電圧を発生する参照電圧発生回路３が構成されてい
る。（２’−１）個ある電圧比較器５は、各々の反転入
力端子（−）が各分圧抵抗ｒの接続点に個別的に接続さ
れ、かつ、各々の非反転入力端子（＋）が２つのサンプ
ルホールド回路９．８を介してアナログ電圧印加端子４
に接続されている。これらの電圧比較器５は、第２のサ
ンプルホールド回路９から入力した入力アナログ電圧（
ホールド電圧）と参照電圧発生回路３からの複数の電位
レベルの各参照電圧とを個別的に比較するものである。

各電圧比較器５それぞれの出力端子はエンコーダ６の各
入力端子に接続されている。エンコーダ６は、複数の電
圧比較器５の出力の組み合わせに応じて所定の並列ｎピ
ントのコードデータ（Ａ／Ｄ変換結果）を出力するもの
である。

アナログ電圧印加端子４は第１のサンプルホールド回路
８の入力端子に接続され、第１のサンプルホールドｒｇ
Ｊ８８の出力端子は第２のサンプルホールド回路９の入
力端子に接続され、第２のサンプルホールド回路９は各
電圧比較器５の非反転入力端子（＋）に接続されている
。

第１のサンプルホールド回路８は、クロック信号φ１の
“Ｈ゛レヘル期間がサンプルモードとなり、“Ｌ゛レベ
ル期間がホールドモードとなるように構成されている。

第２のサンプルホールド回路９は、クロック信号φ１よ
り半周！１ＩｌｌＩｉれたクロック信号φ２の“Ｈ”レ
ベルの期間がサンプルモードとなり、“Ｌ”レベルの期
間がホールドモードとなるように構成されている。

第１のサンプルホールド回路８の出力端子は電圧変化検
出回路（電圧比較器）１０の非反転入力端子（＋）に接
続され、各電圧比較器５の非反転入Ｊ［子（＋）に接続
された第２のサンプルホールド回路９の出力端子は電圧
変化検出回路１ｏの反転入力端子（＝）に接続されてい
る。

この電圧変化検出回路１０は、第１のサンプルホールド
回路８から第２のサンプルホールド回路９に与えられる
入力アナログ電圧についての今回サンプル値と、第２の
サンプルホールド回路９から各電圧比較器５に与えられ
た前回サンプル値とを比較して、〔今回サンプル値〕〉
〔前回サンプル値〕のときは制御回路１１に対して“Ｈ
”レベルの昇圧検出信号を与え、〔今回サンプル値〕〈
〔前回サンプル値〕のときは“Ｌ”レベルの降圧検出信
号“Ｌ”を与えるようになっている。

なお、後述するように第１のサンプルホールド回路８を
省略することもある。

制御回路１１は、その入力側に、電圧変化検出回路１０
の出力端子と、エンコーダ６のｎビットの出力端子７と
が接続され、制御回路１１の出力側は各電圧比較器５の
制御入力端子に対して個別的に接続されている。制御回
路１１は、エンコーダ６から出力されるＡ／Ｄ変換結果
に基づいて、前回サンプル値に対するすべての電圧比較
器５からの出力の“Ｈ”、“Ｌ”の組み合わせ状態を検
出し、これと、電圧変化検出回路１０からの検出結果と
に基づいて、今回サンプル値に対する参照電圧との比較
動作が不要となる電圧比較器５を判断し、その電圧比較
器５の制御入力端子に刑して現出力を強制的に維持させ
る制御信号を与えるようになっている。

より詳しくは、制御回路１１は、電圧変化検出回路１０
から昇圧検出信号“Ｈ”　（Ｃ今回サンプル値〕〉〔前
回サンプル値〕）を入力したときは、第２図（ａ）に示
すように、全電圧比較器５のうち前回サンプル値に対す
る出力が“Ｈルヘルとなっている電圧比較器５のすべて
に対して現出力維持の制御信号を与え、それらの電圧比
較器５における比較動作を禁止するとともに、それら各
電圧比較器５からの今回サンプル値に対する出力として
現出力°Ｈ“レベルを維持するように制御するように構
成されている。また、制御回路１１は、電圧変化検出回
路ｌＯから降圧検出信号“Ｌ”（〔今回サンプル値〕〈
〔前回サンプル値〕）を入力したときは、第２図（ｂ）
に示すように、全電圧比較器５のうち前回サンプル値に
対する出力が“Ｌ”レベルとなっている電圧比較器５の
すべてに対して現出力維持の制御信号を与え、それらの
電圧比較器５における比較動作を禁止するとともに、そ
れら各電圧比較器５からの今回サンプル値に対する出力
として現出力“Ｌ”レベルを維持するように制御する。

軌−作 次に、この実施例に係るＡ／Ｄ変換器の動作を第３図に
基づいて説明する。

第１のサンプルホールド回路８は、クロック信号φ１が
１Ｈ”レベルのサンプルモード（期間■）においてアナ
ログ電圧印加端子４からの入力アナログ電圧をサンプル
し、クロック信号φ１が“Ｌ”レベルのホールドモード
（期間■）において前記のサンプルした入力アナログ電
圧をホールドする。

第２のサンプルホールド回路９は、クロック信号φ、よ
りも半周期遅れたクロック信号φ２が“Ｈ”レベルのサ
ンプルモード（期間■）において第１のサンプルホール
ド回路８からのホールド電圧をサンプルし、クロック信
号φ、が″Ｌ２レベルのホールドモード（期間■）にお
いてそのサンプルした電圧をホールドし、これを全電圧
比較器５に印加する０期間■において第２のサンプルホ
ールド回路９から全電圧比較器５に与えられた電圧を■
、とする。

期間■においては、第１のサンプルホールド回ＦＩＩＩ
８において次のサンプルが行われ、期間■においてホー
ルドされる。このときホールドされた電圧をＶｊ−１と
すると、この電圧■５．．は、期間■において第２のサ
ンプルホールド回路９によってサンプルされ、期間■に
おいてホールドされて全電圧比較器５に印加される。

以下、Ｖ　ｊ　−１を今回サンプル値、■、を前回サン
プル値として考える。

ｌａｌ　Ｖ　＋ｌ　＞ｖ’ノ”　（３（ａ）　）期間■
から■にかけて、全電圧比較器５に対する入力電圧は前
回サンプル値■１となっており、期間■から■にかけて
、エンコーダ６の出力端子７からのＡ／Ｄ変換結果はコ
ードデータＤＪとなっている。

期間■の終了直前において、電圧変化検出回路１０から
今回サンプル値Ｖ　ｊ＋ｌ　と前回サンプル値■１との
大小比較の結果が制御回路１１に出力される。この例で
は、ｖｌ、、＞ＶＪであるから、電圧変化検出回路１０
からは昇圧検出信号“Ｈ′が制御回路１１に出力される
。一方、制御回路１１は、コードデータＤ、を読み込み
、このコードデータＤ、に基づいて、前回サンプル値■
、に対する比較出力が°Ｈ゛レベルとなっている電圧比
較器５を割り出す。

そして、制御回路１１は、電圧変化検出回路１０からの
信号が昇圧検出信号“Ｈ“であることから・比較出力が
“Ｈ”レベルの電圧比較器５すべてに対して現出力維持
の制？Ｂ信号を与える。

制御回路１１からこの現出力維持の制御Ｂ信号が与えら
れた電圧比較器５は、期間■において今回サンプル値■
１．１に対する参照電圧との比較動作を禁止し、今回サ
ンプル値Ｖ４０．に対する出力として前回サンプル値ｖ
Ｊに対する現出力“Ｈ”レベルをそのまま維持する。し
たがって、比較動作を行わない電圧比較器５においては
、電力をほとんど消費しない。

制御回路１１から上記のような現出力維持の制御信号が
与えられなかった電圧比較器５は、通常通り、期間■に
おいて今回サンプル値Ｖ　ｊ　−１に対する参照電圧と
の比較動作を行う、なお、制御回路１１から制御信号を
与えられた電圧比較器５が比較動作を行わないことによ
っては、エンコーダ６におけるＡ／Ｄ変換結果に何らの
影響も及ぼさない。

（ｂｌＶ、、、＜Ｖ　のム（３（ｂ））期間■の終了直
前において電圧変化検出回路ｌＯで行われる今回サンプ
ル値ｖ１．．と前回サンプル値ｖｊとの大小比較の結果
がＶｊ−１〈ＶＪの場合は、電圧変化検出回路ｌＯから
制御回路１１に対して降圧検出信号“Ｌｏが出力される
。制御回路１１は、出力端子７からコードデータＤ、を
読み込み、電圧変化検出回路１０からの信号が降圧検出
信号“Ｌ”であることから、コードデータＤ。

に基づいて、前回サンプル値ｖｊに対する比較出力が“
Ｌ”レベルとなっている電圧比較器５を割り出す。

そして、制御回路１１は、電圧変化検出回路】０からの
信号が降圧検出信号“Ｌ”であることから、比較出力力
（”Ｌ”レベルの電圧比較器５すべてに対して現出力維
持の制御信号を与える。

制御回路１１からこの現出力維持の制御信号が与えられ
た電圧比較器５は、期間■において今回サンプル値Ｖ、
。１に対する出力として前回サンプル値Ｖ、に対する現
出力′Ｌ°レヘレベそのまま維持する。したがって、こ
れらの比較動作を行わない電圧比較器５においては、電
力をほとんど消費しない。

この発明は上記実施例の構成に限定されるものではなく
、次のような形態で実施することも可能である。

上記実施例においてはエンコーダ６によるＡ／Ｄ変換結
果を制御回路１１に入力するように構成したが、制御回
路１１では、“Ｈ゛レベルなっている電圧比較器５（昇
圧構出信号“Ｈ”のとき）または“Ｌ”レベルとなって
いる電圧比較器５（縫圧検出信号“Ｌ”のとき）を割り
出すためには、前回サンプル値Ｖ、に対する全電圧比較
器５からの出力の組み合わせ状況が判ればよいので、そ
の割り出しのために制御回路１１に対して各電圧比較器
５の出力を入力するようにしてもよいし、エンコーダ６
の内部信号を取り出して入力するようにしてもよい。

また、上記実施例では、第１および第２の２つのサンプ
ルホールド回路８，９を用いたが、これらは、その出力
（今回サンプル値■１．．および前回サンプル（ｆｉＶ
ｊ　”）を電圧変化検出回路１０に入力することで入力
アナログ電圧の変化の方向く上昇か降下か）を検出する
基礎となるだけのものであるから、多少の精度劣化を許
容するならば、第１のサンプルホールド回路８の方は省
略することが可能である。

〈発明の効果〉 以上のようにこの発明によれば、サンプルホールド回路
によって各電圧比較器に対する入力アナログ電圧に前回
サンプル値と今回サンプルｌｌとを区別させ、電圧変化
検出回路によって前回サンプル値に対する今回サンプル
値の変化状態を検出させ、制御回路に対しては、前記の
変化状態と、前回サンプル値に対する全電圧比較器から
の出力の組み合わせ状況とに基づいて、今回サンプル値
に対する出力を前回サンプル値に対する現出力のままと
すべき電圧比較器を判定させ、かつ、その判定に基づい
て対象となる電圧比較器を強制的に現出力のまま維持す
るように制御させるように構成したので、その現出力を
維持するように制御された電圧比較器においては今回サ
ンプル値と参照電圧との比較動作を行わないので、比較
動作のために必要な電力を消費しないですみ、低消費電
力のＡ／Ｄ変換器を実現することができる。

この発明のＡ／Ｄ変換器による低消費電力化の効果は、
常にすべての電圧比較器において比較動作を行わせる従
来タイプと比べると、ビット数が大きくなるのに従って
、より有利なものとなる。

【図面の簡単な説明】

第１図ないし第３図はこの発明の一実施例に係り、第１
図は実施例に係るＡ／Ｄ変換器の構成を示す回路図、第
２図は動作原理の説明図、第３図は具体的な動作の説明
図である。第４図は従来のＡ／Ｄ変ｍＷの構成を示す回
路図である。 図中、３は参照電圧発生回路、４はアナログ電圧印加端
子、５は電圧比較器、６はエンコーダ、７は出力端子、
８は第１のサンプルホールド回路、９は第２のサンプル
ホールド回路（発明の構成にいうサンプルホールド回路
）、１０は電圧変化検出回路、１１は制？■回路、■、
は前回サンプル値、Ｖ、、、は今回サンプル値である。 なお、図中、同一符号は同一部分または相当部分を示す
。

Claims (1)

【特許請求の範囲】
1. （１）複数の電位レベルの参照電圧を発生する参照電圧
   発生回路と、入力アナログ電圧と前記参照電圧発生回路
   からの複数電位レベルの各参照電圧とを個別的に比較す
   る複数の電圧比較器と、これら複数の電圧比較器の出力
   の組み合わせに応じて所定のコードデータを出力するエ
   ンコーダとを備えたＡ／Ｄ変換器において、 入力アナログ電圧をサンプル・ホールドして前記各電圧
   比較器に与えるサンプルホールド回路と、このサンプル
   ホールド回路に入力されるアナログ電圧の今回サンプル
   値とこのサンプルホールド回路から前記各電圧比較器に
   与えられた前回サンプル値とを比較して入力アナログ電
   圧の変化を検出する電圧変化検出回路と、 この電圧変化検出回路による検出結果と前回サンプル値
   に対するすべての電圧比較器からの出力の組み合わせ状
   況とに基づいて今回サンプル値に対する参照電圧との比
   較動作が不要となる電圧比較器を判断しその電圧比較器
   に対して現出力を強制的に維持させる制御信号を与える
   制御回路とを備えたことを特徴とするＡ／Ｄ変換器。