JPH04110834A - 光ゲートアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光ゲートアレイに関し、特に第１の光の２次元
入力情報により第２の光の２次元出力情報を制御し、か
つその出力状態を保持する機能をもつ光ゲートアレイに
関するものである。

［従来の技術〕 光ゲートアレイは、光情報処理や光信号処理のキープハ
イスとして、その開発が非常に望まれている。従来、こ
の種の素子としては、例えば文献「アプライド・フィジ
フクス・レター１５２巻、１４１９頁」に見られるよう
に、同一半導体基板上に形成された２つの多重量子井戸
（ＭＱＷ）ｐｉｎ型光変調器を外部電極により直列己こ
接続し、かつその両端に定電圧源を接続した構成を有し
、第１のｐｉｎ型光変調器の光入力強度により、第２の
ｐｉｎ型光変調器に照射された光の透過光を変化させる
機能をもつ「ジンメトリンク・シード（Ｓ−３ＥＥＤ）
ｊと呼ばれる素子が提案されている。この素子では、量
子閉し込めシュタルク効果（ＱＣ３Ｅ）により、一定強
度でバイアスされた光の透過光をそれと同一波長の入力
光により制御することができる。その構成と特性を第１
０図を用いて説明する。

第１０図（ａ）及び由）はこの従来素子の構成および光
入出力特性を示すものであり、この素子は、第１０図（
ａ）に示すように、ｐ−ＡｌＧａＡｓ層１０１、ｉ−Ｍ
ＱＷ層１０２．ｎ−ＡｌＧａＡｓ層１０３て構成される
ＭＱＷ−ｐｉｎ構造１００が、１ｐ−ＡＩＧａＡｓ絶縁
層１０４を介してＧａＡｓ基板１０５上に積層されてい
る。そして第１のｐｉｎ構造１００のｎ−ＡｌＧａＡｓ
層１０３と第２のｐｉｎ構造１００１のｐ−ＡｌＧａＡ
ｓ層１０１とが電極１０７により接続されている。今、
第１のｐｉｎ構造１００に入射される入力光をｐ　、ｏ
、第２のｐｉｎ構造１００．に入射されるバイアス光を
Ｐ　ｂｉａｓ、その透過光をＰ。ｕｔとすると、Ｐ、。

Ｐ　ｏｕｔ特性には第１０図（ｂ）に示す正論理型の双
安定特性が現れる。なお、第１０図中１０６は絶縁膜、
１０８は定電圧源である。

〔発明が解決しようとする課題〕

ところで前記の従来素子では、次のような４つの問題点
があった。

第１に、ｐｉｎ構造の消光比が低いため、この素子を多
段に接続して動作させるためには２つのビーム間で差動
スイッチングさせる必要があり、第１０図（ａｌに示す
ように２個のｐｉｎ構造で１ゲートを構成する必要があ
った。

第２に、入力光をゼロとするとオフ状態にリセットされ
るため、オン状態を保持するためには一定強度の光を常
に照射する必要があった。

第３に、ディテクタ部がｐｉｎ構造であるため、スイッ
チングするためにはバイアス光と同程度の入力光強度が
必要である。

第４に、入力光とバイアス光を２つの隣接するｐｉｎ構
造に同一方向よりそれぞれ独立に照射する必要があり、
素子の取扱いが非常に困難であった。すなわち、Ｓ／Ｎ
比向上向上から入力光とバイアス光の分離が必要となり
、高精度で複雑な光学系が必要とされた。

本発明は以上の点に鑑みてなされたもので、その目的は
、上記の問題点を解決し、消光比が大きく、高速で、完
全メモリ性を有し、かつ素子構成が簡単な光ゲートアレ
イを実現することにある。

〔課題を解決するための手段〕

このような目的を達成するために本発明は、第１の光の
２次元入力情報により第２の光の２次元出力情報を制御
し、その出力状態を保持する機能をもつ光ゲートアレイ
において、半導体基板上巳こ、第１の光を照射すること
により電気出力が変化し、かつ光をオフしてもその状態
を保持するｐｎｐｎ構造光サイリスタと、多重量子井戸
（ＭＱＷ）構造をｉ層に含み、かつ多層反射構造をｐ層
またはｎ層に含む構造からなり、印加電圧により第２の
光の反射光もしくは透過光強度が変化するＭＱＷ−ｐｉ
ｎ変調器とが垂直方向に積層され、かつそれらが２次元
的に配列されていることを特徴とする。

〔作用〕

本発明による光ゲートアレイでは、上記構成に基いて次
の３つの構造をとることにより高コントラストが得られ
るため、単一のｐｉｎ構造で光ゲート動作が可能となる
。

（１）ｉ−ＭＱＷ層の厚さは、残留キャリア濃度におい
てゼロバイアス時に空乏化し得る程度まで厚くしである
。

（２）ｉ　−ＭＱＷ層の障壁層の厚さを井戸層の半分以
下に薄くすることにより、ｉ層中における実効的な吸収
長を長くしている。

（３）ｐ層またはｎＮをＤＢＲ（デイストリビューテッ
ド°ブラッグ・リフレクタ）構造とすることにより、実
効的な吸収長を２倍としている。

また本発明素子では、完全メモリ性、すなわち入力光を
オフしてもスイッチング後の光出力状態が保持される機
能をもつ。

ディテクタ部は光サイリスタであるため、数μＷの入力
光でスイッチング可能であり、かつ応答速度は数ｎｓで
ある。

さらに、入力光とバイアス光が基板を境にそれぞれ逆方
向から入射され、出力光はバイアス光の反射光として取
り出されるため、入力光とバイアス・出力光の分離が容
易である。特に、２つの２次元光パターンの間で論理演
算を行う場合、各々のパターンを光ゲートアレイの両面
に投射させるだけでよく、高精度で複雑な光学系を必要
としない。

〔実施例〕

まず、第１図を用いて本発明素子の構造ぶこついて述へ
たあと、第２図から第６図を用いてその動作原理と特性
について説明する。さらに、第７図から第９図を用いて
、素子の層構成と光入出力特性の具体例を示す。

第１図は本発明素子の基本構造の断面図を示じたもので
あり、同図（ａ）は反射型素子を、同図ｆｂ）は透過型
素子をそれぞれ示す。本発明の反則型光ゲートアレイは
、その素子構造を第１図＋８＋に示すように、ｐ型半導
体基板３上に、９層１１．ｎＪｉ１２、　　ｐ層１３．
およびｎ層１４からなるｐｎｐｎ構造光サイリスタ１と
、ｎ−ＤＢＲ構造２１−ＭＱＷ層２２およびｐクラッド
層２３からなるＭＱＷ−ｐｉｎ変調器２とが積層された
構造を有する。そして半導体基板３とｐｉｎ変調器２の
表面側には電極４，５がそれぞれ形成されており、ここ
に定電圧源８を基板側が＋（プラス）となるように接続
する。入力光Ｐ、。は基板３側より光サイリスタ１に入
射され、出力光Ｐ。ｕｔはｐｉｎ変調器２に照射された
バイアス光Ｐ　ｂａｉｓの反射光として取り出されるも
のとなっている。

また本発明の透過型光ゲートアレイは、その素子構造を
第１図（ｂ）に示すように、ｐ型半導体基板３上に、ｐ
ｎｐｎ構造光サイリスタ１と、０層２０、ｉ−ＭＱＷ層
２２．およびｐクラッド層２３からなるＭＱＷ−ｐｉｎ
変調器２とが積層された構造を有する。ここで、光サイ
リスタ１のエネルギーハンドギャップＥｇｚは、ｐｉｎ
変調器２のエネルギーハンドギャップＥ　ｇ　＋より大
きくしである。入力光Ｐ、、、（エネルギーｈν２）、
バイアス光Ｐｂ１ｍ５（エネルギーｈν１　（〈ｈν２
））ともに基板３側より入射され、出力光Ｐ。ｕｔはバ
イアス光の透過光としてｐｉｎ変調器２側より取り出さ
れるものとなっている。

なお、第１図（ａ）及び（ｂ）において、ｎ型半導体基
板を用い各層の伝導型をすべて反転させた構造も可能で
ある。また半導体基板上に、ＭＱＷ−ｐｉｎ構造、光サ
イリスタの順に積層し、入出力光の照射方向を反転させ
た構造も可能である。

次に本発明素子の動作原理を説明するために、まずＭＱ
Ｗ−ｐｉｎ変調器の動作原理を第２図を用いて説明する
。

第２図（ａ）は、ＭＱＷ−ｐｉｎ構造（同図（ｄ）参照
）に逆バイアス電圧■をかけたときのｉ　−ＭＱＷ層の
吸収スペクトルの変化を示す。量子閉し込めシュタルク
効果（ＱＣ３Ｅ）により、吸収端付近に現れる励起子吸
収ピークｑが、Ｖ　（−〇、　　ＶＶ″）の増加と共に
長波長側にシフトする。この効果により、透過スペクト
ル（ｎ層が通常のクラッド層の場合）、および反射スペ
クトル（ｎ層がＤＢＲ構造の場合）における吸収デイツ
プも、第２図（ｂ）に示すようにＶ　（−〇、　　Ｖｏ
、Ｖｏ“）の増加とともに長波長側にシフトする。ここ
で、逆バイアス印カ目時（Ｖ＝Ｖ”）の励起子吸収波長
λ１、ゼロバイアス時（Ｖ−０）の励起子吸収波長λ２
における光出力強度Ｐ。ｕｔの電圧依存性を第２図（Ｃ
）に示す。波長λ１の場合■の増加とともにＰ。Ｕ。

は減少するが、λ２の場合は逆に増加する。なお、第２
図中αはｉ−ＭＱＷ層の吸収係数を、Ｐ　０ＬＩＬＴ＋
Ｐ　ｏｕｔＲはそれぞれＭＱＷ−ｐｉｎ構造の透過光出
力５反射光出力を示す。

以上のようＩｃ、　ＭＱＷ　−ｐ　ｉ　ｎ変調器２の光
出力強度は逆バイアス電圧により変化させることができ
、その増減の方向は動作波長により選択できる。

第３図に本発明素子の等価回路を示す。

この素子：よ、第３図に示すように、ｐｎｐｎ構造光サ
イリスタ１．ＭＱＷ−ｐｉｎ変調器２．および定電圧電
源８　（電圧ＶＢ）が直列接続された回路で表される。

ここで、ＭＱＷ−ｐｉｎ変調器２の逆バイアス電圧（ｐ
層に対するｎ層の電位）を■ｌ、光サイリスタ１の順バ
イアス電圧（ｎ層に対するｐ層の電位）を■２、定電圧
電源８の正極より光サイリスタ１とＭＱＷ−ｐｉｎ変調
器２を通って負極へ流れ込む電流を１と定義する。■と
■２の和は常にＶＢに保たれる。言い換えれば、光サイ
リスタ１の印加電圧が減少すれば、その分ＭＱＷ−ｐｉ
ｎ変調器２の印加電圧が増加する。

次に、光サイリスタ１への入力光Ｐ８．．を０から増υ
Ｕさせていった場合、ＭＱＷ−ｐｉｎ変調器２０印加電
圧Ｖ１の変化について説明する。第４図：二’ｖＩ　Ｑ
Ｖｖ’　−ｐ　ｉ　ｎ変調器２と光サイリスタ１の■Ｖ
曲線を、Ｖ、−Ｉ座標上に重ねて示す。■はバイアス光
Ｐい、５を照射したときのＭＱＷ−ｐｉｎ変調器２のＩ
　−Ｖ曲線、■は入力光Ｐ１．がゼロのときの光サイリ
スタ１のＩ−Ｖ曲線である。Ｐ、。−〇のときの動作点
はＡであり、ＭＱＷ−ｐｉｎ変ＡｍＢ２はほぼゼロバイ
アス状態である。次に、Ｐ、７が増加してＰ、に達した
とき光サイリスタ１のＩ−Ｖ曲線は■となる。このとき
動作点はＢからＣヘジャンプするため、■、は急激に増
加する。

すなわち、ＭＱＷ−ｐｉｎ変調器は、ゼロバイアスから
フルバイアス状態に急激にスイッチングする。ここで、
Ｐｏ、、がＰｌより増加しても（■）０に減少しても（
■）、動作点はＣにとどまる。

動作点をＣからＡに戻すには、ｐ、、、＝ｏの状態でＰ
ｌ、６を一旦オフする。すなわちＭＱＷ−ｐｉｎ変調器
が暗状態になればＩ−Ｖ曲線は■となり、動作点はＤに
ジャンプする。再度Ｐ　ｂｉ□をオンしたとき、動作点
はＤから八に移る。または、Ｐ、ゎ＝００状態で■８を
オフしてもよい。

第５図及び第６図は、それぞれ動作状態がλλ２におけ
るｐ　ｉｎ　　ｐ　ｏｕｔ特性を示したものである。第
５図において同図（ａ）はλ１に設定したときのＰ、。

−Ｐ。Ｕ、特性であり、同図（ｂ）〜（ｄ）は同図ｆａ
ｌの動作点における各バイアス光、入力光、出力光の０
Ｎ−ＯＦＦ状態をそれぞれ示す。入力光Ｐ□、がゼロの
とき、ＭＱＷ−ｐｉｎ変調器はゼロバイアス状態すなわ
ち透過状態であるが（Ａ）　、Ｐｉ、。

−Ｐｌのとき吸収状態にスイッチングするため、出力光
Ｐ。ｕｔは急激に減少する（Ｂ−Ｃ）。さらにＰｉ、−
０としても、ＭＱＷ−ｐｉｎ変調器は吸収状態にプロ、
りされるため、Ｐ　ｏｕｔは低い値を維持する（Ｃ−Ｅ
）。ここでバイアス光Ｐ　ｂｉａｓをパルス的にオフす
ると、透過状態にリセフトされる（Ｅ−Ａ）。このよう
に、光入出力特性には完全メモリ性を有する負論理型双
安定性が現れる。

また、第６図において同図（ａ）ばλ２に設定したとき
のＰ、。−Ｐ　ｏｕｔ特性であり、その特性は、第６図
（ａｌ　Ｑｍ示すように正論理型双安定性が現れる。

なお、第６図（ｂ）〜（ｄ）は同図（ａ）の動作点にお
ける各ハ１′アス光、入力光、出力光の０Ｎ−ＯＦＦ状
態をそれぞれ示す。

次に、本発明による光ゲートアレイのＭＱＷ−ｐｉｎ構
造において、高コントラストを得るための改良点を、Ａ
　Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ系を例とし
て説明する。

まず第１に、ｉ−ＭＱＷ層の残留キャリア濃度を通常値
よりも２桁程度低いｌ　Ｏ”ｃｍ−”に低減化すること
により、ゼロバイアス時で空乏化し得る最大ｉ層厚を従
来の４倍の４μｍに伸ばし、この値を光ゲートアレイに
適用した。

第２に、ＡｌＧａＡｓ障壁層の厚さを従来の１／２の５
０人とすることにより、ｉ−ＭＱＷ層に含まれる井戸層
の総数を１．５倍近く増加させた。

すなわち、ｉ−ＭＱＷ層の厚さを４μｍとした場合、従
来のＭＱＷ構造（障壁層１００人、井戸層１００人）で
は２００周期であるが、本発明に係わる構造（障壁層５
０人、井戸層１００人）では２７０周期が可能である。

第３に、ｎ層をｎ−ＡｌＡｓ層（７１５人）とｎ　　Ａ
　Ｉｏ、、、Ｇａｏ、７．Ａ　ｓ　　（６２９人）とを
交互に２５周期積層させたＤＢＲ構造とすることにより
、実効的な吸収長を２倍とした。

以上により、従来の１０倍以上の消光比（３０：１）を
得ることができる。なお、これらの改良点はＩｎＧａＡ
ｓ／ＪｎＰ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ、ＧａＡｓ／
ＩｎＧａＡｓ等の他の材料系にも適用できる。

以下、本発明の実施例について具体的に説明する。

実施例１　；ＧａＡｓ／ＡｌＧａＡｓ系反射型素子 第７図に示すように、ＺｎドープＧａＡｓ基板３１上に
、ｐ”　−ＧａＡｓ層１１．（厚さ１μｍ）ｎ−ＧａＡ
ｓ層１２．　（厚さ２ｐｍ’）、ｐ−ＧａＡｓ層１３．
（厚さ０．２μｍ）、ｎ”　−ＧａＡｓ層１４１　（厚
さ０．５μｍ）で形成されるｐｎｐｎ構造光サイリスタ
１と、ｎ−ＡｌＡｓ層（厚さ６２９人）とｎ　　Ａ　Ｉ
ａ、３Ｇａａ、ｔＡ　ｓ層（厚さ７１５人）とを交互に
２５周期積層させた構造のｎ−ＤＢＲ層２１１．アンド
ープＧａＡｓ層（厚さ１００人）とアンドープＡ　１゜
、：＋Ｇａｏ、７ＡＳ（厚さ５０人）とを交互に２７０
周期積層させた構造のｉ−ＭＱｗ層２２＋　、　　ｐ　
　Ａ　１０．３　Ｇａｏ、７Ａｓ層２３１　（厚さ０．
５μｍ）、ｐ”　−ＧａＡｓ層２４　（厚さ０．１μｍ
）で形成されるＭ　Ｑ　Ｗｐｉｎ変調器２を、分子線エ
ピタキシャル成長により積層した。この時ｐ型、ｎ型ド
ーパントにはＢｅ、Ｓｉを用いた。

そして成長ウェハより１．５ｃｍ角にチップを切り出し
た。その中央部の１ｃｍ角の範囲にわたり、直径１００
μｍ、２００μｍピンチで５０×５０のマトリックス状
にメサ分割することにより、ビット構成素子を形成した
。ｐ−ＧａＡｓキャップ層２４０表面には、外径８０μ
ｍ、内径６０μｍの円環状のＡｕＺｎＮｉオーミック電
極５１　（厚さ１０００人）、基板の裏側には一面のＡ
ｕＺｎＮｉ／　Ｃｒ　／　Ａ　ｕオーミック電極４１　
（厚さ１０００人）を形成した。ビット構成素子の側面
をＳｉＮ膜６１により絶縁し、隣接する素子の間隙をポ
リイミド６２により埋め込んだ。表面のＡ　ｕ　Ｚ　ｎ
　Ｎ　ｉオーミック電極５１相互を接続するために、光
入出力部（円環状電極の内側）にＡｕＣｒ電極５２（厚
さ２０００人）を形成した。受光部のｐ−ＧａＡｓ層と
素子の裏側のＧａＡＳ基板３１をそれぞれ選択エツチン
グにより剥離した後、ＳｉＮ反射防止膜７１　（厚さ１
２００人）を形成した。チップをパターン電極付のガラ
ス基板に透明エポキシにより接着したあと、表面電極、
基板電極と１対のガラス基板上のパターン電極とをそれ
ぞれワイヤ・ボンディングにより接続した。３０Ｖの定
電圧源８を、基板側をプラス、表面側をマイナスとして
接続した。

第８図は上記第７図に示した画素構成素子の光入出力特
性の一例である。入力光、バイアス光ともに８５０−８
５５ｎｍの半導体レーザ光を用いた。入力光は基板の裏
面より入射させ、その強度Ｐ１．．を０−１００μＷの
間で変化させた。バイアス光として強度１ｍＷのレーザ
光をスボ、ト径５０μｍ以下に絞り込み素子表面の光入
出力部に入射させ、その反射光強度Ｐ。ｕｔをパワーメ
ータにより測定した。第８図（ａｌに示すように、λ−
８５５ｎｍのときＰ　ｉｎ　　Ｐｏｕｔ特性には負論理
型双安定特性が現れ、消光比（Ｐ　ｏｕｔＨ／　Ｐ　０
ＩＩＴＬ）は３ｏ：１、応答速度はＤ　Ｏｎ　ｓであっ
た。Ｐ、ｏをゼロに戻しても低透過状態を維持し、Ｐ　
ｂｉａｓをオフすることにより高透過状態にリセットす
ることを確認した。

一方、λ−８５０ｎｍのときｐ　ｉｎ　　Ｐｏｕｔ特性
には第８図（ｂ）に示すように正論理型の双安定特性が
現れ、消光比は４０：１、応答速度は３０ｎｓであった
。この場合にも、上記のメモリ動作、リセント動作を確
認した。

実施例２；ＧａＡｓ／Ａ　ｌＧａＡｓ系透過型素子 第９図に示すように、ＺｎドープＧａＡｓ基板３１上に
、ｆ”　　ＡＩｏ、＋Ｇａｏ、ｑＡｓＮ１１２（厚さ１
　μｍ）　、　ｎ　　Ａ　ｌｏ、＋Ｇａｏ、ｑＡ　５層
１２□（厚さ２μｍ＞　、　ｐ−Ａ　］ｏ、＋Ｇａｏ、
ｑＡＳ層１３□（厚さ０．２μｍ）　、　ｎ”　−ＡＩ
ｏ、：＋Ｇａｏ、７Ａｓ層１４□　（厚・さ０１５μｍ
）で形成される光サイリスタ１と、ｎ　　Ａ　ｌ　Ｏ，
３（Ｊ　ａ　０．７Ａ　Ｓ層２０、（厚さ０゜５μｍ）
、アンドープＧａＡｓ層（厚さ１００人）とアンドープ
Ａ　ｌｏ、＋Ｇａｏ、７Ａ　ｓ　　（厚さ５０人）とを
交互に２７０７０周期積せた構造のｉ　−ＭＱＷ層２２
．、ｐ　−Ａ　ｌ、、、、Ｇａｏ、７Ａｓ層２３１（厚
さＱ、５μｍ）、ｐ”　−ＧａＡｓ層２４（厚さ０゜１
μｍ）で形成されるＭＱＷ−ｐｉｎ変調器２を、分子線
エピタキシャル成長により積層した。素子作製プロセス
は上記実施例１と同様である。

ここで、入力光には波長７５０　ｎｍ、バイアス光には
８５５ｎｍの半導体レーザ光を用いた。入力光は基板の
裏面より入射させ、その強度ｐ　、ｏを０−１００μＷ
の間で変化させた。バイアス光として強度１ｍＷのレー
ザ光をスポット径５０ＩＪｍ以下に絞り込み基板の裏面
よりに入射させ、その透過光強度Ｐ。ｕｔをパワーメー
タにより測定した。

Ｐ　ｉｎ　　Ｐｏｕｔ特性には負論理型双安定特性が現
れ、消光比（ＰｏｕＬＨ／ＰｏｕｔＬ）は１８：Ｌ応答
速度は５０ｎ’ｓであった。

実施例３　；ＧａＡｓ／ＩｎＧａＡｓ系反射型素子 、Ｚｎ）−プＧａＡｓ基板上に、ｐ”　−ＧａＡｓ層（
厚さ１　μｍ）、ｎ−ＧａＡｓ層（厚さ２μｍ）ｐ−Ｇ
ａＡｓ層（厚さ０．２μｍ）、ｎ″−ＧａＡｓ層（厚さ
０．５μｍ）で形成される光サイリスタ１と、ｎ−Ａｌ
Ａｓ層（厚さ７５８人）とｎＧａＡｓ層（厚さ６２９人
）とを交互に２５周期積層させた構造のｎ−ＤＢＲ層、
アンドープ■ｎ　ｏ、　＋ｓＧ　ａ　ｏ、　ｅｓＡ　Ｓ
層（厚さ１００人）とアンドープＧａＡｓ　　（厚さ１
００人）とを交互に１００００周期積せた構造のｉ　−
ＭＱＷ層＝　　ｐ”ＧａＡｓ１ｉ（厚さ０．５．ｃｚｍ
）で形成されるＭＱＷ−ｐｉｎ変調器２を、分子線エピ
タキシャル成長により積層した。

素子作製プロセスは、基板側のＧａＡｓ層のエツチング
を省略したほかは、実施例２と同様である。

入力光、バイアス光ともに１１０５０ｎの固体レーザ光
を用いた。入力光は基板の裏面より入射させ、その強度
Ｐ８．．を０−１００ｐＷの間で変化させた。

バイアス光として強度１ｍＷのレーザ光をスポット径５
０μｍ以下に絞り込み素子表面の光入出力部に入射させ
、その反射光強度Ｐ０゜、をパワーメータにより測定し
た。Ｐ　ｉｎ　　Ｐｏｕｔ特性には負論理型双安定特性
が現れ、消光比（ＰｏｕｔＨ／ＰｏｕｔＬ）は１０　：
　Ｌ応答速度は８０ｎｓであった。

実施例４　；　ＩｎＧａＡｓ／ＩｎＡＪＡｓｎＧａＡｓ
層 ＺｎドープＴｎＰ基板上に、Ｉ）”　　　ＩｎＯ，５３
Ｇａｏ、４７Ａｓ層（厚さｌ　ｐ　ｍ）　、　　ｎ　　
Ｉ　ｎｏ、ｓ：ｌＧ　ａ。、４７ＡＳ層（厚さ２　／Ｊ
ｍ）　、ｐＩ　ｎｏ、５３ｃａｏ、４ＴＡｓ層（厚さ０
．２μｍ）、ｎ″−１ｎｏ、５３Ｇａ。、４７ＡＳ層（
厚さ０．５μｍ）で形成される光サイリスタ１と、ｎ　
−Ｉ　ｎｏ、５ｚＧａｏ、ｎＢＡ　Ｓ層（厚さ１２２５
μｍ）とｎ−Ｉｎｏ、ｓｚ　（Ａ　Ｉｏ、２５０ａ０．
７５）０．４１１ＡＳ（厚さ１１２０人）とを４０周期
交互に積層させた構造からなるｎ−ＤＢＲ層、アンドー
プＩｎ　Ｏ，Ｓ：ｌＧ　ａ　ｏ、　４７Ａ　Ｓ井戸層（
厚さ７０人）とアンドープＴ　ｎ　ｏ、　ｓｚＡ　１０
．４８Ａ　Ｓ障壁層（厚さ５０人）を２５０周期交互に
積層させた構造からなるｊＭ　Ｑ　Ｗ層、ｐＩ　ｎｏ、
ｓｚＡ　１０．４８Ａ　ｓクラッド層（厚さ０．５μｍ
）、ｐ”　　−１ｎｏ、５３Ｇａｏ、４ｔＡｓキャップ
層（厚さ０．１μｍ）で形成されるＭＱＷ−ｐｉｎ変調
器２を、分子線エピタキシャル成長により積層した。

ここで、入力光、バイアス光ともに波長１５２Ｑｎｍの
半導体レーザ光を用いた。入力光は基板の裏面より入射
させ、その強度ｐ　ｉｎを０−１０μＷの間で変化させ
た。バイアス光として強度１０ｍＷのレーザ光をスポッ
ト径５０μｍ以下に絞り込み素子表面の光入出力部に入
射させた。Ｐ、ゎＰ　ｏｕｔ特性には負論理型双安定特
性が現れ、消光比（ＰｏｕＬ、４／ＰｏｕｔＬ）は２５
：Ｌ応答速度は１００ｎｓであった。

実施例５　；　Ｉ　ｎＧａＡｓ層Ｉ　ｎＰ系反射型素子
ＺｎドープＩｎＰ基板上に、ｐ”　　　ｉｎ。、５３ｃ
ａｏ、４ｔＡｓ層（厚さｌ　／Ｊ　Ｉｎ）　、　　ｎ　
　ｌ　ｎ　６．５３０　ａ０．４ｆｆＡｓ層（厚さ２　
μｍ）　、　　ｐ　　Ｉ　ｎｏ、ｓ：＋Ｇａｏ、４ｔＡ
Ｓ層（厚さ０．２μｍ）、ｎ層　−１ｎｏ、ｓ、Ｇａｏ
、ｎｔＡｉｓ層（厚さ０．５μｍ）で形成される光サイ
リスタ１と、ｎ−１ｎＰＣ厚さ１２２２人）とｎＩ　ｎ
ｏ、ｉ＋３Ｇ　ａ　ｏ、３７Ａ　Ｓ　ｏ、ｓｏＰ　ｏ、
ｚｏ　（厚さ１１３０人）とを４０周期交互に積層させ
た構造からなるｎＤＢＲ層、アンドープＩ　ｎ　Ｏ，Ｓ
３Ｇ　ａ　０．４７Ａ　Ｓ井戸層（厚さ８０人）とアン
ドープＩｎＰ障壁層（厚さ５０人）とを交互に２３０周
期積層させた構造からなるｉ−ＭＱＷ層、ｐ−１ｎＰク
ラ・ノド層（厚さ０．　５　μｍ）　、　　ｐ”　　　
Ｉ　ｎｏ、５３Ｇａｏ、４ｔＡ　ｓキヤツプ層（厚さ０
．１μｍ）で形成されるＭＱＷ−ｐｉｎ変調器２を、ガ
スソースＭＢＥ法を用いて成長した。

ここで、入力光、バイアス光ともに波長１５５Ｑｎｍの
半導体レーザ光を用いた。入力光は基板の裏面より入射
させ、その強度Ｐ１、を０−１００μＷの間で変化させ
た。バイアス光として強度１ｍＷのレーザ光をスポット
径５０μｍ以下に絞り込み素子表面の光入出力部に入射
させた。Ｐ２．。

Ｐ　ｏｕｔ特性二二は負論理型双安定特性が現れ、消光
比（Ｐｏ、ｔ、／ｐ、。ＬＬ）は２０：１、応答速度は
１００ｎｓであった。

〔発明の効果〕

以上説明したように本発明による光ゲートアレイは、消
光比３０：１以上のＭＱＷ−ｐｉｎ構造を用いることに
より、単一のｐｉｎ構造で光ゲートを構成できる。また
、ディテクタ部に光サイリスタを用いているため、高速
動作し、かつメモリ機能をもつ。また、入力光とバイア
ス光は基板を境にそれぞれ反対側から照射されるため、
２つの光の２次元パターン間の論理演算を容易に行うこ
とができる。

以上により、本発明による光ゲートアレイを用いること
により、複数の光の２次元情報間の論理演算を、簡単な
構成で、高速にかつ精度よく行うことができる。

【図面の簡単な説明】

第１図は本発明による光ゲートアレイの素子断面の模式
図であって、第１図（ａ）はその反射型素子の模式図、
第１図（ｂｌは透過型素子の模式図、第２図は本発明に
係るＭＱＷ−ｐｉｎ変調器の動作原理を説明するための
ものであって、第２図（ａ）はそのｉ−ＭＱＷＦの吸収
スペクトルを示す閏、第２図（ｂ）は透過および反射ス
ペクトルを示す図、第２図（Ｃ）は変調特性を示す図、
第２図（ｄｌはＭＱＷ−ｐｉｎ構造の模式図、第３図は
本発明素子の等価回路図、第４図は本発明素子の動作原
理説明図、第５図及び第６図はそれぞれ本発明素子の説
明に供する光入出力特性図、第７図は本発明の第１の実
施例によるＧａＡｓ／ＡＩＧａＡ、ｓ光反射型素子の層
構成図、第８図（ａ）及び（ｂ）は第７図に示す素子の
光入出力特性図、第９図は本発明の第２の実施例による
Ｇ　ａ　Ａ　ｓ　／　Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ系透過型
素子の層構成図、第１０図ｆａ）及び（ｂ）は従来素子
（Ｓ−３ＥＥＤ）の−例を示す構成図およびその光入出
力特性図である。 １・・・ｐｎｐｎ構造光サイリスタ、２・・・ＭＱＷ−
ｐｉｎ変調器、３・・・ｐ型半導体基板、４．５・・・
電極、８・・・定電圧源、２０・・・ｎ層、２１−−　
・ｎ−ＤＢＲ層、２２−ｉＭＱＷ層、２３・・・ｐクラ
ッド層。

Claims (2)

【特許請求の範囲】
1. （１）第１の光の２次元入力情報により第２の光の２次
   元出力情報を制御し、その出力状態を保持する機能をも
   つ光ゲートアレイにおいて、 半導体基板上に、 第１の光を照射することにより電気出力が変化し、かつ
   光をオフしてもその状態を保持するｐｎｐｎ構造光サイ
   リスタと、 多重量子井戸（ＭＱＷ）構造をｉ層に含み、かつ多層反
   射構造をｐ層またはｎ層に含む構造からなり、印加電圧
   により第２の光の反射光強度が変化するＭＱＷ−ｐｉｎ
   変調器とが、 両者のｐ層どうしもしくはｎ層どうしが隣接するように
   垂直方向に積層され、かつそれらが２次元的に配列され
   ていることを特徴とする光ゲートアレイ。
2. （２）第１の光の２次元入力情報により第２の光の２次
   元出力情報を制御し、その出力状態を保持する機能をも
   つ光ゲートアレイにおいて、 半導体基板上に、 第１の光を照射することにより電気出力が変化し、かつ
   光をオフしてもその状態を保持するｐｎｐｎ構造光サイ
   リスタと、 多重量子井戸（ＭＱＷ）構造をｉ層に含み、印加電圧に
   より第２の光の透過光強度が変化するＭＱＷ−ｐｉｎ変
   調器とが、 両者のｐ層どうしもしくはｎ層どうしが隣接するように
   垂直方向に積層され、かつそれらが２次元的に配列され
   ていることを特徴とする光ゲートアレイ。