JPH04111284A - 情報記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データの記録／再生を所定データ長のセクタ
単位に行なうとともに、データ領域の直前にセクタを識
別するためのセクタアドレス情報およびセクタアドレス
情報を検出するためのセクタ同期信号が付加されたデー
タ形式を持つ記憶媒体にデータを記録／再生する情報記
録再生装置に関する。

［従来の技術］ 例えば、追記型光デイスク装置では、データの記録／再
生を所定データ長のセクタ単位に行なうとともに、デー
タ領域の直前にセクタを識別するだめのセクタアドレス
情報およびセクタアドレス情報を検出するためのセクタ
同期信号が付加されたデータ形式を持つ記憶媒体にデー
タを記録／再生しており、記憶媒体として用いられる追
記型光ディスクの１セクタ分のデータ形式の一例を第３
図（ａ）に示す。

１つのセクタを構成するセクタ領域は、おのおののセク
タを識別するためのセクタアドレスなどが記録されたプ
リアンプル領域、そのセクタの使用状況などを記憶する
ためのフラグ領域、ユーザデータが記録されるデータ領
域、および、次のセクタまでの補償間隔を形成するバッ
ファ領域からなる。

同図（ｂ）に示すように、プリアンプル領域の先頭には
、セクタ領域の先頭を識別するためのセクタマークＳＭ
が設定されており、このセクタマークＳＭに続いて、信
号再生系のタイミングを同期するための同期信号、セク
タアドレスＳＡｔ！：ｍ刑するためのアドレスマークＡ
Ｍ、および、セクタアドレスＳＡからなる識別部が３個
繰り返し配置されている。

セクタアドレスＳＡは、同図（ｃ）に示すように、その
セクタが含まれる記録トラックを識別するためのトラッ
ク番号、その記録トラック内におけるセクタ位置を識別
するためのセクタ番号、および、トラック番号とセクタ
番号のエラーを検出するための巡回冗長検査符号ＣＲＣ
からなる。

ここで、セクタアドレスＳＡは、データ領域と同じ変調
規則によりデータ記録されており、セクタマークＳＭお
よびアドレスマークＡＭは、この変調規則から外れたデ
ータパターンに設定されている。

また、セクタマークＳＨのデータパターンは、イ言号再
生系が確実に検出できるようにより長いデータパターン
が使用されている。

第４図は、信号再生系の従来例を示している。

図示しない光ピツクアップ装置が追記型光ディスクの記
録データを再生して得られた再生信号ＲＦは、復調器１
、セクタマークＳＭを検出するためのセクタマーク検出
回路２、および、アドレスマークＡＭを検出するための
アドレスマーク検出回路３に加えられている。

復調器１は、再生信号ＲＦに所定の復調規則を適合して
再生データＤＲを形成するものであり、その再生データ
ＯＲは、セクタアドレスＳＡを検出するためのセクタア
ドレス検出回路４に加えられるとともに、図示しない次
段の制御装置に出力されている。

セクタマーク検出回路２は、入力される再生信号ＲＦが
、セクタマークＳＨに設定されているデータパターンの
再生信号に一致するかどうかを比較してセクタマークＳ
Ｍを検出し、セクタマークＳＭを検出すると検出パルス
Ｐ１を出力する。また、セクタマーク検出回路２は、直
前のセクタのセクタマークＳＭを検出してから、次のセ
クタのセクタマークＳＭの検出タイミングに相当する期
間を経過した時点でセクタマークＳＭを検出できなかっ
たとき、補間パルスを形成して検出パルスＰ１として出
力する。

この検出パルスＰ１は、アドレスマーク検出回路３に加
えられている。

アドレスマーク検出回路３は、セクタマーク検出回路２
より検出パルスＰ１が加えられるとその動作を開始する
ものであり、入力される再生信号ＲＦが、アドレスマー
クＡＭに設定されているデータパターンの再生信号に一
致するかどうかを比較してアドレスマークＡＭを検出し
、アドレスマークＡＭを検出すると検出パルスＰ２を出
力するとともに検出信号Ｓ　１を論理１ルベルに立上げ
る。検出パルスＰ２は、セクタアドレス検出回路４に加
えられ、また、検出信号Ｓ１は、アンド回路５の一方の
入力端に加えられている。

セクタアドレス検出回路４は、アドレスマーク検出回路
３から検出パルスＰ２が加えられると、復調器１より入
力した再生データＤＲをセクタアドレスＳＡのデータ長
だけ切り出して、セクタアドレスＳＡのエラーチエツク
を行ない、データエラーを含まないセクタアドレスＳＡ
を検出できると、その時点で検出信号Ｓ２を論理Ｈレベ
ルに立上げるとともに、トラック番号およびセクタ番号
からなるセクタアドレスデータＤＳを次段装置に出力す
る。

アンド回路５の出力信号は、セクタアドレスＳＡを検出
したことをあられすセクタアドレス検出信号ＳＴとして
、次段の制御装置に出力されている。

また、リセット信号Ｒ５Ｔは、次段の制御装置から１つ
のセクタ領域の終了タイミングで出力され、それぞれア
ドレスマーク検出回路３およびセクタアドレス検出回路
４のリセット入力端に加えられている。

以上の構成で、第５図（ａ）に示すように、１つのセク
タの再生信号ＲＦが加えられると、まず、セクタマーク
ＳＭの後端部まで再生されたタイミングでセクタマーク
検出回路２がセクタマークＳＭの検出状態となるので、
同図（ｂ）に示すように、セクタマーク検出回路２から
は検出パルスＰ１が出力される。

これにより、アドレスマーク検出回路３がその検出動作
を開始し、アドレスマークＡＭの後端部が再生されるタ
イミングで、アドレスマーク検出回路３がそれぞれのア
ドレスマークＡＭの検出状態となるので、同図（Ｃ）に
示すように、アドレスマーク検出回路３からそれぞれの
検出タイミングに応じて検出パルスＰ２が出力されると
ともに、最初のアドレスマークＡＭの検出タイミングで
、検出信号Ｓ］が論理Ｉ（レベルに立上がる（同図（ｄ
）参照）。

一方、セクタアドレス検出回路４は、検出パルスＰ２が
加えられるたびにセクタアドレスＳＡの検出動作を行な
い、セクタアドレスＳＡを検出できたタイミングで、検
出信号Ｓ２を論理Ｈレベルに立上げるとともに、セクタ
アドレスデータＤＳを出力する。

したがって、セクタアドレス検出回路４が、プリアンプ
ル領域に配置されている３つのセクタアドレスＳＡのう
ち、１つ以上のセクタアドレスＳＡを検出できたとき、
最初のセクタアドレスＳＡを検出したタイミングで、検
出信号Ｓ２が論理Ｈレベルに立上がる。

一方、セクタアドレス検出回路４の検出動作は、アドレ
スマーク検出回路３がアドレスマークＡＭを検出したこ
とを条件に行なわれるので、検出信号Ｓ２が論理Ｈレベ
ルに立上がっている状態では、必ずアドレスマーク検出
回路３から出力される検出信号Ｓ１が論理１（レベルに
立上がっている。

これにより、セクタアドレス検出回路４が最初のセクタ
アドレスＳＡを検出して、検出信号Ｓ２を論理Ｈレベル
に立上げると、そのときには、アンド回路５に加えられ
ている検出信号Ｓ１が既に論理Ｈレベルに立上がってい
て、アンド回路５が動作可能な状態になっているので、
アンド回路５から出力されるセクタアドレス検出信号Ｓ
Ｔが論理Ｈレベルに立上がり、その状態は、制御装置か
らリセット信号Ｒ３Ｔが出力されるまで保持されている
。

したがって、制御装置は、データ領域の検出タイミング
の直前で、セクタアドレス検出信号ＳＴを調べることで
、セクタアドレスＳＡが検出されているかどうかを判定
することができ、セクタアドレス検出信号ＳＴが論理Ｈ
レベルに立上げられているときには、その時点でセクタ
アドレスデータＤＳを取り込んで、再生しているセクタ
のセクタアドレスＳＡを判定する。

このように、プリアンプル領域に配置された３つのセク
タアドレスＳＡの１つ以上を検出できれば、そのセクタ
のセクタアドレスＳＡを得ることができるので、記憶媒
体として用いている追記型光ディスクのデータ誤り率が
比較的大きくても、データ記録／再生を行なうことがで
きる。

［発明が解決しようとする課題］ しかしながら、このような従来装置では、次のような不
都合を生じていた。

すなわち、例えば、目的セクタのプリアンプル領域にデ
ータエラーが多発していて、データ記録時にセクタアド
レスＳＡを検出できない場合には、そのセクタを他のセ
クタで代替する交代セクタ処理が行なわれるが、データ
記録後に生じたデータエラーによりセクタアドレスＳＡ
を検出できないような事態になると、記録したデータを
再生することができないという不都合を生じていた。

本発明は、このような実情に鑑みてなされたものであり
、データ再生時のセクタアドレス検出を確実に行なえる
ようにした情報記録再生装置を提供することを目的とし
ている。

［課題を解決するための手段］ 本発明は、再生信号を入力してセクタ同期信号を検出す
るセクタ同期信号検出回路と、再生信号を入力して再生
データを復調する復調器と、復調器から出力される再生
データに基づいてセクタアドレス情報を検出して抽出す
るセクタアドレス検出回路と、セクタ同期信号検出回路
から出力されるセクタ同期信号検出信号またはセクタア
ドレス検出回路から出力されるセクタアドレス検出信号
を再生データの入力タイミング信号として出力するゲー
ト回路と、セクタアドレス検出回路から出力されるセク
タアドレス情報を保存するレジスタと、セクタアドレス
検出回路からセクタアドレス検出信号が出力されなかっ
たときにはレジスタに保存しているセクタアドレス情報
をインクリメントして当該セクタのセクタアドレス情報
として出力するセクタアドレス補間手段を備えたもので
ある。

［作用コ したがって、セクタ同期信号またはセクタアドレスのい
ずれか一方を検出できると、そのセクタを正常なセクタ
と判定しているとともに、セクタアドレスを検出できな
かった場合には、直前に検出したセクタアドレスに基づ
いて検出できなかったセクタアドレスを補間しているの
で、データエラーが多発している場合でも、より確実に
セクタアドレスを検出できる。

［実施例］ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例にかかる信号再生系を示し
ている。なお、同図において第４図と同一部分および相
当する部分には、同一符号を付している。

同図において、セクタマーク検出回路２から出力される
検出パルスＰ１は、アドレスマーク検出回路３およびア
ドレスマーク検出補間回路１１に加えられている。また
、アドレスマーク検出回路３から出力される検出信号Ｓ
１は、アンド回路５の一方の入力端およびオア回路１２
の一方の入力端に加えられている。

アドレスマーク検出補間回１１１は、アドレスマーク検
出回路３より検出パルスＰ２が出力されると、検出補間
パルスＰ２ａを出力するとともに、アドレスマークＡＭ
の検出タイミングとして予想されるタイミングで検出パ
ルスＰ２が出力されていないときには、その検出パルス
Ｐ２を補完する補完パルスを内部的に形成し、検出補完
パルスＰ２ａとして出力する。

すなわち、セクタマーク検出回路２から検出パルスＰ１
が出力されてから、クロック発生回路１３より出力され
ているクロック信号ＣＰの計数値が、セクタマークＳＭ
を検出してから最初のアドレスマークＡＭを検出するま
での期間に対応する値になったとき、および、アドレス
マーク検出回路３から出力される検出パルスＰ２が出力
されてから、次のアドレスマーク静が検出されるまでの
期間に対応する値になったとき、そのタイミングで検出
パルスＰ２が出力されていないときには、補完パルスを
内部的に形成し、検出補完パルスＰｅａとして出力する
。

この検出補完パルスＰ２ａは、セクタアドレス検出回路
１４に出力されている。

セクタアドレス検出回路１４は、アドレスマーク検出補
完回路１１から検出補完パルスＰ２ａが加えられると、
復調器１より入力した再生データＤＲをセクタアドレス
ＳＡのデータ長だけ切り出して、セクタアドレスＳＡの
エラーチエツクを行ない、そのエラーチエツクを１つの
プリアンプル領域に対応する３回終了した時点で、デー
タエラーを含まないセクタアドレスＳＡを１つ以上検出
している場合には、検出信号Ｓ２ａを論理Ｈレベルに立
上げるとともに検出パルスＰ３を出力し、トラック番号
およびセクタ番号からなるセクタアドレスデータＤＳａ
を出力する。また、エラーチエツクを１つのプリアンプ
ル領域に対応する３回終了した時点で、セクタアドレス
ＳＡを検出できなかった場合には、非検出パルスＰ４を
出力する。

検出信号Ｓ２ａは、アンド回路５の他方の入力端および
オア回路１２の他方の入力端に加えられ、セクタアドレ
スデータＤＳａは、比較器１５の一方の入力端Ａに加え
られるとともに、カウンタ１６のデータ入力端に加えら
れている。また、検出パルスＰ３は、カウンタ１６のロ
ード入力端ＬＤに加えられるとともに、オア回路１７の
一方の入力端に加えられ、非検出パルスＰ４は、カウン
タ１６のクロック入力端ＣＫに加えられるとともに、オ
ア回路１７の他方の入力端に加えられている。

カウンタ１６は、ロード入力端ＬＤに検出パルスＰ３が
加えられると、そのときにデータ入力端に加えられてい
るセクタアドレスデータＤＳａを計数値として入力（ロ
ード）するとともに、クロック入力端ＣＫに非検出パル
スＰ４が加えられると、保持している計数値を１つ増や
す。このカウンタ１６の計数値は１．インクリメンタ１
８に加えられるとともに、セクタアドレスデータＩｔｓ
として次段の制御装置（図示略）に出力されている。

インクリメンタ１８は、オア回路１７の出力信号がその
クロック入力端ＣＫに加えられると、入力データの値を
１つ増やすものであり、その出力データは、レジスタ１
９の入力端に加えられている。

レジスタ１９は、セクタマーク検出回路２より出力され
る検出パルスＰ１が加えられると、入力されているイン
クリメンタ１８の出力データを保持するものであり、そ
の保持データは、比較器１５の他方の入力端Ｂに加えら
れている。

比較器１５は、入力端Ａに加えられているセクタアドレ
スデータＤＳａと、入力端Ｂに加えられているレジスタ
１９の出力データが等しいかどうかを比較するものであ
り、両者が一致した場合には、出力信号を論理１ルベル
に立上げるものであり、その出力信号は、一致信号ＥＱ
として次段の制御装置に加えられている。

また、制御装置より出力されるリセット信号Ｒ３Ｔは、
アドレスマーク検出回路３およびセクタアドレス検出回
路１４のリセット入力端Ｒに加えられている。

以上の構成で、セクタアドレスＳＡがｎのセクタの再生
信号ＲＦ（第２図（ａ）参照）が加えられると、セクタ
マークＳＭの後端部まで再生されたタイミングでセクタ
マーク検出回路２がセクタマークＳ阿の検出状態となる
ので、セクタマーク検出回路２からは検出パルスＰ１（
第２図（ｂ）参照）が出力される。

これにより、アドレスマーク検出回路３およびアドレス
マーク検出補完回路１１がその動作を開始し、アドレス
マークＡＭの後端部が再生されるタイミングで、アドレ
スマーク検出回路３がそれぞれのアドレスマークＡＭの
検出状態となるので、アドレスマーク検出回路３からそ
れぞれの検出タイミングに応じて検出パルスＰ２（第２
図（ｃ）参照）が出力されるとともに、最初のアドレス
マークＡＭの検出タイミングで、検出信号Ｓ１が論理Ｈ
レベルに立上がり（第２図（ｅ）参照）、アンド回路５
が動作可能な状態になるとともに、オア回路１２から出
力される再生時アドレス検出信号ＳＴｒが論理Ｈレベル
に立上がる（第２図（０）参照）。

これにより、アドレスマーク検出補完回路１１からは、
検出パルスＰ２の出力タイミングで、検出補完パルスＰ
２ａ（第２図（ｆ）参照）が出力される。

一方、セクタアドレス検出回路４は、検出補完パルスＰ
２ａが加えられるたびにセクタアドレスＳＡの検出動作
を行ない、３回の検出動作を終了した時点で、１つ以上
セクタアドレスＳＡを検出できていれば検出信号５２ａ
（第２図（ｇ）参照）を論理Ｉ（レベルに立上げるとと
もに、検出パルスＰ３（第２図（ｉ）参照）を出力し、
セクタアドレスデータＤＳａを出力する。この場合は、
非検出パルスＰ４（第２図（ｊ）参照）は出力されない
。

これにより、そのセクタアドレスデータＤＳａは、カウ
ンタ１６に保持され、そのカウンタ１６の出力データが
、セクタアドレスデータＤＳ（第２図（ｈ）参照）とし
て出力される。

それと同時に、インクリメンタ１８は、カウンタ１６の
出力データに１を加えた値（ｎ＋１）が保持され、その
値（ｎ＋１）は、レジスタ１９に加えられる。

また、アンド回路５から出力される記録時セクタアドレ
ス検出信号ＳＴｔｇ　（第２図（ｎ）参照）が、論理１
ルベルに立上がる。

このようにして、セクタアドレス検出回路１４が、プリ
アンプル領域に配置されている３つのセクタアドレスＳ
Ａのうち、１つ以上のセクタアドレスＳＡを検出できた
とき、３回の検出動作が終了した時点で、検出信号Ｓ２
ａが論理Ｈレベルに立上がり、そのときに検出されたセ
クタアドレスデータＤＳａが出力される。

このセクタアドレスデータＤＳａは、カウンタ１６に保
持され、このカウンタ１６よりセクタアドレスデータＤ
Ｓとして出力される。

したがって、制御装置は、データ記録時には、データ領
域の直前のタイミングで記録時セクタアドレス検出信号
ＳＴｖが論理Ｈレベルに立上がっているとき、および、
データ再生時には、データ領域の直前のタイミングで再
生時セクタアドレス検出信号ＳＴｒが論理Ｈレベルに立
上がっているときに、セクタアドレスデータＤＳを取り
込むことで、アクセスしているセクタのセクタアドレス
ＳＡを得ることができる。

この状態は、データ領域の終了タイミングで制御装置か
らリセット信号Ｒ３Ｔ　（第２図（ｄ）参照）が出力さ
れた時点で、リセットされる。

そして、次に、セクタアドレスＳＡが（ｎ＋１）のセク
タの再生信号ＲＦが加えられ、上述と同様にして、セク
タマーク検出回路２がセクタマークＳＭの検出状態にな
ると、セクタマーク検出回路２からは検出パルスＰ１が
出力される。

このとき、レジスタ１９は、インクリメンタ１８より出
力されている値（ｎ＋１）（第２図（ｋ）参照）を保持
し、その出力データが値（ｎ＋］）に変化する（第２図
（１）参照）。

そして、上述と同様にして、セクタアドレス検出回路１
４が１つ以上のセクタアドレスＳＡを検出して、値（ｎ
＋１）のセクタアドレスデータＤＳａを出力すると、そ
の時点で、比較器１５の入力端Ａと入力端Ｂの入力値が
等しくなるので、比較器１５は、一致信号ＥＱ（第２図
（ｍ）参照）を出力する。

これにより、制御装置は、この一致信号ＥＱを監視する
ことで、連続したセクタＳＡをアクセスしていることを
判別することができる。

ここで、例えば、セクタマークＳＭにデータエラーが発
生していて、セクタマーク検出回路２がセクタマークＳ
Ｍを検出できなかった場合、セクタマーク検出回路２は
、直前のセクタのセクタマークＳＨの検出タイミングか
らの予想タイミングで、検出パルスＰｌを出力するので
、この場合も、上述と同様に、アドレスマーク検出回路
３およびアドレスマーク検出補完回路１１が動作を行な
うことができる。

また、アドレスマークＡＭにデータエラーを生じていて
、アドレスマーク検出回路３がアドレスマークＡＭを検
出できなかった場合、アドレスマーク検出補完回路１１
は、アドレスマークＡＭの検出予想タイミングで補完パ
ルスを発生し、それを検出補完パルスＰ２ａとして出力
するので、セクタアドレス検出回路１４は、上述と同様
にその動作を行なうことができる。

ただし、この場合、アドレスマーク検出回路３が、プリ
アンプル領域の３つのアドレスマークＡＭを全て検出で
きなかった場合には、アドレスマーク検出回路３から検
出信号Ｓ１が出力されないので、この場合には、記録時
セクタアドレス検出信号ＳＴＶが論理Ｈレベルに立上が
らないので、セクタアドレス検出状態にならない。

その場合には、制御装置は、所定のセクタ交代処理を行
ない、そのセクタに記録するデータを代替セクタに記録
する。

また、セクタアドレス検出回路１４が、プリアンプル領
域の３つのセクタアドレスＳＡを全て検出できなかった
場合には、セクタアドレス検出回路１４からはセクタア
ドレスデータＤＳａが出力されないとともに、この場合
には、非検出パルスＰ４が出力される。

したがって、カウンタ１６が計数値を１つ増やすので、
直前のセクタアドレスＳＡを１つ増やした値、すなわち
、現在アクセスしているセクタのセクタアドレスＳＡの
予想値が、セクタアドレスデータＤＳとして出力される
。

この予想値の適否は、次のセクタのセクタアドレスＳＡ
が検出されて、セクタアドレス検出回路１４よりセクタ
アドレスデータＤＳａが出力されたタイミングで、比較
回路１５から出力される一致信号ＥＱの論理レベルを調
べることで、判定できる。

すなわち、連続セクタのデータをアクセスしているとき
、一致信号ＥＱがそれぞれのセクタに対応して論理Ｈレ
ベルに立上がっていることを確認することで、セクタア
ドレスデータＤＳが正しいことを判別・できる。

また、セクタアドレスＳＡを検出できない場合でも、ア
ドレスマーク検出回路３がアドレスマークＡ河を１つ以
上検出していれば、再生時セクタアドレス検出信号ＳＴ
ｒが論理Ｈレベルに立上がるので、制御装置は、セクタ
アドレスデータＤＳを入力して、アクセスしているセク
タを識別することができる。

なお、この状態でも、上述した方法により、セクタアド
レスデータＤＳが正しいか否かを確認できる。

このようにして、本実施例では、アドレスマーク靜また
はセクタアドレスＳＡを検出できれば、データ再生時に
セクタアドレスデータＤＳを得ることができるので、デ
ータ再生時のセクタアドレスＳＡの検出の信頼性が向上
する。

したがって、データ記録後にデータエラーが生じた場合
でも、そのセクタアドレスＳＡを検出する確率が向上し
、データエラーに強い再生装置を構成できる。

なお、上述した実施例では、追記型光ディスクの信号再
生系に本発明を適用したが、それ以外の情報記録再生装
置にも、本発明を同様にして適用できる。

また、本発明は、上述した実施例のデータ形式以外の記
憶媒体を用いる情報記録再生装置にも、同様にして適用
することができる。

［発明の効果コ 以上説明したように、本発明によれば、再生信号を入力
してセクタ同期信号を検出するセクタ同期信号検出回路
と、再生信号を入力して再生データを復調する復調器と
、復調器から出力される再生データに基づいてセクタア
ドレス情報を検出して抽出するセクタアドレス検出回路
と、セクタ同期信号検出回路から出力されるセクタ同期
信号検出信号またはセクタアドレス検出回路から出力さ
れるセクタアドレス検出信号を再生データの入力タイミ
ング信号として出力するゲート回路と、セクタアドレス
検出回路から出力されるセクタアドレス情報を保存する
レジスタと、セクタアドレス検出回路からセクタアドレ
ス検出信号が出力されなかったときにはレジスタに保存
しているセクタアドレス情報をインクリメントして当該
セクタのセクタアドレス情報として出力するセクタアド
レス補間手段を備え、セクタ同期信号またはセクタアド
レスのいずれか一方を検出できると、そのセクタを正常
なセクタと判定しているとともに、セクタアドレスを検
出できなかった場合には、直前に検出したセクタアドレ
スに基づいて検出できなかったセクタアドレスを補間し
ているので、データエラーが多発している場合でも、よ
り確実にセクタアドレスを検出できるという効果を得る
。

【図面の簡単な説明】

第１図は本発明の一実施例にかかる信号再生系を示すブ
ロック図、第２図は第１図の装置の動作を説明するため
の動作波形図、第３図（ａ）は追記型光ディスクのセク
タのデータ形式を例示した概略図、同図（ｂ）はプリア
ンプル領域のデータ形式を例示した概略図、同図（Ｃ）
はセクタアドレスのデータ形式を例示した概略図、第４
図は信号再生系の従来例を示すブロック、第５図は第４
図の装置の動作を説明するための動作波形図である。 １・・・復調器、２・・・セクタマーク検出回路、３・
・・アドレスマーク検出回路、１１・・・アドレスマー
ク検出補完回路、１２．１７・・・オア回路、１３・・
・クロック発生回路、１４・・・セクタアドレス検出回
路、１５・・・比較回路、１６・・・カウンタ、１７・
・・インクリメンタ、１９・・・レジスタ。

Claims (1)

【特許請求の範囲】
1. 　データの記録／再生を所定データ長のセクタ単位に行
   なうとともに、データ領域の直前にセクタを識別するた
   めのセクタアドレス情報およびセクタアドレス情報を検
   出するためのセクタ同期信号が付加されたデータ形式を
   持つ記憶媒体にデータを記録／再生する情報記録再生装
   置において、再生信号を入力してセクタ同期信号を検出
   するセクタ同期信号検出回路と、再生信号を入力して再
   生データを復調する復調器と、復調器から出力される再
   生データに基づいてセクタアドレス情報を検出して抽出
   するセクタアドレス検出回路と、上記セクタ同期信号検
   出回路から出力されるセクタ同期信号検出信号または上
   記セクタアドレス検出回路から出力されるセクタアドレ
   ス検出信号を再生データの入力タイミング信号として出
   力するゲート回路と、上記セクタアドレス検出回路から
   出力されるセクタアドレス情報を保存するレジスタと、
   上記セクタアドレス検出回路からセクタアドレス検出信
   号が出力されなかったときには上記レジスタに保存して
   いるセクタアドレス情報をインクリメントして当該セク
   タのセクタアドレス情報として出力するセクタアドレス
   補間手段を備えたことを特徴とする情報記録再生装置。