JPH04111507A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入力信号をプッシュプル増幅する増幅回路に
関し、特にアイドリング電流を減少させた増幅回路に関
する。

［従来の技術］ 従来、ラジオ、テープレコーダ等のオーディオ出力段に
は第２図に示す如きプッシュプル増幅回路を用いて入力
信号を増幅していた。

図において、増幅回路１は、主に第１の駆動段Ａ１と、
第２の駆動段Ａ２と、トランジスタＴｒ１及びＴｒ７か
ら成る第１の出力段と、トランジスタＴｒ２及びＴｒｇ
から成る第２の出力段と、で構成される。

ここでトランジスタＴｒ７とＴｒｉのエミツタ面積比及
びＴｒｇとＴｒ２のエミツタ面積比をそれぞれ１：Ｎ（
正の実数）に設定する。

入力信号Ａは、第１の駆動段Ａ１に印加される。

前記第１の駆動段Ａ１の出力電流は、トランジスタＴｒ
７のコレクタ及びベースに供給される。トランジスタＴ
ｒ７とトランジスタＴｒｉとは、電流ミラー関係に接続
されており、そのミラー比がにＮと成されているので、
第１の駆動段Ａ１の出力電流を１１　（但し、Ｉ　１−
Ｉ　ＩＤＣ＋ＩＩＡＣ，ｌＩＤＣｌ；Ｌ直流電流、ＩＩ
ＡＣｉ；Ｌ交流電流）とすれば、トランジスタＴｒｉの
コレクタ電流はＮ−１１となり、この電流がコンデンサ
ｃ１及び抵抗Ｒ５に供給される。

一方、入力信号Ａと逆相の入力信号λは、第２の駆動段
Ａ２に印加される。前記第２の駆動段Ａ２の出力電流は
、トランジスタＴｒｇのコレクタ及びエミッタに供給さ
れる。トランジスタＴｒｇとトランジスタＴｒ２とは、
電流ミラー関係に接続されており、そのミラー比がにＮ
と成されているので、第２の駆動段Ａ２の出力電流をＩ
２（但し、Ｉ　２−Ｉ　２ＤＣ＋Ｉ　２ＡＣ，１２ＤＣ
は直流電流、１２ＡＣは交流電流）とすれば、トランジ
スタＴｒ２のコレクタ電流はＮ−１２となり、この電流
がカップリング用のコンデンサＣ１を介して負荷となる
抵抗Ｒ５に供給される。

尚、入力信号Ａ及びスは、互いに逆相の関係に成されて
いるので、トランジスタＴｒｉ及びＴｒ２の出力電流は
、互いにプッシュプルの関係でカップリング用のコンデ
ンサＣ１を介して負荷となる抵抗Ｒ５に供給される。

［発明が解決しようとする課題］ 以上説明した従来の増幅回路１ては、増幅率を大とする
ために、ミラー比を大にする必要があり、Ｎの値を１０
０〜２００に設定しなければならない。しかしながら、
そのような値にＮを設定すると、第１及び第２の駆動段
Ａ１及びＡ２の出力直流電流もＮ倍に増幅されてしまう
。

プッシュプル型の増幅回路においては、クロスオーバー
歪みを防止するため、無信号時に所定のアイドリング電
流を出力トランジスタに流しておかなければならないが
、前述の如くＮの値を大にすると、アイドリング電流（
直流電流）が必要以上に大となり、消費電流が大となっ
てしまうという問題があった。

本発明は、以上の課題に鑑み為されたものであり、発明
の目的は、負荷に対するドライブ能力を低下させずに、
アイドリング電流を減少させることができる増幅回路を
提供することにある。

［課題を解決するための手段］ 本発明は以上の目的を達成するために、増幅回路を改良
した。

つまり、第１の入力信号を増幅する第１駆動トランジス
タと、第２の入力信号を増幅する第２駆動トランジスタ
と、前記第１駆動トランジスタのベースにバイアス電流
を供給する第１バイアス手段と、前記第２駆動トランジ
スタのベースにバイアス電流を供給する第２バイアス手
段と、前記第１駆動トランジスタの出力電流を増幅する
第１出力増幅段と、前記第２駆動トランジスタの出力電
流を増幅し、前記第１出力増幅段の出力信号とともにプ
ッシュプルの関係で負荷に供給する第２出力増幅段と、
前記第１駆動トランジスタの出力電流に対応する電流に
応じて前記第２駆動トランジスタの出力電流の一部を側
路する第１の側路手段と、前記第２駆動トランジスタの
出力電流に対応する電流に応じて前記第１駆動トランジ
スタの出力電流の一部を側路する第２の側路手段と、を
有することを特徴とする。

［作用コ 本発明においては、無信号時に、η１駆動トランジスタ
の出力電流に対応する電流に応じて第１の側路手段を動
作させるとともに、第２駆動トランジスタの出力電流に
対応する１３、蚕に応じて第２の側路手段を動作させて
いるので、無信号時に出力増幅段に流れるアイドリング
電流を減少させることができる。

また、互いに逆相の入力信号）、・（それぞれ第１及び
第２駆動トランジスタに印加される場合は、第１及び第
２の側路手段が不動作とな゛るので、出力増幅段は所定
の大なる増幅率を有し、入力信号を十分に増幅すること
ができる。

［実施例］ 本発明の好適な実施例を図面を用いて説明する。

第１図は本発明に係る増幅回路の回路図を示す。

回路構成説明 増幅回路１は、主に第１駆動トランジスタＴｒ３と、第
２駆動トランジスタＴｒ５と、第１及び第２のバイアス
手段と、第１及び第２の出力増幅段と、第１及び第２の
側路手段と、によって構成される。

第１のバイアス手段は、電流源７と、トランジスタＴｒ
１４と、抵抗Ｒ３、抵抗Ｒ４、から成り、第２のバイア
ス手段は、電流源６と、トランジスタＴｒ１３と、抵抗
Ｒ１、抵抗Ｒ２から成る。

第１の出力増幅段は、電流ミラー接続されたトランジス
タＴｒｉ及びＴｒ７から成り、第２の出力増幅段は、電
流ミラー接続されたトランジスタＴｒ２及びＴｒ８から
成る。

第１の側路手段は、トランジスタＴｒ４と電流ミラー接
続されたトランジスタＴｒ１２及びＴｒｌｌとから成り
、第２の側路手段は、トランジスタＴｒ６と電流ミラー
接続されたトランジスタＴｒｌｏ及びＴｒ９とから成る
。

回路接続説明 第１の入力端子３は、第１駆動トランジスタＴｒ３のベ
ースと第１の側路手段のトランジスタＴｒ４のベースに
接続され、第２の入力端子４は、第２駆動トランジスタ
Ｔｒ５のベースと第２の側路手段のトランジスタＴｒ６
のベースに接続され、入力信号が印加される。

同時に第１駆動トランジスタＴｒ３のベースと第１の側
路手段のトランジスタＴｒ４ベースは、第１のバイアス
手段のトランジスタＴｒ１４のベースと、直列に接続さ
れた抵抗Ｒ３、Ｒ４を介して電流ミラー接続され、バイ
アス電流か供給される。

第１のバイアス手段の抵抗Ｒ３とＲ４の中間接続点は、
トランジスタＴｒ１４のコレクタと電流源７に接続され
、トランジスタＴｒ１４のエミッタは、電源端子２に接
続される。

第２駆動トランジスタＴｒ５のベースと第２の側路手段
のトランジスタＴｒ６のベースも、第２のバイアス手段
のトランジスタＴｒ１３のベースと、直列に接続された
抵抗Ｒ１、Ｒ２を介して電流ミラー接続され、バイアス
電流が供給される。

第２のバイアス手段の抵抗Ｒ１とＲ２の中間接続点は、
トランジスタＴｒ１３のコレクタと電流源６に接続され
、トランジスタＴｒ１３のエミッタは、電源端子２に接
続される。

第１駆動トランジスタＴｒ３のコレクタは、第１の出力
増幅段のトランジスタＴｒ７のベース及びコレクタに接
続され、第２駆動トランジスタＴｒ５のコレクタは、第
２の出力増幅段のトランジスタＴｒｇのコレクタ及びベ
ースに接続される。

第１の出力増幅段のトランジスタＴｒ７とＴｒｌは電流
ミラー接続されており、トランジスタＴｒ７及びＴｒｉ
のエミッタは、出力端子５に接続され、トランジスタＴ
ｒｉ及びＴｒ７のベースは、第２の側路手段のトランジ
スタＴｒ９のコレクタに接続される。

第２の出力増幅段のトランジスタＴｒｇとＴｒ２のエミ
ッタは、アース端子８に接続され、トランジスタＴｒ２
及びＴｒ８のベースは、第１の側路手段のトランジスタ
Ｔｒｌｌのコレクタに接続される。

第１の側路手段のトランジスタＴｒ４のコレクタは、ト
ランジスタＴｒ１２のベース及びコレクタに接続され、
トランジスタＴｒ４のエミッタは、抵抗Ｒ６を介して電
源端子２に接続され、トランジスタＴｒｌｌ及びＴｒｌ
２のエミッタは、アース端子８に接続される。

第２の側路手段のトランジスタＴｒ５のコレクタは、ト
ランジスタＴｒ９のベース及びコレクタに接続され、ト
ランジスタＴｒ６のエミッタは、抵抗Ｒ７を介して電源
端子２に接続され、トランジスタＴｒ９及びＴｒｌＯの
エミッタは、出力端子５に接続される。

出力端子５には、カップリング用のコンデンサＣ１を介
して負荷となる抵抗Ｒ５が接続される。

回路動作説明 以上のようにして増幅回路１を構成し、トランジスタＴ
ｒ７とＴｒｌ及びトランジスタＴｒ８とＴｒ２のエミツ
タ面積比を１：Ｎ（正の実数）に設定し、また第１駆動
トランジスタＴｒ３のコレクタ電流Ｉ３Ｃが第１の側路
手段のトランジスタＴｒ４のコレクタ電流１４Ｃよりも
大きくなるようにトランジスタＴｒ４のエミッタに接続
される抵抗Ｒ６の値を設定し、同様に第２駆動トランジ
スタＴｒ５のコレクタ電流１５Ｇが第２の側路手段のト
ランジスタＴｒ６のコレクタ電流１６Ｃよりも大きくな
るようにトランジスタＴｒ６のエミッタに接続される抵
抗Ｒ７の値を設定する。

無信号時： 第１の入力端子３と第２の入力端子４に信号が印加され
ない場合、第１のバイアス手段の電流源７に流れる電流
に応じてトランジスタＴｒ３及びＴｒ４のコレクタ電流
Ｉ３Ｃ及びＩ４Ｃが決まり、しかも前述の設定の如くト
ランジスタＴｒ３及びＴｒ４のコレクタ電流Ｉ３Ｃ及び
１４Ｃは決められているので、トランジスタＴｒ３のコ
レクタ電流が大きくなる。また第２バイアス手段の電流
源６に流れる電流に応してトランジスタＴｒ５及びＴｒ
６のコレクタ電流が決まり、しかも前述の設定の如くト
ランジスタＴｒ５及びＴｒ６のコレクタ電流は決められ
ているので、トランジスタＴｒ５のコレクタ電流が大き
くなる。

第１の側路手段において、トランジスタＴｒ４のコレク
タ電流Ｉ４Ｃは反転させられるので、第２駆動トランジ
スタＴｒ５のコレクタ電流Ｔｒ５ＣからトランジスタＴ
ｒ４のコレクタ電流Ｉ４Ｃを差し引いた電流（１５Ｃ−
Ｉ４Ｃ）が第２の出力増幅段のトランジスタＴｒ８に流
れる。しかもトランジスタＴｒ８とＴｒ２のミラー比か
前述の設定の如く１：Ｎに設定されているため、トラン
ジスタＴｒ２に流れる電流はトランジスタＴｒ８のコレ
クタ電流１８ＣのＮ倍となる。従来はトランジスタＴｒ
５のコレクタ電流１５ＣのＮ倍が流れていたのであるか
ら、１５Ｃから（１５Ｃ−Ｉ４Ｃ）にアイドリング電流
が減少されることになる。

また、第２の側路手段において、Ｔｒ６のコレクタ電流
Ｉ６Ｃは反転させられるので、第１駆動トランジスタＴ
ｒ３のコレクタ電流Ｔｒ３ＣからＴｒ６のコレクタ電流
Ｔｒ６Ｃを差し引いた電流（Ｔｒ３Ｃ−Ｔｒ６Ｃ）が第
１の出力増幅段のトランジスタＴｒ７に流れる。しかも
トランジスタＴｒ７とＴｒｌのミラー比が前述の設定の
如（１：Ｎに設定されているため、トランジスタＴｒｉ
に流れる電流はトランジスタＴｒ７のコレクタ電流１７
ＣのＮ倍となる。従来はトランジスタＴｒ３のコレクタ
電流１３ＣのＮ倍が流れていたのであるから、１３Ｃか
ら（Ｉ３Ｃ−１６Ｃ）にアイドリング電流が減少される
ことになる。

入力信号印加時： 第１の入力端子３に負の信号が印加され、第２の入力端
子４に正の信号が印加された場合、負の人力信号に応じ
て第１駆動トランジスタＴｒ３と第１の側路手段のトラ
ンジスタＴｒ４に電流が流れる。このコレクタ電流Ｔｒ
３Ｃは、第１の出力増幅段に供給され、コレクタ電流Ｔ
ｒ４Ｃは、電流ミラー接続されたＴｒｌｌ及びＴ「１２
に供給される。

また正の入力信号が第２の入力端子４を介して第２駆動
トランジスタＴｒ５のベース及び第２の側路手段のトラ
ンジスタＴｒ５のベースに印加されているため、第２駆
動トランジスタＴｒ５及びＴｒ６は動作しない。よって
第２の出力増幅段には電流が供給されず第２の出力増幅
段のトランジスタＴｒ８及びＴｒ２は動作しない、その
ため、第１の側路手段は、第２の出力増幅段に悪影響を
与えない。

以上の動作によって、第１駆動トランジスタＴｒ３のコ
レクタ電流Ｉ３Ｃのみが、第１の出力増幅段のトランジ
スタＴｒ７に供給され、前述の設定の如くトランジスタ
Ｔｒ７とＴｒｉのミラー比（１：Ｎ）によって、トラン
ジスタＴｒｉにトランジスタＴｒ７のコレクタ電流１７
ＣのＮ倍の電流が流れる。この電流（Ｉ７Ｃ−Ｎ）は、
出力端子５と、カップリング用のコンデンサＣ１を介し
て、負荷となる抵抗Ｒ５に供給される。

次に、第１の入力端子３に正の信号が印加され、第２の
入力端子４に負の信号か印加された場合、正の信号が第
１の入力端子３を介して第１駆動トランジスタＴｒ３の
ベースと第１の側路手段のトランジスタＴｒ４のベース
に印加されているため、第１駆動トランジスタＴｒ３及
びＴｒ４は動作しない。よって第１駆動トランジスタＴ
ｒ３から第１の出力増幅段に電流は供給されず、第１の
側路手段のトランジスタＴｒ４からミラー接続されたト
ランジスタＴｒｌｌ及びＴｒ１２にも電流は供給されな
い。

また負の入力信号が第２の入力端子４を介して第２駆動
トランジスタのベースと第２の側路手段のトランジスタ
Ｔｒ５に印加されているため、入力信号に応じて第２駆
動トランジスタＴｒ５と第２の側路手段のトランジスタ
Ｔｒ６に電流が流れる。この第２駆動トランジスタＴｒ
５のコレクタ電流は、第２の出力増幅段に供給される。

尚、第２の側路手段も第１の出力増幅段に悪影響を与え
ない。

以上の動作によって、第２駆動トランジスタＴｒ５のコ
レクタ電流１５Ｃのみが、第２の出力増幅段のトランジ
スタＴｒ８に供給され、前述の設定の如くトランジスタ
ＴｒｇとＴｒ２のミラー比（１：Ｎ）によって、トラン
ジスタＴ　ｒ　２にトランジスタＴｒ８のコレクタ電流
Ｉ８ＣのＮ倍の電流か流れる。この電流（１８Ｃ−Ｎ）
は、出力端子５と、カップリング用のコンデンサＣ１を
介して、負荷となる抵抗Ｒ５に供給される。

以上説明したように、本実施例によれば、無信号時のア
イドリング電流を減少させることができ、また互いに逆
相の関係にある入力信号が印加された場合には、従来と
同様の増幅率で入力信号を増幅することができる。

なお、この第１図の実施例において、第１の側路手段の
トランジスタＴｒ４のエミッタに電流制限用の抵抗Ｒ６
の一端を接続し、抵抗Ｒ６の他の一端を電源端子２に接
続しているが、ここに設けず抵抗Ｒ６の一端を第１の側
路手段のトランジスタＴｒｌｌのエミッタに接続し、抵
抗Ｒ６の他の一端をアース端子８に接続するようにし、
更に第２の側路手段のトランジスタＴｒ６のエミッタに
電流制限用の抵抗Ｒ７の一端を接続し、抵抗Ｒ７の他の
一端を電源端子２に接続してるが、ここに設けず抵抗Ｒ
７の一端を第２の側路手段のトランジスタＴｒ９のエミ
ッタに接続し、抵抗Ｒ７の他の一端を出力端子５に接続
するようにしても、第１図の増幅回路と同様の効果を得
る。

［発明の効果コ 以上、本発明によれば、入力信号をプッシュプル増幅す
る場合に、従来に比べ入力信号印加時の増幅率を低下さ
せずに無信号時のアイドリング電流を低下させることが
できるという効果がある。

従って、電池駆動をされるテープレコーダなどの低消費
電流化が求められる小型電子機器に極めて有用な増幅回
路を提供できるという利点がある。

【図面の簡単な説明】

第１図は、本発明に係る増幅回路の好適な実施例を示す
回路図、 第２図は、従来の増幅回路の回路図である。 １　・・・　増幅回路 電源端子 第１の入力端子 第２の入力端子 出力端子 ・・・　電流源 アース端子 第１の駆動段 第２の駆動段 コンデンサ ・・・　抵抗 １４　・・・　トランジスタ ２　　・・・ ３　　・・・ ４　　・・・ ５　　・・・ ６〜７ ８　　・・・ Ａ１　　・・・ Ａ２　　・・・ Ｉ Ｒ１−Ｒ７ Ｔｒｉ〜Ｔｒ

Claims (1)

1. 【特許請求の範囲】 第１の入力信号を増幅する第１駆動トランジスタと、 第２の入力信号を増幅する第２駆動トランジスタと、 前記第１駆動トランジスタのベースにバイアス電流を供
   給する第１バイアス手段と、 前記第２駆動トランジスタのベースにバイアス電流を供
   給する第２バイアス手段と、 前記第１駆動トランジスタの出力電流を増幅する第１出
   力増幅段と、 前記第２駆動トランジスタの出力電流を増幅し、前記第
   １出力増幅段の出力信号とともにプッシュプルの関係で
   負荷に供給する第２出力増幅段と、前記第１駆動トラン
   ジスタの出力電流に対応する電流に応じて前記第２駆動
   トランジスタの出力電流の一部を側路する第１の側路手
   段と、 前記第２駆動トランジスタの出力電流に対応する電流に
   応じて前記第１駆動トランジスタの出力電流の一部を側
   路する第２の側路手段と、 を有することを特徴とする増幅回路。