JPS6330013A

JPS6330013A - 増幅回路

Info

Publication number: JPS6330013A
Application number: JP17273486A
Authority: JP
Inventors: Masaaki Utsunomiya; 正明宇都宮
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-07-24
Filing date: 1986-07-24
Publication date: 1988-02-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野、）本発明は微小信号を増幅するのに適した増幅回路に関す
る。

（従来の技術）一般にビデオテープレコーダの磁気ヘッドやレコードプ
レーヤーのムービングコイル型カートリッジ等のように
出力電圧の低い素子が発生する信号電圧を増幅するには
、Ｓ／Ｎ比を良くするため電界効果トランジスタよりも
相互コンダクタンスを大きくし易いバイポーラトランジ
スタを増幅器の初段に用いることが多い。前記バイポー
ラトランジスタを用いた従来の増幅回路の一例を第５図
に示す。第５図においてＱ１□およびＱ２２は差動増幅
回路を構成するバイポーラ型のトランジスタでおり、各
ベースはコンデンサＣ１１，Ｃ２１を介して入力端子Ｉ
Ｎ１　、ＩＮ２に各々接続されている。

トランジスタＱ１２．Ｑ２２のエミッタは各々抵抗Ｒ３
１，Ｒ３２を介して接地されるとともに、エミッタ同士
はコンデンサＣ３を介して接続されている。

トランジスタＱ１２’　Ｑ２２のコレクタには、ミラー
効果による入力容量を打ち消すためのバイポーラ型のト
ランジスタＱ１１．Ｑ２１が各々カスコード接続されて
いる。トランジスタＱ１１．Ｑ２１のコレクタには負荷
抵抗Ｒ３３，Ｒ３４を介して図示しないバイアス用直流
電源の電圧Ｖ。０が印力０される。前記トランジスタＱ
１１．ｏ１゜、Ｑ２１．Ｑ２２は抵抗Ｒ１１゜Ｒ１２、
Ｒ１３，Ｒ２１、Ｒ２２，Ｒ２３によって各々バイアス
され、入力負荷は入力端子ＩＮ　、ＩＮ２間に接続され
るものである。ただし非平衡入力の場合はいずれか一方
の入力端子（ＩＮ　　又はＩＮ２）とアース間に入力負
荷が接続され、いずれか他方の入力端子（ＩＮ２又はｌ
Ｎ１）に帰還信号等が供給されるものでめる。出力信号
はトランジスタＱ１１．Ｑ２１のコレクタに各々接続さ
れた出力端子０ＵＴ１、ｏＵＴ２から取り出される。

上記のように構成された差動増幅回路において、バイポ
ーラ型のトランジスタＱ１１．Ｑ１２−　Ｑ２１゜Ｑ２
２の相互コンダクタンスはコレクタ電流に比例する。一
方、コレクタ・ショット雑音の大きさはコレクタ電流の
平方根に比例するので、コレクタ電流を大きくすること
により出力信号に対するコレクタ・ショット雑音の相対
値を小ざくすることができる。

しかしながら前記バイポーラ・トランジスタＱ１１．Ｑ
１２．Ｑ２１．Ｑ２２の入力インピーダンスは相互コン
ダクタンスと反比例するので、前述のようにコレクタ電
流を大きくすると入力インピーダンスが低下してしまう
欠点があった。このように増幅器の入力インピーダンス
が入力負荷（例えばビデオテープレコーダの磁気ヘッド
）よりも極めて低いと、信号電圧が増幅器の入力側にお
いて減衰してしまう。このため増幅器初段のベース拡散
抵抗や入力抵抗等で発生する熱雑音のレベルが信号に対
して相対的に増加することになり、Ｓ／Ｎ比が悪化する
。従って、バイポーラ型のトランジスタを用いた初段増
幅回路においても、むやみにコレクタ電流を大きくして
相互コンダクタンスが十分大きい状態で使用することは
できなかった。

（発明が解決しようとする問題点）本発明は上記のコレクタ電流を大きくすると入力インピ
ーダンスが低下するという問題点に鑑みてなされたもの
で、その目的はコレクタ電流を大きくしても入力インピ
ーダンスを高く保つことができる増幅回路を提供するこ
とにおる。

［発明の構成］（問題点を解決するための手段）本発明は差動増幅回路を構成する２つのトランジスタの
コレクタを流れる信号電流が互いに逆相であることに注
目したもので、差動対を構成する第１および第２のトラ
ンジスタと、エミッタが前記第１のトランジスタのコレ
クタに接続されるとともに、ベースが前記第２のトラン
ジスタのベースに低インピーダンスで接続される第３の
トランジスタと、エミッタが前記第２のトランジスタの
コレクタに接続されるとともに、ベースが前記第１のト
ランジスタのベースに低インピーダンスで接続される第
４のトランジスタとを備え、前記第３および第４のトラ
ンジスタのコレクタより各々出力信号を得ることを特徴
としている。

（作用〉前記第１のトランジスタのベースと第４のトランジスタ
のベース間は低インピーダンスで接続されているので、
第１および第４のトランジスタにはほぼ同レベルの信号
が入力される。第１のトランジスタのコレクタ電流に対
して逆相となる第２のトランジスタのコレクタ電流は、
第２のトランジスタのコレクタに接続された前記第４の
トランジスタによって１／ｈｆｅ　　（Ｍｅは電流増幅
率）倍に増幅されて第１のトランジスタの入力に帰還さ
れる。この帰還される電流は第１のトランジスタのベー
ス電流に対して逆相になるので、第１のトランジスタの
ベース電流は打ち消される。

また、前記第２のトランジスタのベースと第３のトラン
ジスタのベース間は低インピーダンスで接続されている
ので、第２および第３のトランジスタにはほぼ同レベル
の信号が入力される。第２のトランジスタのコレクタ電
流に対して逆相となる第１のトランジスタのコレクタ電
流は第１のトランジスタのコレクタに接続された前記第
３のトランジスタによって１／ｈｆｅ倍に増幅されて第
２のトランジスタの入力に帰還される。この帰還される
電流は第２のトランジスタのベース電流に対して逆相に
なるので、第２のトランジスタのベース電流は打ち消さ
れる。

これによって増幅回路全体の入力インピーダンスが高め
られ、信号電圧の減衰を少なくして増幅回路側で発生す
る熱雑音等の雑音レベルを減少せしめることができる。

（実施例）以下、図面を参照しながら本発明の一実施例を説明する
。第１図において第５図と同一部分は同一符号を付して
、その説明は省略する。第１図において第５図と異なる
部分は、第１のトランジスタＱ１２にカスコード接続さ
れた第３のトランジスタＱ１１のベースを抵抗Ｒ２１と
Ｒ２２の共通接続点ａに接続するとともに、第２のトラ
ンジスタＱ２２にカスコード接続された第４のトランジ
スタＱ２１のベースを抵抗Ｒ１１とＲ１２の共通接続点
すに接続し、且つ抵抗Ｒ１２を抵抗Ｒ１１，Ｒ１３より
も十分小ざい抵抗値に設定し、抵抗Ｒ２２を抵抗Ｒ２１
，Ｒ２３よりも十分小さい抵抗値に設定していることで
あり、その他の部分は第５図と同一に構成されている。

尚、抵抗Ｒ１１，Ｒ１３，Ｒ２１，Ｒ２３の抵抗値は増
幅器の入力インピーダンスに影＠を及ぼさないような高
抵抗に設定しておく。

上記のように構成された回路において、抵抗Ｒ１２が抵
抗Ｒ１１，Ｒ１３よりも十分小さいため、入力端子ＩＮ
１に入力される信号はトランジスタＱ１゜、Ｃ２１のベ
ースに同相で供給される。トランジスタＱ１２のコレク
タ電流に対して逆相となるトランジスタＱ２２のコレク
タ電流は、トランジスタＱ２１によツｒ１／ｈｆｅ　　
（ｈｆｅは電流増幅率）倍されてトランジスタＱ１２の
エミッタ側へ帰還される。

このためトランジスタＱ１２のベース電流が打ち消され
たことになり、入力端子ＩＮ１から見た増幅回路の入力
インピーダンスは増大する。また、抵抗Ｒ２２が抵抗Ｒ
２１−Ｒ２３よりも十分小さいため、入力端子ＩＮ２に
入力される信号はトランジスタＱ２２．Ｑ１１のベース
に同相で供給される。トランジスタＱ２２のコレクタ電
流に対して逆相となるトランジスタＱ１２のコレクタ電
流は、トランジスタＱ１１によって１　／ｈｆｅ倍され
てトランジスタＱ２２のエミッタ側へ帰還される。この
ためトランジスタＱ２２のベース電流が打ち消されたこ
とになり、入力端子ＩＮ２から見た増幅回路の入力イン
ピーダンスは増大する。このように増幅回路の入力イン
ピーダンスが増大するので、信号電圧の減衰によるＳ／
Ｎ比の低下を防ぐことができる。

前記抵抗Ｒ１２，Ｒ２２の抵抗値を抵抗Ｒ１１，Ｒ１３
−Ｒ２１，Ｒ２３の抵抗値よりも十分に小さく設定でき
ない場合は、第２図又は第３図に示すように構成しても
良い。すなわち第２図は第１図の回路の共通接続点すと
入力端子ＩＮ１間に、インダクタンスし　、低抵抗値を
有する抵抗Ｒ１４、コンデンサＣ１２から成る交流バイ
パス回路を直列接続するとともに、共通接続点ａと入力
端子ＩＮ２間に、インダクタンスＬ２１、低抵抗値を有
する抵抗Ｒ２４、コンデンサＣ２２から成る交流バイパ
ス回路を直列接続している。また第３図は第１図の回路
の抵抗Ｒ１□の代わりにダイオードＤ１１〜Ｄ１ｏを順
方向に直列接続して直流レベルをシフトするとともに、
抵抗Ｒの代わりにダイオードＤ２１〜Ｄ２ｎを順方向に
直列接続して直流レベルをシフトしている。

第２図および第３図の回路においても第１図の回路と同
様の作用、効果を奏するものである。尚、第２図の回路
の抵抗Ｒ１４＝　Ｒ２４およびインダクタンスＬ１１．
Ｌ２１は帰還容量や素子のばらつきを調整するためのも
のであり、省略しても良い。また第３図に示すダイオー
ドＤ１１〜Ｄ１ｏおよびダイオードＤ２１〜Ｄ２ｎの代
わりに逆バイアスされたツェナーダイオードを用いても
良い。

ざらに第１および第２のトランジスタにカスコード接続
される第３および第４のトランジスタにＰＮＰＮ上形ン
ジスタを用いるとともに正、負２個の直流電源を用いて
第４図の如く構成すれば直流入力も増幅することができ
る。第４図においてＣ１２，Ｃ２２は差動対を成す第１
、第２のＮＰＮ形トランジスタであり、各ベースは入力
端子ＩＮ１、ＩＮ２に各々接続されている。第１のトラ
ンジスタＱ１２のコレクタは抵抗Ｒ４１を介してバイア
ス用正電源（ｖｏｏ）に接続されるとともに、第３のＰ
ＮＰ形トランジスタＱ１１のエミッタに接続されている
。第２のトランジスタＱ２２のコレクタは抵抗Ｒ４２を
介してバイアス用正電源（ｖｏｏ）に接続されるととも
に、第４のＰＮＰ形トランジスタＱ２１のエミッタに接
続されている。前記トランジスタＱ２１のベースは入力
端子ＩＮ１に、トランジスタＱ１１のベースは入力端子
■Ｎ２に各々接続されている。前記トランジスタＱ１２
のエミッタ、Ｃ２１のカレクタ、Ｑｌｌのコレクタ、Ｃ
２２のエミッタは抵抗Ｒ４３−Ｒ４４，Ｒ４５＝　Ｒ４
Ｂを各々介してバイアス用負電源（ＶＥＥ）に接続され
る。第１のトランジスタＱ１２と第２のトランジスタＱ
２２のエミッタどうしは結線されている。トランジスタ
Ｑ１２のベースとアース間には抵抗Ｒ１５が接続され、
トランジスタＱ２２のベースとアース間には抵抗Ｒ２，
が接続されている。出力信号はトランジスタＱ１１．Ｑ
２１のコレクタに各々接続された出力端子ＯＵＴ、。

０ＵＴ２から取り出される。第４図に示す回路において
も第１図の場合と同様の動作によりトランジスタＱ１２
．Ｑ２２のベース電流を打ち消すことができる。このた
め増幅回路全体の入力インピーダンスを高く保つことが
できる。尚第４図においてトランジスタＱ１１．Ｑ２１
のエミッタにダイオードを各々追加接続して動作電流を
調節するようにしても良い。

尚、前記第１図から第４図までの各実施例においてＮＰ
ＮトランジスタとＰＮＰトランジスタを入れ替えるとと
もに電源電圧の極性を変更して動作させても、前記同様
の作用、効果が得られる。

［発明の効果］以上のように本発明によれば差動対を成す第１又は第２
のトランジスタのベース電流を第４又は第３のトランジ
スタのベース電流によって打ち消すように構成したので
、コレクタ電流を大きくして相互コンダクタンスを増加
させても入力インピーダンスを高く保つことができる。

このため信号電圧の減衰によるＳ／Ｎ比の低下が少なく
なりビデオヘッド等が発生する微小信号を増幅するため
の初段回路として用いればＳ／Ｎ比の良好な信号増幅が
可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図、第３
図および第４図はともに本発明の他の実施例を示す回路
図、第５図は従来の増幅回路の一例を示す回路図である
。Ｑｌｌ、Ｃ１２，Ｃ２１，Ｃ２２・・・トランジスタＲ
１１〜Ｒ１５・Ｒ２１〜Ｒ２５・Ｒ３１〜Ｒ３４・Ｒ４
１〜Ｒ４Ｂ・・・抵抗Ｃ３・Ｃ１１・Ｃ１２・Ｃ２１・Ｃ２２°°°：］″デ
ンサ代理人　弁理士　則　近　憲　佑同　　宇治　弘第１図第４図第５図

Claims

【特許請求の範囲】差動対を構成するとともに第１および第２の入力信号が
各別に供給される第１および第２のトランジスタと、エミッタが前記第１のトランジスタのコレクタに接続さ
れるとともに、ベースが前記第２のトランジスタのベー
スに低インピーダンスで接続される第３のトランジスタ
と、エミッタが前記第２のトランジスタのコレクタに接続さ
れるとともに、ベースが前記第１のトランジスタのベー
スに低インピーダンスで接続される第４のトランジスタ
とを備え、前記第３および第４のトランジスタのコレクタより各々
出力信号を得ることを特徴とする増幅回路。