JPH04112280A - Display controlling circuit and microcomputer provided with the same - Google Patents

Display controlling circuit and microcomputer provided with the same

Info

Publication number
JPH04112280A
JPH04112280A JP2231688A JP23168890A JPH04112280A JP H04112280 A JPH04112280 A JP H04112280A JP 2231688 A JP2231688 A JP 2231688A JP 23168890 A JP23168890 A JP 23168890A JP H04112280 A JPH04112280 A JP H04112280A
Authority
JP
Japan
Prior art keywords
display
data
character
ram
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2231688A
Other languages
Japanese (ja)
Inventor
Hiroshi Osawa
大澤 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2231688A priority Critical patent/JPH04112280A/en
Publication of JPH04112280A publication Critical patent/JPH04112280A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Microcomputers (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To enable the simultaneous display of a graphic display and a character display by one chip by presetting data indicating the boundary of display parts, counting data indicating present display positions, an operating the coincident comparison of the preset data and the counted data in order to switch and output read-out data. CONSTITUTION:Data AD1-ADn indicating the part being the boundary of a displaying panel 2 are preset in a register 4, at the time of operating the simultaneous display of the graphic display and the character display at the displaying panel 2. A counter 6 counts the number of lines in the vertical direction at the displaying panel, and a comparator 7 compares the preset data of the register 4 with the counted data of the register 6 in order to operate a coincident detection. Then, the read-out data of either a display RAM 1 or a character generator ROM 3 are switched and outputted, based on the output signals of the comparator 7 and control signals to operate the simultaneous display at the displaying panel 2. Thus, the simultaneous display of the graphic display and the character display can be operated by one chip.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、表示制御回路及びそれを備えたマイクロコン
ピュータに関し、特に、LCD等の表示パネルにグラフ
ィック表示とキャラクタ表示とを同時に行うのに好適な
表示制御回路及びそれを備えたマイクロコンピュータに
関するものである。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention relates to a display control circuit and a microcomputer equipped with the same, and particularly to a display control circuit for simultaneously displaying graphics and characters on a display panel such as an LCD. The present invention relates to a suitable display control circuit and a microcomputer equipped with the same.

(ロ)従来の技術 従来、1チツプのマイクロコンピュータにおい℃、LC
D等の表示パネルに所定文字の表示を行う場合、グラフ
ィック表示又はキャラクタ表示の何れか一方を交互に表
示するのみで、両表示を同時に行うことはできなかった
。こうした1チツプのマイクロコンピュータの従来技術
として、特願昭63−286043号に示すものがある
。即ち、特願昭63−286043号に示すマイクロコ
ンピュータによれば、1ビツトデータが表示パネルの1
ドツトの点灯/消灯に対応する所謂グラフィック表示の
ための表示データ、又は、キャラクタ表示のための文字
コードが記憶される表示RAMと、キャラクタ表示のた
めの表示データが記憶きれるキャラクタジェネレータR
OMとを内蔵している。そして、前記マイクロコンピュ
ータをグラフィック表示用として使用する場合、表示R
AMにグラフィック表示のだめの表示データを記憶許せ
、表示RAMの指定アドレスから読み用字れた表示デー
タによって、表示パネルに所定文字の表示を行っていた
。一方、前記マイクロコンピュータをキャラクタ表示用
として使用する場合、表示RAMにキャラクタジェネレ
ータROMのアドレスをアクセスするだめのアドレスデ
ータ所謂文字コードを記憶させておき、表示RAMの指
定アドレスから読み出された文字コードでキャラクタジ
ェネレータROMの指定アドレスをアクセス#せ、この
時キャラクタジェネレータROMから読み出された表示
データによって、表示パネルに所定文字の表示を行って
いた。
(b) Conventional technology Conventionally, in a one-chip microcomputer
When displaying predetermined characters on a display panel such as D, either a graphic display or a character display is only displayed alternately, and both cannot be displayed at the same time. A prior art technology for such a one-chip microcomputer is disclosed in Japanese Patent Application No. 63-286043. That is, according to the microcomputer shown in Japanese Patent Application No. 63-286043, one bit of data is stored in one part of the display panel.
A display RAM that stores display data for so-called graphic display corresponding to lighting/extinguishing of dots or character codes for character display, and a character generator R that can store display data for character display.
It has a built-in OM. When the microcomputer is used for graphic display, the display R
The AM is allowed to store display data for graphic display, and predetermined characters are displayed on the display panel using display data readable from a designated address in the display RAM. On the other hand, when the microcomputer is used for character display, address data for accessing the address of the character generator ROM, so-called character codes, is stored in the display RAM, and the character code read from the designated address of the display RAM is stored in the display RAM. The designated address of the character generator ROM is accessed at #, and a predetermined character is displayed on the display panel based on the display data read out from the character generator ROM at this time.

(ハ)発明が解決しようとする課題 しかしながら、従来の技術においては、グラフィック表
示とキャラクタ表示との制御方式が異なる為、1チツプ
のマイクロコンピュータで両表示を同時に行うことはで
きなかった。その為、現在のニーズ(例えば、グラフィ
ックイコライザのレベル表示と各レベルに対応する周波
数文字表示との同時表示等)に応じて、両表示を同時に
行うには、2個のマイクロコンピュータが必要になって
しまい、コスト高となる問題点があった。
(c) Problems to be Solved by the Invention However, in the conventional technology, since the control methods for graphic display and character display are different, it has not been possible to display both at the same time with a single-chip microcomputer. Therefore, depending on current needs (for example, simultaneous display of graphic equalizer level display and frequency character display corresponding to each level), two microcomputers are required to display both at the same time. Therefore, there was a problem that the cost was high.

また、両表示をむりやり1チツプのマイクロコンピュー
タで行おうとして゛、グラフィック表示のみを用いた場
合、表示RAMの1ビツトデータを表示パネルの1ドツ
トに対応させて文字表示を行わなければならない為、表
示RAMの記憶容量が非常に犬となり、チップが大型化
してしまう問題点があった。更に、プログラムステップ
が長くなり、表示に時間がかかる問題点があった。
Furthermore, if you try to perform both displays using a single-chip microcomputer and use only the graphic display, you will have to match 1 bit data in the display RAM to 1 dot on the display panel to display characters. There was a problem in that the storage capacity of the display RAM was extremely large and the chip became large. Furthermore, there is a problem in that the program steps are long and the display takes time.

また、両表示をむりやり1チツプのマイクロコンピュー
タで行おうとして、キャラクタ表示のみを用いた場合、
キャラクタジェネレータROMに記憶きれる文字パター
ンの種類が多くなり、キャラクタジェネレータROMの
記憶容量が犬となってしまう問題点があった。
Also, if you try to perform both displays on a single-chip microcomputer and use only character display,
There has been a problem that the number of types of character patterns that can be stored in the character generator ROM increases, and the storage capacity of the character generator ROM becomes limited.

そこで、本発明は、グラフィック表示及びキャラクタ表
示の同時表示を1チツプで行うことができるマイクロコ
ンピュータを提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a microcomputer that can simultaneously display graphics and characters on a single chip.

(二〉課題を解決するための手段 本発明は、前記問題点を解決する為に成きれたものであ
り、グラフィック表示のための表示データが記憶きれた
表示RAMと、キャラクタ表示のための表示データが記
憶されたキャラクタジェネレータROMと、を備え、前
記表示RAM又は前記キャラクタジェネレータROMの
読み出しデータを表示パネルに表示する表示制御回路に
おいて、前記表示パネルのグラフィック表示部分とキャ
ラクタ表示部分との境界を示すデータがプリセットきれ
るレジスタと、前記表示パネルの現在表示位置を示すデ
ータを順次カウントするカウンタと、前記レジスタのプ
リセットデータと前記カウンタのカウントデータとを一
致比較するコンパレータと、前記コンパレータの出力信
号と、前記表示パネルをグラフィック表示とキャラクタ
表示との同時表示とするための制御信号と、に基づいて
、前記表示RAM又は前記キャラクタジェネレータRO
Mの読み出しデータを切換出力する切換回路と、を備え
たことを特徴とする。また、この表示制御回路をマイク
ロコンピュータに備えたことを特徴とする。
(2) Means for Solving the Problems The present invention has been achieved in order to solve the above-mentioned problems, and includes a display RAM that stores display data for graphic display and a display for character display. a character generator ROM in which data is stored, and displays read data from the display RAM or the character generator ROM on a display panel; a register that can be preset with data indicating the current display position of the display panel; a counter that sequentially counts data indicating the current display position of the display panel; a comparator that compares the preset data of the register with the count data of the counter; and an output signal of the comparator. , a control signal for causing the display panel to display graphics and characters at the same time, the display RAM or the character generator RO
The present invention is characterized by comprising a switching circuit that switches and outputs M read data. Further, the present invention is characterized in that this display control circuit is provided in a microcomputer.

(*)作用 本発明によれば、1個の表示制御回路、もしくはこの表
示制御回路を内蔵した1チツプのマイクロフンピユータ
のみで、グラフィック表示とキャラクタ表示の同時表示
を表示パネルに行うことができる。
(*) Function According to the present invention, simultaneous display of graphics and characters can be performed on the display panel using only one display control circuit or a one-chip microcomputer incorporating this display control circuit. .

(へ)実施例 本発明の詳細を図面に従って具体的に説明する。尚、本
実施例においては、表示制御回路をマイクロコンピュー
タに内蔵しているものとする。
(f) Example The details of the present invention will be specifically explained with reference to the drawings. In this embodiment, it is assumed that the display control circuit is built into the microcomputer.

図面は、本発明の実施例を示す図である。The drawings illustrate embodiments of the invention.

図面において、(1)は表示RAMであり、該表示RA
M(1)の所定アドレスには、LCD等の表示パネル(
2)の1ドツトに1ビツトデータが対応する表示データ
が記憶きれ、また、該表示RAM(1)の残余の所定ア
ドレスには、後述のキャラクタジェネレータROM(3
)をアクセスするための文字コードが記憶きれているも
のとする。キャラクタジェネレータROM(3)には、
表示パネル(2)に所定文字を表示するための表示デー
タが記憶され、該キャラクタジェネレータROM(3)
の所定アドレスは表示RAM(1)に記憶された文字フ
ードによってアクセスされる。即ち、キャラクタジェネ
レータROM(3)の表示データと表示RAM(1)の
文字コードとは、表示パネル(2)の指定位置に表示し
たい文字に対応している。(4)は、ラッチ回路(5−
1)〜(5−n)から成るレジスタであり、該レジスタ
(4)には、表示パネル(2)をグラフィック表示とキ
ャラクタ表示の同時表示とする際、表示パネル(2)の
境界となる部分(例えば垂直方向のライン数)を示すn
ビットのデータAD1〜ADnがプリセットされる。ま
た、前記データADZ〜ADnはクロックCK2によっ
てラッチ回路<5−1)〜(5−n)にラッチきれるも
のとする。
In the drawing, (1) is a display RAM, and the display RAM
A display panel such as an LCD (
The display data in which 1 bit data corresponds to 1 dot in 2) is completely stored, and the remaining predetermined addresses of the display RAM (1) are filled with character generator ROM (3), which will be described later.
) is assumed to have been memorized. In the character generator ROM (3),
Display data for displaying predetermined characters on the display panel (2) is stored, and the character generator ROM (3)
The predetermined address of is accessed by a character hood stored in the display RAM (1). That is, the display data of the character generator ROM (3) and the character code of the display RAM (1) correspond to the character desired to be displayed at the specified position on the display panel (2). (4) is a latch circuit (5-
This is a register consisting of 1) to (5-n), and the register (4) contains the part that becomes the boundary of the display panel (2) when displaying the display panel (2) at the same time as a graphic display and a character display. (e.g. number of vertical lines) n
Bit data AD1 to ADn are preset. Further, it is assumed that the data ADZ to ADn can be latched by the latch circuits <5-1) to (5-n) by the clock CK2.

(6〉はnビットのカウンタであり、該カウンタ(6)
は、表示パネル(2)における垂直方向ライン数をカウ
ントする。(7)はコンパレータであり、レジスタ(4
)のプリセットデータとカウンタ(6)のカウントデー
タとを比較しで一致検出を行い、両データが一致した時
に一致出力「1」を出力する。
(6> is an n-bit counter, and the counter (6)
counts the number of vertical lines on the display panel (2). (7) is a comparator and register (4
) and the count data of the counter (6) to detect a match, and when both data match, a match output "1" is output.

(8)はNORゲート(9)(10)より成るブリップ
フロップであり、NORゲート(9)の一方の入力には
イニシャル時に11」となるリセット信号R3Tが印加
され、NORゲート(10)の一方の入力にはコンパレ
ータ(7)出力が印加される。(11)はラッチ回路で
あり、該ラッチ回路(11)には、表示パネル(2)を
グラフィック表示及びキャラクタ表示の同時表示とする
時に111、表示パネル(2)をグラフィック表示又は
キャラクタ表示の何れか一方の表示とする時に「0.と
なる制御信号sIがラッチされる。 (12)はラッチ
回路であり、該ラッチ回路(12)には、表示パネル(
2)をグラフィック表示又はキャラクタ表示とする状態
において、グラフィック表示とする時に「O」、キャラ
クタ表示とする時に「1.となる制御信号S、がラッチ
される。これ等ラッチ回路(11)(12)はクロック
CKIに基づいて制御信号S、S、のラッチを行う。(
13)は、表示パネル(2)における境界の上下におい
てグラフィック表示とキャラクタ表示とを切り換えるた
めの切換回路であり、該切換回路(13)ハ、ANDゲ
ート(14)(15)及びORゲート(16)で構成さ
れる切換ゲートと、表示RAM(1)とキャラクタジェ
ネレータROM(2)の読み出しデータを切換出力する
トランスファゲート(17−1)〜(17−m)、(1
B−1)(18−m)と、該トランスファゲート(17
−1)〜(17−m)、(18−1)〜(18−m )
の動作を切り換えるためのインバータ(19)より成る
。尚、表示RAM(1)及びキャラクタシェネt、−4
ROM(3)の読み出しデータはmビットとする。 (
20)はセグメント駆動回路であり、表示RAM(1)
又はキャラクタジェネレータROM(3)からの読み出
しデータを表示パネル(2)に表示できる状態とすル、
尚、セグメント駆動回路(20)出力までが1チツプの
マイクロコンピュータに内蔵されるものとし、コモン駆
動回路は、説明上、省略するものとする。
(8) is a flip-flop consisting of NOR gates (9) and (10), and one input of the NOR gate (9) is applied with a reset signal R3T which becomes 11'' at the initial time, and one of the inputs of the NOR gate (10) is The output of the comparator (7) is applied to the input of the . (11) is a latch circuit, and when the display panel (2) is to display graphics and characters at the same time, the latch circuit (11) is connected to the latch circuit (11). When displaying one of the two, the control signal sI that becomes "0." is latched. (12) is a latch circuit, and the latch circuit (12) is connected to the display panel (
2), a control signal S is latched, which is "O" for graphic display and "1." for character display. These latch circuits (11) (12) ) latches the control signals S, S, based on the clock CKI. (
13) is a switching circuit for switching between graphic display and character display above and below the boundary in the display panel (2), and the switching circuit (13) is connected to AND gates (14) (15) and OR gate (16). ), and transfer gates (17-1) to (17-m) and (1) that switch and output the read data of the display RAM (1) and character generator ROM (2).
B-1) (18-m) and the transfer gate (17-m)
-1) ~ (17-m), (18-1) ~ (18-m)
It consists of an inverter (19) for switching the operation. In addition, the display RAM (1) and the character shenet t, -4
The read data of ROM (3) is assumed to be m bits. (
20) is a segment drive circuit, and display RAM (1)
or a state in which data read from the character generator ROM (3) can be displayed on the display panel (2);
It is assumed that up to the output of the segment drive circuit (20) is built into a one-chip microcomputer, and the common drive circuit is omitted for the sake of explanation.

では、図面を基に動作を説明する。Now, the operation will be explained based on the drawings.

例えば、表示パネル(2)の垂直方向ラインの中心をグ
ラフィック表示とキャラクタ表示の境界とし、上半分に
キャラクタ表示を、下半分にグラフィック表示を同時表
示する場合について説明する。この場合、ラッチ回路(
11)には「1」の制御信号SIがクロックCKIによ
ってラッチされ、レジスタ(4)を構成するラッチ回M
(5−1)〜(5−n)には、表示パネル(2〉の境界
を示すnビットデータがラッチされている。更に、フリ
ップフロップ(8)は「1」のリセット信号R8Tによ
ってイニシャルリセットされた状態であり、即ち、トラ
ンスファゲート(18−1)〜(18−m)のみが開い
ている。
For example, a case will be described in which the center of the vertical line of the display panel (2) is set as the boundary between the graphic display and the character display, and the character display is displayed in the upper half and the graphic display is simultaneously displayed in the lower half. In this case, the latch circuit (
11), the control signal SI of "1" is latched by the clock CKI, and the latch circuit M constituting the register (4)
In (5-1) to (5-n), n-bit data indicating the boundary of the display panel (2>) is latched.Furthermore, the flip-flop (8) is initial reset by the reset signal R8T of "1". In other words, only transfer gates (18-1) to (18-m) are open.

そして、表示RAM(1)の文字フードによってキャラ
クタジェネレータROM(3)の所定アドレスがアクセ
スされ、該キャラクタジェネレータROM (3)から
読み出された表示データがセグメント駆動回路(20)
を介して表示パネル(2)に表示きれ始めると、カウン
タ(6)は表示パネル(2)の垂直方向ライン数を順次
カウントし始める。その後、レジスタ〈4)にラッチき
れたnビットデータとカウンタ(6)のカウントデータ
が一致すると、即ち、表示パネル(2)へのキャラクタ
表示が境界に達すると、コンパレータ(7)から−散出
力として「1.が出力きれ、フリップフロップ(8)は
セットされることになる。この結果、フリップフロップ
(8)から10」のセット出力が得られ、ORゲート(
16)から10.出力が得られ、今度は、トランスファ
ゲート(17−1)〜(17−m)のみが開くことにな
る。そして、表示RAM(1)の所定アドレスから読み
出された表示データがセグメント駆動回路(20)を介
して表示パネルに表示きれることになる。これより、表
示パネル(2)にキャラクタ表示とグラフィック表示と
を同時表示できることになる。尚、この時、ANDゲー
ト(15)の一方の入力はラッチ回路(11)のQ出力
によってrO」となっている為、制御信号S、はどの様
な状態であっても差し支えない、また、上記説明とは逆
に、表示パネル(2)の境界上部をグラフィック表示と
し、境界下部をキャラクタ表示とする場合には、インバ
ータ(19)をANDゲート(16)の出力とトランス
ファゲート(18−1)〜(18−m)の制御入力との
間に接続すればよい。
Then, a predetermined address of the character generator ROM (3) is accessed by the character hood of the display RAM (1), and the display data read from the character generator ROM (3) is sent to the segment drive circuit (20).
When the display panel (2) starts to be completely displayed via the display panel (2), the counter (6) starts sequentially counting the number of vertical lines on the display panel (2). After that, when the n-bit data fully latched in the register <4) and the count data of the counter (6) match, that is, when the character display on the display panel (2) reaches the boundary, the comparator (7) outputs - As a result, "1." is output and the flip-flop (8) is set. As a result, a set output of "10" is obtained from the flip-flop (8), and the OR gate (
16) to 10. An output is obtained, and now only the transfer gates (17-1) to (17-m) are opened. Then, the display data read from the predetermined address of the display RAM (1) can be displayed on the display panel via the segment drive circuit (20). This allows character display and graphic display to be displayed simultaneously on the display panel (2). At this time, since one input of the AND gate (15) is set to rO by the Q output of the latch circuit (11), the control signal S can be in any state. Contrary to the above explanation, if the upper part of the border of the display panel (2) is to be displayed as a graphic and the lower part of the border is to be displayed as a character, the inverter (19) is connected to the output of the AND gate (16) and the transfer gate (18-1). ) to (18-m).

次に、表示パネル(2)をグラフィック表示のみ、又は
、キャラクタ表示のみとする場合、制御信号S、を「0
」、制御信号S、をグラフィック表示/キャラクタ表示
に応じて各々「0」「1」とすればよい。これによって
、フリップフロップ(8)の出力はANDゲート(14
)によって禁止きれ、ANDゲート(15〉が開いてい
ることから、制御信号S、の変更に応じて表示パネル(
2)にグラフィック表示のみ、又は、キャラクタ表示の
みが行われることになる。
Next, when the display panel (2) is to display only graphics or only characters, the control signal S is set to "0".
” and the control signal S may be respectively set to “0” and “1” depending on the graphic display/character display. As a result, the output of the flip-flop (8) becomes the AND gate (14).
), and since the AND gate (15) is open, the display panel (
2) Only graphic display or only character display is performed.

以上より、1チツプのマイクロコンピュータのみで、表
示パネル(2)にグラフィック表示とキャラクタ表示の
同時表示を容易に行うことができ、これによって、コス
トを抑えることができ、プログラムステップが長くなる
のを抑えて迅速な表示を行うことができ、更に、表示R
AM(1)及びキャラクタジェネレータROM(3)の
記憶容量が犬となるのを抑えてチップの増大を防止でき
ることになる。
From the above, it is possible to easily display graphics and characters simultaneously on the display panel (2) using only a single-chip microcomputer, thereby reducing costs and reducing the length of program steps. It is possible to perform quick display with reduced display R.
This makes it possible to prevent the memory capacity of the AM (1) and character generator ROM (3) from becoming too large, thereby preventing an increase in the number of chips.

(ト)発明の効果 本発明によれば、1個の表示制御回路もしくはこの表示
制御回路を備えた1チツプのマイクロフンピユータのみ
で表示パネルにグラフィック表示及びキャラクタ表示の
同時表示を容易に行えることになる。これによって、コ
ストアップを抑えることができ、プログラムステップが
長くなるのを抑えて迅速な表示を行うことができ、更に
、表示RAM及びキャラクタジェネレータROMの記憶
容量が大となるのを抑えてチップの増大を防止できる等
の利点が得られる。
(G) Effects of the Invention According to the present invention, it is possible to easily display graphics and characters simultaneously on a display panel using only one display control circuit or a one-chip microcomputer equipped with this display control circuit. become. As a result, cost increases can be suppressed, program steps can be prevented from becoming long and display can be performed quickly, and the storage capacity of the display RAM and character generator ROM can be suppressed from becoming large and the chip size can be reduced. Advantages such as being able to prevent the increase in the amount of water are obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の実施例を示す図である。 (1)・・・表示RAM、 (2)・・・表示パネル、
 (3)・・・キャラクタジェネレータROM、 (4
)・・・レジスタ、(6)・・・カウンタ、(7)・・
・コンパレータ、(13)・・・切換回路。
The drawings are diagrams showing embodiments of the invention. (1)...Display RAM, (2)...Display panel,
(3)...Character generator ROM, (4
)...Register, (6)...Counter, (7)...
-Comparator, (13)...switching circuit.

Claims (3)

【特許請求の範囲】[Claims] (1)グラフィック表示のための表示データが記憶され
た表示RAMと、キャラクタ表示のための表示データが
記憶されたキャラクタジェネレータROMと、を備え、
前記表示RAM又は前記キャラクタジェネレータROM
の読み出しデータを表示パネルに表示する表示制御回路
において、前記表示パネルのグラフィック表示部分とキ
ャラクタ表示部分との境界を示すデータがプリセットさ
れるレジスタと、 前記表示パネルの現在表示位置を示すデータを順次カウ
ントするカウンタと、 前記レジスタのプリセットデータと前記カウンタのカウ
ントデータとを一致比較するコンパレータと、 前記コンパレータの出力信号と、前記表示パネルをグラ
フィック表示とキャラクタ表示との同時表示とするため
の制御信号と、に基づいて、前記表示RAM又は前記キ
ャラクタジェネレータROMの読み出しデータを切換出
力する切換回路と、を備えたことを特徴とする表示制御
回路。
(1) Comprising a display RAM storing display data for displaying graphics and a character generator ROM storing display data for displaying characters,
The display RAM or the character generator ROM
A display control circuit that displays readout data on a display panel includes a register in which data indicating a boundary between a graphic display portion and a character display portion of the display panel is preset, and data indicating a current display position of the display panel. a counter for counting; a comparator for comparing the preset data of the register with the count data of the counter; an output signal of the comparator; and a control signal for displaying a graphic display and a character display on the display panel at the same time. and a switching circuit that switches and outputs read data from the display RAM or the character generator ROM based on the following.
(2)切換回路は、コンパレータの出力信号と、表示パ
ネルをグラフィック表示とキャラクタ表示との同時表示
とするための第1の制御信号と、前記表示パネルの所定
表示位置をグラフィック表示又はキャラクタ表示とする
ための第2の制御信号と、に基づいて、表示RAM又は
キャラクタジェネレータROMの読み出しデータを切換
出力することを特徴とする請求項(1)記載の表示制御
回路。
(2) The switching circuit receives the output signal of the comparator, a first control signal for making the display panel display a graphic display and a character display simultaneously, and a predetermined display position on the display panel for displaying a graphic display or a character display. 2. The display control circuit according to claim 1, wherein the display control circuit switches and outputs read data from the display RAM or the character generator ROM based on a second control signal for controlling the display RAM or the character generator ROM.
(3)請求項(1)記載の表示制御回路を備えたことを
特徴とするマイクロコンピュータ。
(3) A microcomputer comprising the display control circuit according to claim (1).
JP2231688A 1990-08-31 1990-08-31 Display controlling circuit and microcomputer provided with the same Pending JPH04112280A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2231688A JPH04112280A (en) 1990-08-31 1990-08-31 Display controlling circuit and microcomputer provided with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2231688A JPH04112280A (en) 1990-08-31 1990-08-31 Display controlling circuit and microcomputer provided with the same

Publications (1)

Publication Number Publication Date
JPH04112280A true JPH04112280A (en) 1992-04-14

Family

ID=16927439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2231688A Pending JPH04112280A (en) 1990-08-31 1990-08-31 Display controlling circuit and microcomputer provided with the same

Country Status (1)

Country Link
JP (1) JPH04112280A (en)

Similar Documents

Publication Publication Date Title
JPH0612863A (en) Dual port DRAM
JPS607812B2 (en) Data buffering device
JPH04112280A (en) Display controlling circuit and microcomputer provided with the same
JPS63169687A (en) display device
JPS585433B2 (en) Display method
JPS6356548B2 (en)
US4777484A (en) Display control device
JPS62240994A (en) Display controller
JPS5835592A (en) display screen splitting device
JP2518461B2 (en) Data verification method
JPH0990936A (en) Display express device
KR890002003B1 (en) CRT control circuit
KR890000887B1 (en) Electronic cash register
JPS60254225A (en) Access method of video ram
JPS60251431A (en) memory display device
JP2833902B2 (en) Display attribute control circuit of bitmap display device
JPH04167160A (en) Information processor
JPS615283A (en) Image display system
JPH04160458A (en) DMA controller peripheral circuit
JPH02163793A (en) Graphics display device
JPS60175093A (en) Liquid crystal display
JPH0651751A (en) Image display device
JPS59151373A (en) Automatic address controller
JPH026996A (en) Display device
JPH06208539A (en) High-speed data transfer system