JPH04112280A - 表示制御回路及びそれを備えたマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、表示制御回路及びそれを備えたマイクロコン
ピュータに関し、特に、ＬＣＤ等の表示パネルにグラフ
ィック表示とキャラクタ表示とを同時に行うのに好適な
表示制御回路及びそれを備えたマイクロコンピュータに
関するものである。

（ロ）従来の技術 従来、１チツプのマイクロコンピュータにおい℃、ＬＣ
Ｄ等の表示パネルに所定文字の表示を行う場合、グラフ
ィック表示又はキャラクタ表示の何れか一方を交互に表
示するのみで、両表示を同時に行うことはできなかった
。こうした１チツプのマイクロコンピュータの従来技術
として、特願昭６３−２８６０４３号に示すものがある
。即ち、特願昭６３−２８６０４３号に示すマイクロコ
ンピュータによれば、１ビツトデータが表示パネルの１
ドツトの点灯／消灯に対応する所謂グラフィック表示の
ための表示データ、又は、キャラクタ表示のための文字
コードが記憶される表示ＲＡＭと、キャラクタ表示のた
めの表示データが記憶きれるキャラクタジェネレータＲ
ＯＭとを内蔵している。そして、前記マイクロコンピュ
ータをグラフィック表示用として使用する場合、表示Ｒ
ＡＭにグラフィック表示のだめの表示データを記憶許せ
、表示ＲＡＭの指定アドレスから読み用字れた表示デー
タによって、表示パネルに所定文字の表示を行っていた
。一方、前記マイクロコンピュータをキャラクタ表示用
として使用する場合、表示ＲＡＭにキャラクタジェネレ
ータＲＯＭのアドレスをアクセスするだめのアドレスデ
ータ所謂文字コードを記憶させておき、表示ＲＡＭの指
定アドレスから読み出された文字コードでキャラクタジ
ェネレータＲＯＭの指定アドレスをアクセス＃せ、この
時キャラクタジェネレータＲＯＭから読み出された表示
データによって、表示パネルに所定文字の表示を行って
いた。

（ハ）発明が解決しようとする課題 しかしながら、従来の技術においては、グラフィック表
示とキャラクタ表示との制御方式が異なる為、１チツプ
のマイクロコンピュータで両表示を同時に行うことはで
きなかった。その為、現在のニーズ（例えば、グラフィ
ックイコライザのレベル表示と各レベルに対応する周波
数文字表示との同時表示等）に応じて、両表示を同時に
行うには、２個のマイクロコンピュータが必要になって
しまい、コスト高となる問題点があった。

また、両表示をむりやり１チツプのマイクロコンピュー
タで行おうとして゛、グラフィック表示のみを用いた場
合、表示ＲＡＭの１ビツトデータを表示パネルの１ドツ
トに対応させて文字表示を行わなければならない為、表
示ＲＡＭの記憶容量が非常に犬となり、チップが大型化
してしまう問題点があった。更に、プログラムステップ
が長くなり、表示に時間がかかる問題点があった。

また、両表示をむりやり１チツプのマイクロコンピュー
タで行おうとして、キャラクタ表示のみを用いた場合、
キャラクタジェネレータＲＯＭに記憶きれる文字パター
ンの種類が多くなり、キャラクタジェネレータＲＯＭの
記憶容量が犬となってしまう問題点があった。

そこで、本発明は、グラフィック表示及びキャラクタ表
示の同時表示を１チツプで行うことができるマイクロコ
ンピュータを提供することを目的とする。

（二〉課題を解決するための手段 本発明は、前記問題点を解決する為に成きれたものであ
り、グラフィック表示のための表示データが記憶きれた
表示ＲＡＭと、キャラクタ表示のための表示データが記
憶されたキャラクタジェネレータＲＯＭと、を備え、前
記表示ＲＡＭ又は前記キャラクタジェネレータＲＯＭの
読み出しデータを表示パネルに表示する表示制御回路に
おいて、前記表示パネルのグラフィック表示部分とキャ
ラクタ表示部分との境界を示すデータがプリセットきれ
るレジスタと、前記表示パネルの現在表示位置を示すデ
ータを順次カウントするカウンタと、前記レジスタのプ
リセットデータと前記カウンタのカウントデータとを一
致比較するコンパレータと、前記コンパレータの出力信
号と、前記表示パネルをグラフィック表示とキャラクタ
表示との同時表示とするための制御信号と、に基づいて
、前記表示ＲＡＭ又は前記キャラクタジェネレータＲＯ
Ｍの読み出しデータを切換出力する切換回路と、を備え
たことを特徴とする。また、この表示制御回路をマイク
ロコンピュータに備えたことを特徴とする。

（＊）作用 本発明によれば、１個の表示制御回路、もしくはこの表
示制御回路を内蔵した１チツプのマイクロフンピユータ
のみで、グラフィック表示とキャラクタ表示の同時表示
を表示パネルに行うことができる。

（へ）実施例 本発明の詳細を図面に従って具体的に説明する。尚、本
実施例においては、表示制御回路をマイクロコンピュー
タに内蔵しているものとする。

図面は、本発明の実施例を示す図である。

図面において、（１）は表示ＲＡＭであり、該表示ＲＡ
Ｍ（１）の所定アドレスには、ＬＣＤ等の表示パネル（
２）の１ドツトに１ビツトデータが対応する表示データ
が記憶きれ、また、該表示ＲＡＭ（１）の残余の所定ア
ドレスには、後述のキャラクタジェネレータＲＯＭ（３
）をアクセスするための文字コードが記憶きれているも
のとする。キャラクタジェネレータＲＯＭ（３）には、
表示パネル（２）に所定文字を表示するための表示デー
タが記憶され、該キャラクタジェネレータＲＯＭ（３）
の所定アドレスは表示ＲＡＭ（１）に記憶された文字フ
ードによってアクセスされる。即ち、キャラクタジェネ
レータＲＯＭ（３）の表示データと表示ＲＡＭ（１）の
文字コードとは、表示パネル（２）の指定位置に表示し
たい文字に対応している。（４）は、ラッチ回路（５−
１）〜（５−ｎ）から成るレジスタであり、該レジスタ
（４）には、表示パネル（２）をグラフィック表示とキ
ャラクタ表示の同時表示とする際、表示パネル（２）の
境界となる部分（例えば垂直方向のライン数）を示すｎ
ビットのデータＡＤ１〜ＡＤｎがプリセットされる。ま
た、前記データＡＤＺ〜ＡＤｎはクロックＣＫ２によっ
てラッチ回路＜５−１）〜（５−ｎ）にラッチきれるも
のとする。

（６〉はｎビットのカウンタであり、該カウンタ（６）
は、表示パネル（２）における垂直方向ライン数をカウ
ントする。（７）はコンパレータであり、レジスタ（４
）のプリセットデータとカウンタ（６）のカウントデー
タとを比較しで一致検出を行い、両データが一致した時
に一致出力「１」を出力する。

（８）はＮＯＲゲート（９）（１０）より成るブリップ
フロップであり、ＮＯＲゲート（９）の一方の入力には
イニシャル時に１１」となるリセット信号Ｒ３Ｔが印加
され、ＮＯＲゲート（１０）の一方の入力にはコンパレ
ータ（７）出力が印加される。（１１）はラッチ回路で
あり、該ラッチ回路（１１）には、表示パネル（２）を
グラフィック表示及びキャラクタ表示の同時表示とする
時に１１１、表示パネル（２）をグラフィック表示又は
キャラクタ表示の何れか一方の表示とする時に「０．と
なる制御信号ｓＩがラッチされる。　（１２）はラッチ
回路であり、該ラッチ回路（１２）には、表示パネル（
２）をグラフィック表示又はキャラクタ表示とする状態
において、グラフィック表示とする時に「Ｏ」、キャラ
クタ表示とする時に「１．となる制御信号Ｓ、がラッチ
される。これ等ラッチ回路（１１）（１２）はクロック
ＣＫＩに基づいて制御信号Ｓ、Ｓ、のラッチを行う。（
１３）は、表示パネル（２）における境界の上下におい
てグラフィック表示とキャラクタ表示とを切り換えるた
めの切換回路であり、該切換回路（１３）ハ、ＡＮＤゲ
ート（１４）（１５）及びＯＲゲート（１６）で構成さ
れる切換ゲートと、表示ＲＡＭ（１）とキャラクタジェ
ネレータＲＯＭ（２）の読み出しデータを切換出力する
トランスファゲート（１７−１）〜（１７−ｍ）、（１
Ｂ−１）（１８−ｍ）と、該トランスファゲート（１７
−１）〜（１７−ｍ）、（１８−１）〜（１８−ｍ　）
の動作を切り換えるためのインバータ（１９）より成る
。尚、表示ＲＡＭ（１）及びキャラクタシェネｔ、−４
ＲＯＭ（３）の読み出しデータはｍビットとする。　（
２０）はセグメント駆動回路であり、表示ＲＡＭ（１）
又はキャラクタジェネレータＲＯＭ（３）からの読み出
しデータを表示パネル（２）に表示できる状態とすル、
尚、セグメント駆動回路（２０）出力までが１チツプの
マイクロコンピュータに内蔵されるものとし、コモン駆
動回路は、説明上、省略するものとする。

では、図面を基に動作を説明する。

例えば、表示パネル（２）の垂直方向ラインの中心をグ
ラフィック表示とキャラクタ表示の境界とし、上半分に
キャラクタ表示を、下半分にグラフィック表示を同時表
示する場合について説明する。この場合、ラッチ回路（
１１）には「１」の制御信号ＳＩがクロックＣＫＩによ
ってラッチされ、レジスタ（４）を構成するラッチ回Ｍ
（５−１）〜（５−ｎ）には、表示パネル（２〉の境界
を示すｎビットデータがラッチされている。更に、フリ
ップフロップ（８）は「１」のリセット信号Ｒ８Ｔによ
ってイニシャルリセットされた状態であり、即ち、トラ
ンスファゲート（１８−１）〜（１８−ｍ）のみが開い
ている。

そして、表示ＲＡＭ（１）の文字フードによってキャラ
クタジェネレータＲＯＭ（３）の所定アドレスがアクセ
スされ、該キャラクタジェネレータＲＯＭ　（３）から
読み出された表示データがセグメント駆動回路（２０）
を介して表示パネル（２）に表示きれ始めると、カウン
タ（６）は表示パネル（２）の垂直方向ライン数を順次
カウントし始める。その後、レジスタ〈４）にラッチき
れたｎビットデータとカウンタ（６）のカウントデータ
が一致すると、即ち、表示パネル（２）へのキャラクタ
表示が境界に達すると、コンパレータ（７）から−散出
力として「１．が出力きれ、フリップフロップ（８）は
セットされることになる。この結果、フリップフロップ
（８）から１０」のセット出力が得られ、ＯＲゲート（
１６）から１０．出力が得られ、今度は、トランスファ
ゲート（１７−１）〜（１７−ｍ）のみが開くことにな
る。そして、表示ＲＡＭ（１）の所定アドレスから読み
出された表示データがセグメント駆動回路（２０）を介
して表示パネルに表示きれることになる。これより、表
示パネル（２）にキャラクタ表示とグラフィック表示と
を同時表示できることになる。尚、この時、ＡＮＤゲー
ト（１５）の一方の入力はラッチ回路（１１）のＱ出力
によってｒＯ」となっている為、制御信号Ｓ、はどの様
な状態であっても差し支えない、また、上記説明とは逆
に、表示パネル（２）の境界上部をグラフィック表示と
し、境界下部をキャラクタ表示とする場合には、インバ
ータ（１９）をＡＮＤゲート（１６）の出力とトランス
ファゲート（１８−１）〜（１８−ｍ）の制御入力との
間に接続すればよい。

次に、表示パネル（２）をグラフィック表示のみ、又は
、キャラクタ表示のみとする場合、制御信号Ｓ、を「０
」、制御信号Ｓ、をグラフィック表示／キャラクタ表示
に応じて各々「０」「１」とすればよい。これによって
、フリップフロップ（８）の出力はＡＮＤゲート（１４
）によって禁止きれ、ＡＮＤゲート（１５〉が開いてい
ることから、制御信号Ｓ、の変更に応じて表示パネル（
２）にグラフィック表示のみ、又は、キャラクタ表示の
みが行われることになる。

以上より、１チツプのマイクロコンピュータのみで、表
示パネル（２）にグラフィック表示とキャラクタ表示の
同時表示を容易に行うことができ、これによって、コス
トを抑えることができ、プログラムステップが長くなる
のを抑えて迅速な表示を行うことができ、更に、表示Ｒ
ＡＭ（１）及びキャラクタジェネレータＲＯＭ（３）の
記憶容量が犬となるのを抑えてチップの増大を防止でき
ることになる。

（ト）発明の効果 本発明によれば、１個の表示制御回路もしくはこの表示
制御回路を備えた１チツプのマイクロフンピユータのみ
で表示パネルにグラフィック表示及びキャラクタ表示の
同時表示を容易に行えることになる。これによって、コ
ストアップを抑えることができ、プログラムステップが
長くなるのを抑えて迅速な表示を行うことができ、更に
、表示ＲＡＭ及びキャラクタジェネレータＲＯＭの記憶
容量が大となるのを抑えてチップの増大を防止できる等
の利点が得られる。

【図面の簡単な説明】

図面は本発明の実施例を示す図である。 （１）・・・表示ＲＡＭ、　（２）・・・表示パネル、
　（３）・・・キャラクタジェネレータＲＯＭ、　（４
）・・・レジスタ、（６）・・・カウンタ、（７）・・
・コンパレータ、（１３）・・・切換回路。

Claims (3)

【特許請求の範囲】
1. （１）グラフィック表示のための表示データが記憶され
   た表示ＲＡＭと、キャラクタ表示のための表示データが
   記憶されたキャラクタジェネレータＲＯＭと、を備え、
   前記表示ＲＡＭ又は前記キャラクタジェネレータＲＯＭ
   の読み出しデータを表示パネルに表示する表示制御回路
   において、前記表示パネルのグラフィック表示部分とキ
   ャラクタ表示部分との境界を示すデータがプリセットさ
   れるレジスタと、 前記表示パネルの現在表示位置を示すデータを順次カウ
   ントするカウンタと、 前記レジスタのプリセットデータと前記カウンタのカウ
   ントデータとを一致比較するコンパレータと、 前記コンパレータの出力信号と、前記表示パネルをグラ
   フィック表示とキャラクタ表示との同時表示とするため
   の制御信号と、に基づいて、前記表示ＲＡＭ又は前記キ
   ャラクタジェネレータＲＯＭの読み出しデータを切換出
   力する切換回路と、を備えたことを特徴とする表示制御
   回路。
2. （２）切換回路は、コンパレータの出力信号と、表示パ
   ネルをグラフィック表示とキャラクタ表示との同時表示
   とするための第１の制御信号と、前記表示パネルの所定
   表示位置をグラフィック表示又はキャラクタ表示とする
   ための第２の制御信号と、に基づいて、表示ＲＡＭ又は
   キャラクタジェネレータＲＯＭの読み出しデータを切換
   出力することを特徴とする請求項（１）記載の表示制御
   回路。
3. （３）請求項（１）記載の表示制御回路を備えたことを
   特徴とするマイクロコンピュータ。