JPH0411432A - デジタル信号再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はデジタル信号再生回路に関する。

（ロ）従来の技術 従来、デジタル信号の伝送において、伝送媒体を効率的
に利用するために、位相シフトキーイング（ＰＳＫ）等
のデジタル変調を施して情報信号を伝送することが行わ
れている。

この様に、２相位相シフトキーイング信号を復調し、情
報信号を再生するための回路としては、第３図に示した
如きコスタスループが知られている。

第３図において、（１）は入力端子、（２）は搬送波信
号を発振する電圧制御発振器（Ｖ　ＣＯ）、（３）は入
力端子（１）から供給された２相位相シフトキーイング
信号とＶＣＯ（２）から供給された発振信号とを乗算す
る第１乗算器、（４）は入力端子（１）から供給された
２相位相シフトキーイング信号と移相回路（５）にて９
０度移相されたＶＣＯ（２）からの発振信号とを乗算す
る第２乗算器、（６）は第１乗算器（３）の出力側に接
続された第１０−バスフイルタ、（７）は第２乗算器（
４）の出力側に接続された第２０−バスフイルタ、（８
）は第１０−バスフイルタ（６）の出力と第２０−パス
フイルタ（７）の出力とを乗算する第３乗算器、（９）
は第３乗算器（８）の出力側に接続され、低域信号成分
を制御信号としてＶＣＯ（２）に供給するループフィル
タである。

次に、動作について説明する。

今、入力信号を±Ａｃ　ｏ　ｓ（ωｔ＋φ）、［但しφ
はｖＣＯの出力と入力信号との位相差コとすると、この
入力信号とＶＣＯからの出力信号ｃｏｓωｔとを乗算す
る第１乗算器（３）の出力は、±Ａ／２（ｃｏｓφ＋ｃ
ｏｓ（２ωｔ＋φ）となり、また第１０−パスフイルタ
（６）を通過した信号は、高周波信号成分が除去されて
±Ａ／２ｃｏｓφとなる。なお、φの値が小さいときは
第１０−パスフイルタ（６）の出力は、±Ａ／２、即ち
２相位相シフトキーインク信号となる。

一方、移相器（５）の出力ｓｉｎωｔと入力信号とを乗
算する第２乗算器（４）の出力は、±Ａ／２（ｓｉｎφ
十５ｉｎ（２ωｔ＋φ））となり、また第２０−バスフ
イルタ（７）を通過した信号は、±Ａ／２ｓｉｎφとな
る。

この第１及び第２０−バスフイルタ（６）（７）の出力
を乗算する第３乗算器（８）の出力は、Ａ”／４ｓｊｎ
２φ舛Ａ２φ／２となり、位相差φに比例することにな
る。

従って、第３乗算器（８）の出力に基づき前記位相差が
Ｏになるように、ＶＣＯ（２）の発振出力を制御するこ
とにより、２相位相シフトキーイング信号の復調を行う
ことができる。

（ハ）発明が解決しようとする課題 上記コスタスループによれば、信号伝送路上で雑音が発
生した場合、当該雑音の除去は第１０−パスフイルタの
如きアナログフィルタにて行われているため、前記雑音
を完全に除去することができず、復調信号に雑音が存在
したままになってしまうという問題を有していた。

（ニ）課題を解決するための手段 上記の点に鑑み、本発明は入力されたデジタル変調信号
を復調する復調手段と、この復調手段にて復調されたデ
ジタル信号の一方の状態にて能動状態に設定され、当該
能動状態において第１クロック源からのクロック信号を
計数する計数手段と、前記第１クロック源からのクロッ
ク信号よりも低い周波数を有し、前記計数手段にリセッ
ト信号を供給する第２クロック源と、前記計数手段から
の出力と基準値とを比較する比較手段と、この比較手段
の出力を保持する保持手段とよりなることを特徴とする
。

（ホ）作用 本発明によれば、コスタスループ等の復調手段にて復調
されたデジタル信号の一方の状態、例えばＨレベルにて
計数手段を能動状態に設定し、第１クロック源からのク
ロック信号を計数する。

そして、この計数結果を基準値と比較し、その値を再生
されたデジタル信号として出力する。

（へ）実施例 第１図は本発明の一実施例を示す図である。第１図にお
いて、（１０）はデジタル変調された信号が供給される
入力端子、（１１）は前記デジタル変調された信号を元
のデジタル信号に復調する復調回路で、例えば入力端子
（１０）から供給される信号が２相位相シフトキーイン
グ信号であれば、コスタスループにて構成される。（１
２）は第１クロック源、（１３）は復調回路（１１）に
て復調されたデジタル信号がＨレベル状態にあるとき、
第１クロック源（１２）からのクロック信号を計数する
計数回路、（１４）は計数回路（１３）からの計数値と
基準値とを比較する比較回路、（１５）は比較回路（１
４）からの出力信号を保持する保持回路、（１６）は保
持回路（１５）の出力に基づきデジタル信号のエツジに
同期した信号を発生する、ＰＬＬにて構成された第２ク
ロック源である。

なお、第２クロンク源（１６）からの出力信号は、リセ
ット信号として計数回路（１３）に供給され、計数回路
（１３）は、この信号の立ち下がりに応じてリセットさ
れる。また、前記クロック源（１６）からの出力信号は
、保持回路（１５）にも供給され、保持回路（１６）は
この信号の立ち上がりに応じて比較回路（１４）の出力
信号を保持する。

次に動作について説明する。

今、第２図（ａ）に示した如き信号が復調回路（１１）
から供給されると、計数回路（１３）は前記復調回路（
１１）からの出力信号がＨレベルのとき、クロック信号
［第２図（Ｃ）］を計数し、その計数値は第２図（ｃｌ
）に示す様に変化する。

斯る計数値は、比較回路（１４）に供給され、基準値と
比較される。基準値は、１つのデータ発生期間における
クロック信号の発生回数がＮ回であるとすると、Ｎ／２
（小数点以下は切り捨て）に設定されるものとする。こ
の場合、Ｎ＝５とし、基準値は３とする。

各データ期間におけるクロック信号の計数が進み、その
計数結果が３になると、比較回路（１４）の出力Ｅ第２
図（ｅ）参照コがＨレベルになり、第２クロック源（１
６）からの出力信号［第２図（ｂ）参照］の立ち上がり
に応じて該Ｈレベル出力が保持回路（１５）の保持され
る。その後、第２クロック源（１６）からの出力信号の
立ち下がりに応じて計数回路（１３）がリセットされる
。

斯る保持回路（１５）の出力は、第２クロック源（１６
）の次の出力が供給されるまで、保持される。

斯くして、雑音が除去されたデジタル信号が再生される
。

（ト）発明の効果 本発明によれば、信号伝送路上で雑音が発生したとして
も、当該雑音を完全に除去したデジタル信号を再生する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図（ａ　）（
ｂ　）（ｃ　）（ｄ　）（ｅ　）（ｆ　）は本発明を説
明するための波形図、第３図は従来例を示す図である。 （１０）・・・入力端子、（１１）・・・復調回路、（
１２）・・・第２クロック源、（１３）・・・計数回路
、（１４）・・・比較回路、（１５）・・・保持回路、
（１６）・・・第２クロック源。

Claims (1)

【特許請求の範囲】
1. （１）入力されたデジタル変調信号を復調する復調手段
   と、この復調手段にて復調されたデジタル信号の一方の
   状態にて能動状態に設定され、当該能動状態において第
   １クロック源からのクロック信号を計数する計数手段と
   、前記第１クロック源からのクロック信号よりも低い周
   波数を有し、前記計数手段にリセット信号を供給する第
   ２クロック源と、前記計数手段からの出力と基準値とを
   比較する比較手段と、この比較手段の出力を保持する保
   持手段とよりなるデジタル信号再生回路。