JPH04260239A - タイミング抽出回路 - Google Patents
タイミング抽出回路Info
- Publication number
- JPH04260239A JPH04260239A JP3022032A JP2203291A JPH04260239A JP H04260239 A JPH04260239 A JP H04260239A JP 3022032 A JP3022032 A JP 3022032A JP 2203291 A JP2203291 A JP 2203291A JP H04260239 A JPH04260239 A JP H04260239A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- timing
- controlled oscillator
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 35
- 238000005070 sampling Methods 0.000 claims description 22
- 238000000605 extraction Methods 0.000 claims description 10
- 239000000284 extract Substances 0.000 abstract description 2
- 230000000630 rising effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はタイミング抽出回路に関
し、特にＣＭＩ信号からタイミング情報を抽出するタイ
ミング抽出回路に関するものである。
し、特にＣＭＩ信号からタイミング情報を抽出するタイ
ミング抽出回路に関するものである。
【０００２】
【従来の技術】ＣＭＩ信号からタイミング情報を抽出す
る従来のタイミング抽出回路は、フリップフロップ回路
の入力端子ＤにＣＭＩ信号を加え、タイミング端子Ｃに
電圧制御発振器の発振出力を加えてサンプリングするこ
とにより両者の位相差を検出し、位相差が小さくなるよ
うに電圧制御発振器の発振位相を制御する構成であった
。
る従来のタイミング抽出回路は、フリップフロップ回路
の入力端子ＤにＣＭＩ信号を加え、タイミング端子Ｃに
電圧制御発振器の発振出力を加えてサンプリングするこ
とにより両者の位相差を検出し、位相差が小さくなるよ
うに電圧制御発振器の発振位相を制御する構成であった
。
【０００３】従来例について図面を用いて説明する。図
３に従来のタイミング抽出回路の構成を、図４にこの従
来例における信号波形例を示す。
３に従来のタイミング抽出回路の構成を、図４にこの従
来例における信号波形例を示す。
【０００４】ここで、ＣＭＩ信号は、原情報信号“０”
を２倍のビットレートの“０、１”に対応させ、原情報
信号“１”を２倍のビットレートの“０、０”または“
１、１”の何れかに対応させて交互に送出するような構
成の２値ＮＲＺ信号である。図４に示す入力ＣＭＩ信号
１０１はこのＣＭＩ信号を反転した信号である。
を２倍のビットレートの“０、１”に対応させ、原情報
信号“１”を２倍のビットレートの“０、０”または“
１、１”の何れかに対応させて交互に送出するような構
成の２値ＮＲＺ信号である。図４に示す入力ＣＭＩ信号
１０１はこのＣＭＩ信号を反転した信号である。
【０００５】図３の従来例に於て、入力ＣＭＩ信号１０
１はＤ型フリップフロップ回路（ＦＦ）２の入力端子Ｄ
に加えられ、電圧制御発振器（ＶＣＯ）４の発振出力１
０７はタイミング端子Ｃに加えられる。
１はＤ型フリップフロップ回路（ＦＦ）２の入力端子Ｄ
に加えられ、電圧制御発振器（ＶＣＯ）４の発振出力１
０７はタイミング端子Ｃに加えられる。
【０００６】図４に示すように、原情報信号が“０”の
場合は、入力ＣＭＩ信号１０１はタイムスロットＴの中
間点ｔａに於て立ち下がり（“１”→“０”）が存在し
、立ち上がり（“０”→“１”）は存在しない。ＶＣＯ
４の発振出力１０７の立ち上がりの位相がタイムスロッ
トＴの中間点ｔａより進んでいる場合（サンプリング点
がｔ１）はＦＦ２の出力は“０”となり、位相がタイム
スロットＴの中間点ｔａより遅れている場合（サンプリ
ング点がｔ２）はＦＦ２の出力は“１”となる。この様
にして、ＦＦ２からは入力ＣＭＩ信号１０１とＶＣＯ４
の発振出力１０７との位相差が比較出力１０５として検
出され、比較出力１０５に含まれる不要な雑音・高周波
成分が低域通過回路（ＬＰＦ）３で除去され、低域信号
成分１０６となる。低域信号成分１０６は、比較出力１
０５の“１”，“０”の割合を同じにするように、“０
”の割合が多ければＶＣＯ４の発振出力１０７を遅らせ
、“１”の割合が多ければＶＣＯ４の発振出力１０４を
進ませるように、ＶＣＯ４の発振出力１０７を制御する
。
場合は、入力ＣＭＩ信号１０１はタイムスロットＴの中
間点ｔａに於て立ち下がり（“１”→“０”）が存在し
、立ち上がり（“０”→“１”）は存在しない。ＶＣＯ
４の発振出力１０７の立ち上がりの位相がタイムスロッ
トＴの中間点ｔａより進んでいる場合（サンプリング点
がｔ１）はＦＦ２の出力は“０”となり、位相がタイム
スロットＴの中間点ｔａより遅れている場合（サンプリ
ング点がｔ２）はＦＦ２の出力は“１”となる。この様
にして、ＦＦ２からは入力ＣＭＩ信号１０１とＶＣＯ４
の発振出力１０７との位相差が比較出力１０５として検
出され、比較出力１０５に含まれる不要な雑音・高周波
成分が低域通過回路（ＬＰＦ）３で除去され、低域信号
成分１０６となる。低域信号成分１０６は、比較出力１
０５の“１”，“０”の割合を同じにするように、“０
”の割合が多ければＶＣＯ４の発振出力１０７を遅らせ
、“１”の割合が多ければＶＣＯ４の発振出力１０４を
進ませるように、ＶＣＯ４の発振出力１０７を制御する
。
【０００７】一方、原情報信号が“１”の場合は、タイ
ムスロットＴの中間点ｔａには立ち上がりも立ち下がり
も存在しないため、ＶＣＯ４の発振出力１０７の立ち上
がりの位相の進み・遅れがあってもＦＦ２の比較出力１
０５に変化はなく、制御に影響を与えることはない。ま
た、タイムスロットＴの境界点ｔｂに於ては、立ち上が
り・立ち下がりが存在するため、位相差に対してＦＦ２
の比較出力１０５に規則性がなく、即ち位相差情報が存
在せず、この点でＶＣＯ４の発振出力１０７の位相が入
力ＣＭＩ信号１０１の位相にロックすることはない。
ムスロットＴの中間点ｔａには立ち上がりも立ち下がり
も存在しないため、ＶＣＯ４の発振出力１０７の立ち上
がりの位相の進み・遅れがあってもＦＦ２の比較出力１
０５に変化はなく、制御に影響を与えることはない。ま
た、タイムスロットＴの境界点ｔｂに於ては、立ち上が
り・立ち下がりが存在するため、位相差に対してＦＦ２
の比較出力１０５に規則性がなく、即ち位相差情報が存
在せず、この点でＶＣＯ４の発振出力１０７の位相が入
力ＣＭＩ信号１０１の位相にロックすることはない。
【０００８】この様に原情報信号のうち“０”をもとに
して、ＦＦ２のサンプリング点がタイムスロットＴの中
間点ｔａになるようにＶＣＯ４の発振出力１０７を制御
して、入力ＣＭＩ信号１０１の位相にＶＣＯ４の発振出
力１０７の位相をロックさせる。
して、ＦＦ２のサンプリング点がタイムスロットＴの中
間点ｔａになるようにＶＣＯ４の発振出力１０７を制御
して、入力ＣＭＩ信号１０１の位相にＶＣＯ４の発振出
力１０７の位相をロックさせる。
【０００９】
【発明が解決しようとする課題】しかし、この従来の構
成では、原情報信号がすべて“１”即ちＣＣＩＴＴで規
定されているＡＩＳ（Ａｌａｒｍ Ｉｎｄｉｃａｔｉ
ｏｎ Ｓｉｇｎａｌ）信号である場合、前述したよう
に、入力ＣＭＩ信号１０１のタイムスロットＴの中間点
ｔａでは立ち上がりも立ち下がりも存在しないため、Ｆ
Ｆ２の出力はＶＣＯ４の発振出力１０７の立ち上がりの
位相が進んでいる場合でも（サンプリング点がｔ１）遅
れている場合でも（サンプリング点がｔ２）ＦＦ２の比
較出力の“１”，“０”の割合は位相差によらず、常に
同じになる。つまり、ＦＦ２の出力は入力ＣＭＩ信号と
の位相差の情報を全く含まないために、ＶＣＯ４の発振
出力の位相は入力ＣＭＩ信号の位相に対しロックしない
。
成では、原情報信号がすべて“１”即ちＣＣＩＴＴで規
定されているＡＩＳ（Ａｌａｒｍ Ｉｎｄｉｃａｔｉ
ｏｎ Ｓｉｇｎａｌ）信号である場合、前述したよう
に、入力ＣＭＩ信号１０１のタイムスロットＴの中間点
ｔａでは立ち上がりも立ち下がりも存在しないため、Ｆ
Ｆ２の出力はＶＣＯ４の発振出力１０７の立ち上がりの
位相が進んでいる場合でも（サンプリング点がｔ１）遅
れている場合でも（サンプリング点がｔ２）ＦＦ２の比
較出力の“１”，“０”の割合は位相差によらず、常に
同じになる。つまり、ＦＦ２の出力は入力ＣＭＩ信号と
の位相差の情報を全く含まないために、ＶＣＯ４の発振
出力の位相は入力ＣＭＩ信号の位相に対しロックしない
。
【００１０】この様に、従来のタイミング抽出回路では
、原情報信号の内容によって、タイミング抽出ができな
くなるという欠点があった。
、原情報信号の内容によって、タイミング抽出ができな
くなるという欠点があった。
【００１１】
【課題を解決するための手段】本発明のタイミング抽出
回路は、ＣＭＩ信号のクロック周波数で発振できる電圧
制御発振器と、この電圧制御発振器の発振出力を前記Ｃ
ＭＩ信号のタイムスロットの境界のタイミングでサンプ
リングするサンプリング手段と、このサンプリング手段
のサンプリング出力を入力し出力で前記電圧制御発振器
の発振位相を制御する低域通過回路とを備えている。
回路は、ＣＭＩ信号のクロック周波数で発振できる電圧
制御発振器と、この電圧制御発振器の発振出力を前記Ｃ
ＭＩ信号のタイムスロットの境界のタイミングでサンプ
リングするサンプリング手段と、このサンプリング手段
のサンプリング出力を入力し出力で前記電圧制御発振器
の発振位相を制御する低域通過回路とを備えている。
【００１２】前記サンプリング手段は、前記電圧制御発
振器の発振出力を入力端子に入力し前記ＣＭＩ信号をタ
イミング端子に入力するＤ型フリップフロップ回路であ
ってもよい。
振器の発振出力を入力端子に入力し前記ＣＭＩ信号をタ
イミング端子に入力するＤ型フリップフロップ回路であ
ってもよい。
【００１３】
【実施例】次に本発明について図面を参照して説明する
。
。
【００１４】図１に本発明の一実施例の構成を示し、図
２にこの実施例における信号波形図を示す。
２にこの実施例における信号波形図を示す。
【００１５】図１の実施例に於て、入力ＣＭＩ信号１０
１はＤ型フリップフロップ回路（ＦＦ）２のタイミング
端子Ｃに加えられ、電圧制御発振器（ＶＣＯ）４の発振
出力１０４は入力端子Ｄに加えられる。
１はＤ型フリップフロップ回路（ＦＦ）２のタイミング
端子Ｃに加えられ、電圧制御発振器（ＶＣＯ）４の発振
出力１０４は入力端子Ｄに加えられる。
【００１６】図２に示すように、原情報信号が“０”の
場合は、入力ＣＭＩ信号１０１はタイムスロットＴの境
界点ｔｂに於てのみ必ず立ち上がり（“０”→“１”）
が存在する。ＶＣＯ４の発振出力１０４の立ち上がりの
位相がタイムスロットＴの境界点ｔｂより進んでいる場
合は（サンプリング点がｔ２）ＦＦ２の出力は“０”と
なり、位相がタイムスロットＴの境界点ｔｂより遅れて
いる場合（サンプリング点がｔ１）はＦＦ２の出力は“
１”となる。この様にして、ＦＦ２からは入力ＣＭＩ信
号１０１とＶＣＯ４の発振出力１０４との位相差が比較
出力１０２として検出され、比較出力１０２に含まれる
不要な雑音・高周波成分がＬＰＦ３で除去され、低域信
号成分１０３となる。低域信号成分１０３は、比較出力
１０２の“１”，“０”の割合を同じにするように、“
０”の割合が多ければＶＣＯ４の発振出力１０４を遅ら
せ、“１”の割合が多ければＶＣＯ４の発振出力１０４
を進ませるように、ＶＣＯ４の発振出力１０４を制御す
る。つまり、サンプリング点がタイムスロットＴの境界
点ｔｂになるように制御して、ＶＣＯ４の発振出力１０
４を入力ＣＭＩ信号１０１の位相にロックさせる。
場合は、入力ＣＭＩ信号１０１はタイムスロットＴの境
界点ｔｂに於てのみ必ず立ち上がり（“０”→“１”）
が存在する。ＶＣＯ４の発振出力１０４の立ち上がりの
位相がタイムスロットＴの境界点ｔｂより進んでいる場
合は（サンプリング点がｔ２）ＦＦ２の出力は“０”と
なり、位相がタイムスロットＴの境界点ｔｂより遅れて
いる場合（サンプリング点がｔ１）はＦＦ２の出力は“
１”となる。この様にして、ＦＦ２からは入力ＣＭＩ信
号１０１とＶＣＯ４の発振出力１０４との位相差が比較
出力１０２として検出され、比較出力１０２に含まれる
不要な雑音・高周波成分がＬＰＦ３で除去され、低域信
号成分１０３となる。低域信号成分１０３は、比較出力
１０２の“１”，“０”の割合を同じにするように、“
０”の割合が多ければＶＣＯ４の発振出力１０４を遅ら
せ、“１”の割合が多ければＶＣＯ４の発振出力１０４
を進ませるように、ＶＣＯ４の発振出力１０４を制御す
る。つまり、サンプリング点がタイムスロットＴの境界
点ｔｂになるように制御して、ＶＣＯ４の発振出力１０
４を入力ＣＭＩ信号１０１の位相にロックさせる。
【００１７】また、原情報信号が“１”である場合は、
入力ＣＭＩ信号１０１は２タイムスロット毎に立ち上が
りが存在し、この立ち上がりのあるタイムスロットの境
界点ｔｂに於て、ＶＣＯ４の発振出力１０４がタイミス
ロットの境界点ｔｂより進んでいる場合はＦＦ２の出力
は“０”、位相がタイムスロットＴの境界点ｔｂより遅
れている場合はＦＦ２の出力は“１”となり、原情報信
号が“０”の場合と同様に、低域信号成分１０３は比較
出力１０２の“１”、“０”の割合を同じにするように
、つまり、サンプリング点がタイムスロットＴの境界点
ｔｂになるようにＶＣＯ４の発振出力１０４を制御して
、ＶＣＯ４の発振出力１０４の位相を入力ＣＭＩ信号１
０１の位相にロックさせる。
入力ＣＭＩ信号１０１は２タイムスロット毎に立ち上が
りが存在し、この立ち上がりのあるタイムスロットの境
界点ｔｂに於て、ＶＣＯ４の発振出力１０４がタイミス
ロットの境界点ｔｂより進んでいる場合はＦＦ２の出力
は“０”、位相がタイムスロットＴの境界点ｔｂより遅
れている場合はＦＦ２の出力は“１”となり、原情報信
号が“０”の場合と同様に、低域信号成分１０３は比較
出力１０２の“１”、“０”の割合を同じにするように
、つまり、サンプリング点がタイムスロットＴの境界点
ｔｂになるようにＶＣＯ４の発振出力１０４を制御して
、ＶＣＯ４の発振出力１０４の位相を入力ＣＭＩ信号１
０１の位相にロックさせる。
【００１８】従って、原情報信号が全て“１”である場
合、すなわちＡＩＳ信号である場合でもＦＦ２の比較出
力１０２は入力ＣＭＩ信号１０１とＶＣＯ４の発振出力
１０４との位相差の情報を含んでいるために、安定した
タイミング情報をつねに抽出することができる。
合、すなわちＡＩＳ信号である場合でもＦＦ２の比較出
力１０２は入力ＣＭＩ信号１０１とＶＣＯ４の発振出力
１０４との位相差の情報を含んでいるために、安定した
タイミング情報をつねに抽出することができる。
【００１９】
【発明の効果】以上説明したように本発明は、クロック
周波数で発振できる電圧制御発振器の発振出力をＣＭＩ
信号のタイムスロットの境界のタイミングでサンプリン
グして位相差情報を得ることにより、ＣＭＩ信号の原情
報信号の内容に関わりなく、例えばすべて“１”である
ＡＩＳ信号の伝送においても、安定したタイミング情報
を抽出できる効果がある。
周波数で発振できる電圧制御発振器の発振出力をＣＭＩ
信号のタイムスロットの境界のタイミングでサンプリン
グして位相差情報を得ることにより、ＣＭＩ信号の原情
報信号の内容に関わりなく、例えばすべて“１”である
ＡＩＳ信号の伝送においても、安定したタイミング情報
を抽出できる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図１に示す実施例における信号波形図である。
【図３】従来のタイミング抽出回路のブロック図である
。
。
【図４】図３に示す従来例における信号波形図である。
２ Ｄ型フリップフロップ回路
３ 低域通過回路
４ 電圧制御発振器
Claims (2)
- 【請求項１】 ＣＭＩ信号のクロック周波数で発振で
きる電圧制御発振器と、この電圧制御発振器の発振出力
を前記ＣＭＩ信号のタイムスロットの境界のタイミング
でサンプリングするサンプリング手段と、このサンプリ
ング手段のサンプリング出力を入力し出力で前記電圧制
御発振器の発振位相を制御する低域通過回路とを備える
ことを特徴とするタイミング抽出回路。 - 【請求項２】 前記サンプリング手段は、前記電圧制
御発振器の発振出力を入力端子に入力し前記ＣＭＩ信号
をタイミング端子に入力するＤ型フリップフロップ回路
であることを特徴とする請求項１記載のタイミング抽出
回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022032A JPH04260239A (ja) | 1991-02-15 | 1991-02-15 | タイミング抽出回路 |
| EP19920301224 EP0499479B1 (en) | 1991-02-15 | 1992-02-14 | Clock regeneration circuit |
| DE1992621748 DE69221748T2 (de) | 1991-02-15 | 1992-02-14 | Schaltungsanordnung zur Taktrückgewinnung |
| AU10990/92A AU647240B2 (en) | 1991-02-15 | 1992-02-14 | Clock regeneration circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022032A JPH04260239A (ja) | 1991-02-15 | 1991-02-15 | タイミング抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260239A true JPH04260239A (ja) | 1992-09-16 |
Family
ID=12071635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022032A Pending JPH04260239A (ja) | 1991-02-15 | 1991-02-15 | タイミング抽出回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0499479B1 (ja) |
| JP (1) | JPH04260239A (ja) |
| AU (1) | AU647240B2 (ja) |
| DE (1) | DE69221748T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1256485B (it) * | 1992-12-11 | 1995-12-07 | Alcatel Italia | Estrazione del segnale di clock da un flusso a n mbit/s, in particolare in un ripartitore numerico. |
| AU5404199A (en) * | 1998-09-03 | 2000-03-27 | Gennum Corporation | Slew phase locked loop |
| EP1076435A1 (en) | 1999-08-12 | 2001-02-14 | STMicroelectronics S.r.l. | A detector for detecting timing in a data flow |
| US6748027B1 (en) * | 2000-08-10 | 2004-06-08 | Intel Corporation | CMI signal timing recovery |
| US6614314B2 (en) | 2001-12-03 | 2003-09-02 | Gennum Corporation | Non-linear phase detector |
| ATE304747T1 (de) * | 2002-07-12 | 2005-09-15 | Cit Alcatel | Eingangsschaltung für einen multiplexer mit einem dll phasendetector |
| FR2937203B1 (fr) * | 2008-10-13 | 2011-03-18 | Sagem Defense Securite | Dispositif de reconstitution de l'horloge d'un signal nrz et systeme de transmissoin associe. |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998609A (ja) * | 1972-12-27 | 1974-09-18 | ||
| JPS637050A (ja) * | 1986-06-27 | 1988-01-12 | Sumitomo Electric Ind Ltd | 高速タイミング抽出回路 |
| JPH03243034A (ja) * | 1990-02-21 | 1991-10-30 | Fujitsu General Ltd | クロック再生回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4129748A (en) * | 1975-09-10 | 1978-12-12 | Idr, Inc. | Phase locked loop for providing continuous clock phase correction |
| EP0209306B1 (en) * | 1985-07-09 | 1992-06-10 | Nec Corporation | Phase-locked clock regeneration circuit for digital transmission systems |
-
1991
- 1991-02-15 JP JP3022032A patent/JPH04260239A/ja active Pending
-
1992
- 1992-02-14 EP EP19920301224 patent/EP0499479B1/en not_active Expired - Lifetime
- 1992-02-14 AU AU10990/92A patent/AU647240B2/en not_active Ceased
- 1992-02-14 DE DE1992621748 patent/DE69221748T2/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998609A (ja) * | 1972-12-27 | 1974-09-18 | ||
| JPS637050A (ja) * | 1986-06-27 | 1988-01-12 | Sumitomo Electric Ind Ltd | 高速タイミング抽出回路 |
| JPH03243034A (ja) * | 1990-02-21 | 1991-10-30 | Fujitsu General Ltd | クロック再生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0499479B1 (en) | 1997-08-27 |
| EP0499479A3 (en) | 1992-12-09 |
| AU647240B2 (en) | 1994-03-17 |
| AU1099092A (en) | 1992-08-20 |
| EP0499479A2 (en) | 1992-08-19 |
| DE69221748T2 (de) | 1998-02-12 |
| DE69221748D1 (de) | 1997-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4527277A (en) | Timing extraction circuit | |
| US3805180A (en) | Binary-coded signal timing recovery circuit | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| JPS61208318A (ja) | マンチエスタ符号化データのためのデコーダ | |
| US4831338A (en) | Synchronizing clock signal generator | |
| JP2704103B2 (ja) | 位相比較回路 | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| JPH04260239A (ja) | タイミング抽出回路 | |
| KR970002948B1 (ko) | 비트 클럭 재생 장치 | |
| US4837782A (en) | CMI decoder | |
| US4656431A (en) | Digital frequency discriminator | |
| US4882546A (en) | Demodulation clock generator circuit | |
| US6549598B1 (en) | Clock signal extraction circuit | |
| JP3039526B2 (ja) | Ｐｌｌ回路 | |
| KR860001258B1 (ko) | 클럭 재생회로 | |
| JPH0379888B2 (ja) | ||
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JP2520560B2 (ja) | 位相比較回路 | |
| JPS637050A (ja) | 高速タイミング抽出回路 | |
| JPS5915218B2 (ja) | 位相ロツクル−プ回路 | |
| JPH0230221B2 (ja) | ||
| JPS60223224A (ja) | 位相同期回路 | |
| JPS62149225A (ja) | Ｆｓｋ復調装置 | |
| JPH07154432A (ja) | Ｆｓｋ変調器 | |
| JP2000078212A (ja) | Ｆｓｋ変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970902 |