JPH04114562A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH04114562A JPH04114562A JP2233127A JP23312790A JPH04114562A JP H04114562 A JPH04114562 A JP H04114562A JP 2233127 A JP2233127 A JP 2233127A JP 23312790 A JP23312790 A JP 23312790A JP H04114562 A JPH04114562 A JP H04114562A
- Authority
- JP
- Japan
- Prior art keywords
- image
- conversion
- signal
- circuit
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、アナログ画像信号をアナログ−デジタル（Ａ
／Ｄ）変換によってデジタル信号へ変換する処理機能を
有する画像読取装置に関する。
／Ｄ）変換によってデジタル信号へ変換する処理機能を
有する画像読取装置に関する。
［従来の技術］
従来、ＣＣＤ （電荷結合素子）ラインセンサ等がイメ
ージセンサとして用いられているが、例えばＣＣＤライ
ンセンサから出力される画像信号の振幅は、原稿を照ら
す照明ランプの光量とＣＣＤセンサの感度の積に比例す
る。しかし、照明ランプの明るさ及びＣＣＤセンサの感
度には、個体差のばらつきが存在する。例えば、ＣＣＤ
センサの感度ばらつきは±３０％程度であり、また照明
ランプの明るさに関しては、経時劣化をも考慮すれば＋
２０％から一４０％の範囲をとる可能性がある。このと
きの画像信号の振幅の装！間ばらつきは＋５６％から一
５８％程度になる。
ージセンサとして用いられているが、例えばＣＣＤライ
ンセンサから出力される画像信号の振幅は、原稿を照ら
す照明ランプの光量とＣＣＤセンサの感度の積に比例す
る。しかし、照明ランプの明るさ及びＣＣＤセンサの感
度には、個体差のばらつきが存在する。例えば、ＣＣＤ
センサの感度ばらつきは±３０％程度であり、また照明
ランプの明るさに関しては、経時劣化をも考慮すれば＋
２０％から一４０％の範囲をとる可能性がある。このと
きの画像信号の振幅の装！間ばらつきは＋５６％から一
５８％程度になる。
これらの事情に対して、Ａ／Ｄ変換ＩＣ（集積回路）の
入力信号の振幅は、より狭い範囲に限定される。例えば
、ある５Ｖ［ボルト）単一電源のフラッシュタイプＡ／
Ｄ変換ＩＣの場合には、入力信号の基準電圧は２Ｖ（Ｍ
ＩＮｌ 〜３Ｖ （ＭＡＸＩ”Ｉｎ”ある。よって、先
に述べた振幅の大きさにばらつきのある画像入力信号に
対して、適当な増幅を施してＡ／Ｄ変換可能なゲインに
調整する回路が必要となる。この回路を一般にゲインコ
ントロール回路と呼ぶ。
入力信号の振幅は、より狭い範囲に限定される。例えば
、ある５Ｖ［ボルト）単一電源のフラッシュタイプＡ／
Ｄ変換ＩＣの場合には、入力信号の基準電圧は２Ｖ（Ｍ
ＩＮｌ 〜３Ｖ （ＭＡＸＩ”Ｉｎ”ある。よって、先
に述べた振幅の大きさにばらつきのある画像入力信号に
対して、適当な増幅を施してＡ／Ｄ変換可能なゲインに
調整する回路が必要となる。この回路を一般にゲインコ
ントロール回路と呼ぶ。
従来の画像読取装置のゲインコントロールのやり方とし
ては３つ方式があった。すなわち、ボリューム調整方式
とＤ／Ａ （デジタル−アナログ）変換ＩＣ方式とアナ
ログ除算ＩＣ方式である。
ては３つ方式があった。すなわち、ボリューム調整方式
とＤ／Ａ （デジタル−アナログ）変換ＩＣ方式とアナ
ログ除算ＩＣ方式である。
ボリューム調整方式とは、装置出荷時に画像信号を観測
しながら振幅のゲインをボリューム調整するものである
。その回路構成は、例えば第５図（ａ）に示すものであ
り、演算増幅器１００からなる反転増幅回路の負帰還に
ボリューム（可変抵抗器）１０１を接続して、増幅率の
調整を可能にしている。なお、１０３はＡ／Ｄ変換ＩＣ
である。
しながら振幅のゲインをボリューム調整するものである
。その回路構成は、例えば第５図（ａ）に示すものであ
り、演算増幅器１００からなる反転増幅回路の負帰還に
ボリューム（可変抵抗器）１０１を接続して、増幅率の
調整を可能にしている。なお、１０３はＡ／Ｄ変換ＩＣ
である。
Ｄ／Ａ変換ＩＣ方式とは、８ビツトＤ／Ａ変換ＩＣがア
ナログ基準電圧のハイレベルを入力Ｘ、デジタル入力値
を入力Ｙと考太れば、出力アナログ信号はｘ（Ｙ／２５
６１となることを利用したものである。例えば、第５図
（ｂ）の様に回路を構成すれば、図示しないＣＰＵ （
中央演算処理装置）でゲイン設定値に適当な値Ｙを設定
することによって、ゲインコントロールを行うことが出
来る。なお、１０４はＤ／Ａ変換ＩＣ１１０５はＡ／Ｄ
変換ＩＣである。
ナログ基準電圧のハイレベルを入力Ｘ、デジタル入力値
を入力Ｙと考太れば、出力アナログ信号はｘ（Ｙ／２５
６１となることを利用したものである。例えば、第５図
（ｂ）の様に回路を構成すれば、図示しないＣＰＵ （
中央演算処理装置）でゲイン設定値に適当な値Ｙを設定
することによって、ゲインコントロールを行うことが出
来る。なお、１０４はＤ／Ａ変換ＩＣ１１０５はＡ／Ｄ
変換ＩＣである。
つぎに、第５図（ｃ）に示すアナログ除算ＩＣを用いた
方式を説明する。この方式はアナログ画像信号をアナロ
グ画像信号自身の振幅値で除算するものである。これに
よってアナログ画像信号の振幅の大きさは常に一定値に
調整される。なお、１０６はアナログ除算ＩＣ，１０７
は振幅検知回路、１０８はＡ／Ｄ変換ＩＣである。
方式を説明する。この方式はアナログ画像信号をアナロ
グ画像信号自身の振幅値で除算するものである。これに
よってアナログ画像信号の振幅の大きさは常に一定値に
調整される。なお、１０６はアナログ除算ＩＣ，１０７
は振幅検知回路、１０８はＡ／Ｄ変換ＩＣである。
［発明が解決しようとする課題］
しかしながら、上述のような従来のゲインコントロール
方式には次のような解決すべき課題があった。
方式には次のような解決すべき課題があった。
まず、第１のボリューム調整方式では、回路構成は簡単
であるものの、組立時にボリューム調整という工程が新
たに必要であることを考えると製造コスト的に有利であ
るとは言えない。またそればかりでなく、照明ランプの
経時変化による光量劣下に対応できない等の問題が残る
。
であるものの、組立時にボリューム調整という工程が新
たに必要であることを考えると製造コスト的に有利であ
るとは言えない。またそればかりでなく、照明ランプの
経時変化による光量劣下に対応できない等の問題が残る
。
また、第二のＤ／Ａ変換ＩＣ方式及び第三のアナログ除
算ＩＣ方式に関しては、ポリニーム調整方式に於ける問
題を解決することは出来るが、周波数特性の優れたＤ／
Ａ変換ＩＣまたはアナログ除算ＩＣが新たに必要となる
ので製造コストが高くなるという解決すべき課題があっ
た。
算ＩＣ方式に関しては、ポリニーム調整方式に於ける問
題を解決することは出来るが、周波数特性の優れたＤ／
Ａ変換ＩＣまたはアナログ除算ＩＣが新たに必要となる
ので製造コストが高くなるという解決すべき課題があっ
た。
本発明の目的は、上述の点に鑑みて、製造が容易でかつ
廉価に供給できる画像読取装置を提供することにある。
廉価に供給できる画像読取装置を提供することにある。
ンサから出力されたアナログ画像信号を増幅回路によっ
て増幅し、増幅された該アナログ画像信号なＡ／Ｄ変換
回路によってデジタル信号に変換する画像読取装置にお
いて、前記増幅回路を前記アナログ画像信号の振幅の幅
に応じて複数の異なる増幅率に変更可能とする手段と、
かつ前記Ａ／Ｄ変換回路のハイレベルの基準電圧値とロ
ヴレベルの基準電圧値との差を連続的に変更可能とする
手段とを具備したことを特徴とする。
て増幅し、増幅された該アナログ画像信号なＡ／Ｄ変換
回路によってデジタル信号に変換する画像読取装置にお
いて、前記増幅回路を前記アナログ画像信号の振幅の幅
に応じて複数の異なる増幅率に変更可能とする手段と、
かつ前記Ａ／Ｄ変換回路のハイレベルの基準電圧値とロ
ヴレベルの基準電圧値との差を連続的に変更可能とする
手段とを具備したことを特徴とする。
［作 用］
本発明では、複数の異なる増幅率の設定が可能な増幅回
路と、リファレンス電圧（＋ＲＥＦ）を微変化させる手
段を備えたＡ／Ｄ変換回路を直列に接続させて構成した
ので、製造が容易でかつ廉価に供給できる画像読取装置
が得られる。
路と、リファレンス電圧（＋ＲＥＦ）を微変化させる手
段を備えたＡ／Ｄ変換回路を直列に接続させて構成した
ので、製造が容易でかつ廉価に供給できる画像読取装置
が得られる。
［課題を解決するための手段］
［実施例］上記目的を達成するため、本発明は、イメー
ジ 以下、図面を参照して本発明。実施例を詳細、
２センサを用いて画像を読み取り、前記イメージ七
説明する。
［実施例］上記目的を達成するため、本発明は、イメー
ジ 以下、図面を参照して本発明。実施例を詳細、
２センサを用いて画像を読み取り、前記イメージ七
説明する。
Ｑ」ユＪと」血豆
第１図は本発明の第１の実施例の画像読取装置における
要部回路構成を示し、第２図は、その装置の内部構造例
を示す。
要部回路構成を示し、第２図は、その装置の内部構造例
を示す。
まず、第２図を参照して本実施例装置の内部構造から説
明する。
明する。
被読取原稿（図示せず）は読取面を下向きにして原稿台
ガラス１上に載置され、照明ランプ２によって照射され
る。その原稿の反射光はミラーとレンズ４からなる光学
系を介してイメージセンサであるＣＣＤリニアセンサ６
の受光面上に結像される。このＣＣＤリニアセンサ６は
光電変換素子を直線上に複数配設した半導体素子であり
、各光電変換素子の受光量に比例したアナログ信号が順
次出力される構造になっている。
ガラス１上に載置され、照明ランプ２によって照射され
る。その原稿の反射光はミラーとレンズ４からなる光学
系を介してイメージセンサであるＣＣＤリニアセンサ６
の受光面上に結像される。このＣＣＤリニアセンサ６は
光電変換素子を直線上に複数配設した半導体素子であり
、各光電変換素子の受光量に比例したアナログ信号が順
次出力される構造になっている。
このように、読取領域の１方向に関してはＣＣＤリニア
センサ６が走査する。この走査を主走査と呼ぶ。また、
主走査と垂直な方向へ走査することを副走査と呼ぶ。副
走査はランプ２を搭載した第１走行体３および２枚のミ
ラーから成る第２走行体７をステッピングモータ（図示
せず）を用いて搬送させることによって行う。
センサ６が走査する。この走査を主走査と呼ぶ。また、
主走査と垂直な方向へ走査することを副走査と呼ぶ。副
走査はランプ２を搭載した第１走行体３および２枚のミ
ラーから成る第２走行体７をステッピングモータ（図示
せず）を用いて搬送させることによって行う。
本発明は、上述した走査方法で得た画像の読取信号の振
幅を適正な値に増幅する手段に関するものである。第１
図は、その手段の具体例である本発明実施例の電気回路
の回路構成を示す。
幅を適正な値に増幅する手段に関するものである。第１
図は、その手段の具体例である本発明実施例の電気回路
の回路構成を示す。
第１図において、入力するアナログ画像信号は受光量が
Ｏのときにグランドレベルであり、受光量に比例してプ
ラス方向へ信号が増加する。理想白地（反射率１００％
）に対応するアナログ画像信号の標準電圧値は１５００
ｍｖ （ミリボルト）であるが、従来の技術の欄で先に
述べたランプ２の光量バラツキとＣＣＤセンサ６の感度
バラツキのために最低６３０ｍＶから最高２３４０ｍＶ
まで値までの値をとる可能性がある。
Ｏのときにグランドレベルであり、受光量に比例してプ
ラス方向へ信号が増加する。理想白地（反射率１００％
）に対応するアナログ画像信号の標準電圧値は１５００
ｍｖ （ミリボルト）であるが、従来の技術の欄で先に
述べたランプ２の光量バラツキとＣＣＤセンサ６の感度
バラツキのために最低６３０ｍＶから最高２３４０ｍＶ
まで値までの値をとる可能性がある。
このアナログ画像信号は前置増幅器（以下、オペアンプ
と称する） １１へ入力される０次に、オペアンプ１１
およびオペアンプ１１の出力端に直列に接続された抵抗
器ＲＯから抵抗器Ｒ７の８個の抵抗器と、８チヤンネル
アナログスイツチ１２とからなる回路の動作を説明する
。この８チヤンネルアナログスイツチ１２は、比較的廉
価な汎用ＩＣ（集積回路）の７４Ｈ（：４０５１であり
、ＣＰＵ２４の出力ボートで設定される３人力のデジタ
ル制御信号（Ａ、 Ｂ、 Ｃ）に応じて、端子ＣＯＭと
接続される端子が決定されるものである。、８チヤンネ
ルアナログスイツチ１２の端子ＣＯＭはオペアンプ１１
の反転入力端子に接続し、端子ＣＯＮと接続される端子
Ｏ〜７は抵抗器ＲＯ〜Ｒ７の各接点と接続しているので
、オペアンプ１１の増幅率はスイッチ１２の接続状況に
よって決定される。
と称する） １１へ入力される０次に、オペアンプ１１
およびオペアンプ１１の出力端に直列に接続された抵抗
器ＲＯから抵抗器Ｒ７の８個の抵抗器と、８チヤンネル
アナログスイツチ１２とからなる回路の動作を説明する
。この８チヤンネルアナログスイツチ１２は、比較的廉
価な汎用ＩＣ（集積回路）の７４Ｈ（：４０５１であり
、ＣＰＵ２４の出力ボートで設定される３人力のデジタ
ル制御信号（Ａ、 Ｂ、 Ｃ）に応じて、端子ＣＯＭと
接続される端子が決定されるものである。、８チヤンネ
ルアナログスイツチ１２の端子ＣＯＭはオペアンプ１１
の反転入力端子に接続し、端子ＣＯＮと接続される端子
Ｏ〜７は抵抗器ＲＯ〜Ｒ７の各接点と接続しているので
、オペアンプ１１の増幅率はスイッチ１２の接続状況に
よって決定される。
第３図に、抵抗器ＲＯ〜Ｒ７までの抵抗の定数値と、デ
ジタル制御信号Ａ、Ｂ、Ｃのレベルとオペアンプ１１の
増幅率の関係を示す。ここで、Ｌはローレベル、Ｈはハ
イレベルを示し、ｒ ＣＯＭＪ欄のＯ〜７は接続端子先
を示す。
ジタル制御信号Ａ、Ｂ、Ｃのレベルとオペアンプ１１の
増幅率の関係を示す。ここで、Ｌはローレベル、Ｈはハ
イレベルを示し、ｒ ＣＯＭＪ欄のＯ〜７は接続端子先
を示す。
１５はその入力端子がオペアンプ１１の出力端子と接続
するＡ／Ｄ変換ＩＣである。このＡ／Ｄ変換ＩＣｌ３は
−ＲＥＦから＋ＲＥＦまでの電位を０から２５５に対応
させ、入力信号を８ビツトのデジタル値へ変換して出力
する。本実施例では、−ＲＥＦをグランドレベルとして
いる。十ＲＥＦ端子には、コンデンサ１７に帯電されて
いる電圧が入力される。ここで、Ａ／Ｄ変換ＩＣ１５（
７）入力信号の基準電圧は２Ｖ（ＭＩＮ） 〜３Ｖ（Ｍ
ＡＸ）である。
するＡ／Ｄ変換ＩＣである。このＡ／Ｄ変換ＩＣｌ３は
−ＲＥＦから＋ＲＥＦまでの電位を０から２５５に対応
させ、入力信号を８ビツトのデジタル値へ変換して出力
する。本実施例では、−ＲＥＦをグランドレベルとして
いる。十ＲＥＦ端子には、コンデンサ１７に帯電されて
いる電圧が入力される。ここで、Ａ／Ｄ変換ＩＣ１５（
７）入力信号の基準電圧は２Ｖ（ＭＩＮ） 〜３Ｖ（Ｍ
ＡＸ）である。
Ａ／Ｄ変換ＩＣＩ ５の＋ＲＥＦ端子に接続するオペア
ンプ１６はボルテージフォロワであり、入力電圧をその
まま出力へ伝える働きをする。オペアンプ１６のプラス
入力端子に接続するコンデンサ１７に蓄積される電荷は
、ＣＰＵ２４によって設定されるデジタル信号ＳＷＩ、
ＳＷ２によってコントロールされる。デジタル信号ＳＷ
Ｉ 、 ＳＷ２は、それぞれアナログスイッチ２０、ア
ナログスイッチ２１のオン・オフを制御するコントロー
ル信号であり、このコントロール信号Ｓ胃１．Ｓ胃２が
ハイレベルの時にアナログスイッチ２０、２１は導通状
態になり、ロウレベルの時にアナログスイッチ２０．２
１はオフ状態になる。 ＋ＲＥＦの電位は後で説明する
様に、ＣＣＤリニアセンサ６が白地を読むときのＡ／Ｄ
入力信号の最大値と等しくなる様に制御される。
ンプ１６はボルテージフォロワであり、入力電圧をその
まま出力へ伝える働きをする。オペアンプ１６のプラス
入力端子に接続するコンデンサ１７に蓄積される電荷は
、ＣＰＵ２４によって設定されるデジタル信号ＳＷＩ、
ＳＷ２によってコントロールされる。デジタル信号ＳＷ
Ｉ 、 ＳＷ２は、それぞれアナログスイッチ２０、ア
ナログスイッチ２１のオン・オフを制御するコントロー
ル信号であり、このコントロール信号Ｓ胃１．Ｓ胃２が
ハイレベルの時にアナログスイッチ２０、２１は導通状
態になり、ロウレベルの時にアナログスイッチ２０．２
１はオフ状態になる。 ＋ＲＥＦの電位は後で説明する
様に、ＣＣＤリニアセンサ６が白地を読むときのＡ／Ｄ
入力信号の最大値と等しくなる様に制御される。
Ａ／Ｄ変換ＩＣｌ３でデジタル信号へ変換された画像信
号は信号処理回路２２において、シェーディング補正処
理、γ変換、２値化など必要な画像処理を施された後、
インターフェイス回路２３を介して外部装置へ送られる
。
号は信号処理回路２２において、シェーディング補正処
理、γ変換、２値化など必要な画像処理を施された後、
インターフェイス回路２３を介して外部装置へ送られる
。
また、信号処理回路２２にはｌラインのデータの中の最
大値を保持し、その最大値をＣＰＵ２４が検知できるよ
うにしている回路が含まれる。なお、１３、１４は過電
圧保護のためのダイオードである。
大値を保持し、その最大値をＣＰＵ２４が検知できるよ
うにしている回路が含まれる。なお、１３、１４は過電
圧保護のためのダイオードである。
次に、第４図（ａ）および第２図を参照して本発明実施
例の読取シーケンスの説明を行う。
例の読取シーケンスの説明を行う。
（ステップ５−１）
読取命令があると、まずステッピングモータ（図示せず
）を駆動して第１走行体３の読取位置を画像読取領域外
に設けられた主走査白基準板読取位置５（第２図、第４
図（ａ）参照）へ移動する。
）を駆動して第１走行体３の読取位置を画像読取領域外
に設けられた主走査白基準板読取位置５（第２図、第４
図（ａ）参照）へ移動する。
（ステップ５−２）
第１図のＣＰＵ２４から出力する制御信号ＳＷＩ、ＳＷ
２を５Ｗ１＝ｏｎ、 ＳＷ２；ＯＦＦに設定し、これに
よりＡ／Ｄ変換ＩＣ１５（７） ＋ＲＥＦ端子の電位を
（＋ＲＥＦ） ＝３Ｖにする。また、ＣＰＵ２４の制御
信号Ａ、Ｂ、ＣをすべてＬ（ローレベル）にして、オペ
アンプ１１の増幅率を１に設定する。この状態で白基準
板５を読み取り、画像信号の１ライン中の最大値を信号
処理回路２２を介してＣＰＵ２４で検知する。
２を５Ｗ１＝ｏｎ、 ＳＷ２；ＯＦＦに設定し、これに
よりＡ／Ｄ変換ＩＣ１５（７） ＋ＲＥＦ端子の電位を
（＋ＲＥＦ） ＝３Ｖにする。また、ＣＰＵ２４の制御
信号Ａ、Ｂ、ＣをすべてＬ（ローレベル）にして、オペ
アンプ１１の増幅率を１に設定する。この状態で白基準
板５を読み取り、画像信号の１ライン中の最大値を信号
処理回路２２を介してＣＰＵ２４で検知する。
（ステップ５−３）
上記のステップＳ−２で検知した振幅レベル（最大値）
からＣＰＵ２４で適正な増幅率を選択し、新たに増幅率
の設定をし直す。ここで、適正な増幅率とは画像信号の
最大値が３Ｖを越えない最大の値になることである。
からＣＰＵ２４で適正な増幅率を選択し、新たに増幅率
の設定をし直す。ここで、適正な増幅率とは画像信号の
最大値が３Ｖを越えない最大の値になることである。
この状態で、再び白色基準板５を読み取り、画像信号の
最大値をＣＰＵ２４で検知する。
最大値をＣＰＵ２４で検知する。
（ステップ５−４）
上記のステップＳ−３で検知した画像信号の最大値と＋
ＲＥＦの電位（＋ＲＥＦ）を一致させるために、ＣＰＵ
２４はコンデンサ１７の放電時間を計算する。この放電
時間ｔと＋ＲＥＦ電圧との関係は次式による。
ＲＥＦの電位（＋ＲＥＦ）を一致させるために、ＣＰＵ
２４はコンデンサ１７の放電時間を計算する。この放電
時間ｔと＋ＲＥＦ電圧との関係は次式による。
（＋ＲＥＦ） ＝３ｅｘｐ （−ｔ／Ｔ）ただし、Ｔは
アナログスイッチ２１と大地間に接続する抵抗器１９の
抵抗値とコンデンサ１７の静電容量の積で表される時定
数である。
アナログスイッチ２１と大地間に接続する抵抗器１９の
抵抗値とコンデンサ１７の静電容量の積で表される時定
数である。
（ステップ５−５）
算出された放電時間ｔだけ制御信号ＳＷＩ、ＳＷ２をＳ
胃１＝ＯＦＦ、 Ｓ胃２＝ＯＮに設定し、その後は５Ｗ
１＝ＯＦＦ。
胃１＝ＯＦＦ、 Ｓ胃２＝ＯＮに設定し、その後は５Ｗ
１＝ＯＦＦ。
５Ｗ２＝ＯＦＦの状態でコンデンサ１７の電位を保持し
ながら原稿画像の読取走査をおこなう。
ながら原稿画像の読取走査をおこなう。
豪ｌｌ立叉１立
本発明の第２の実施例は１ページの読み取り中の照明ラ
ンプ２の光量変化に対応できるようにしたものである。
ンプ２の光量変化に対応できるようにしたものである。
そのために新たに必要となるのは図４（ｂ）に示す副走
査方向の白基準板４１であり、また電気回路では第１図
の信号処理回路２２内に、副走査の白基準位置のタイミ
ングで、入力画像信号のレベルを検出する回路も必要と
なる。
査方向の白基準板４１であり、また電気回路では第１図
の信号処理回路２２内に、副走査の白基準位置のタイミ
ングで、入力画像信号のレベルを検出する回路も必要と
なる。
本実施例の読み取りシーケンスを、以下に説明する。
（ステップ５−１１
まず上述した本発明の第１の実施例と同様の方法でオペ
アンプ１．１の増幅率と＋ＲＥＦの電位を定める。
アンプ１．１の増幅率と＋ＲＥＦの電位を定める。
（ステップ５−２）
信号処理回路２２から得られる副走査白基準位置の信号
レベルをＣＰＵ２４はその内部メモリに記憶し、ＶＯと
する。
レベルをＣＰＵ２４はその内部メモリに記憶し、ＶＯと
する。
（ステップＳ−３）
ｌラインの副走査を行う。この走査は第１走行体３と第
２走行体７を所定の距離だけ移動させ、ｌラインの画像
データを読み取ることである。
２走行体７を所定の距離だけ移動させ、ｌラインの画像
データを読み取ることである。
（ステップＳ−４）
一番最後に読み取ったラインの副走査白基準位置の信号
レベルＶＷと上記の内部メモリに記憶されている信号レ
ベルｖＯとを比較して、 ＶＷ＞ ＶＯ＋ｄＶ のときは、予め定めた基準期間ｄＴと間、制御信号ＳＷ
Ｉ、ＳＷ２を５Ｗｌ＝ＯＮ、 ５Ｗ２＝ＯＦＦに設定し
て、コンデンサ１７の電荷を充電し、一方、 ｖｏ−ｄｖ≦ｖｗ≦ＶＯ＋ｄＶ のときは、５Ｗｌ＝ＯＦＦ、 ５Ｗ２＝ＯＦＦに設定し
テコンデンサ１７の電荷を保持し、また、 ｖｗ＜ ＶＯ＋ｄＶ のときは、予め定めた基準期間ｄＴの間、５Ｗ１＝ＯＦ
Ｆ。
レベルＶＷと上記の内部メモリに記憶されている信号レ
ベルｖＯとを比較して、 ＶＷ＞ ＶＯ＋ｄＶ のときは、予め定めた基準期間ｄＴと間、制御信号ＳＷ
Ｉ、ＳＷ２を５Ｗｌ＝ＯＮ、 ５Ｗ２＝ＯＦＦに設定し
て、コンデンサ１７の電荷を充電し、一方、 ｖｏ−ｄｖ≦ｖｗ≦ＶＯ＋ｄＶ のときは、５Ｗｌ＝ＯＦＦ、 ５Ｗ２＝ＯＦＦに設定し
テコンデンサ１７の電荷を保持し、また、 ｖｗ＜ ＶＯ＋ｄＶ のときは、予め定めた基準期間ｄＴの間、５Ｗ１＝ＯＦ
Ｆ。
ＳＷ２・ＯＮに設定してコンデンサ１７の電荷を放電す
る。ここで、ｄＶは、予め設定された定数である。
る。ここで、ｄＶは、予め設定された定数である。
（ステップ５−５）
読み取った画像信号が最終ラインのとき以外は上記のス
テップＳ−３へ戻る。最終ラインのときは読取処理を終
了する。
テップＳ−３へ戻る。最終ラインのときは読取処理を終
了する。
以上の読取シーケンスに従って原稿画像の読取を実行す
ることによって、照明ランプ２の光量変化に追従させて
Ａ／Ｄ変換ＩＣｌ３の＋ＲＥＦをコントロールすること
が出来る。
ることによって、照明ランプ２の光量変化に追従させて
Ａ／Ｄ変換ＩＣｌ３の＋ＲＥＦをコントロールすること
が出来る。
［発明の効果］
以上説明したように、本発明によれば、複数の異なる増
幅率の設定が可能な増幅回路と、リファレンス電圧（＋
ＲＥＦ）を微変化させる手段を備えたＡ／Ｄ変換回路を
直列に接続させて構成したので、製造が容易でかつ廉価
に供給できる画像読取装置が得られる効果がある。
幅率の設定が可能な増幅回路と、リファレンス電圧（＋
ＲＥＦ）を微変化させる手段を備えたＡ／Ｄ変換回路を
直列に接続させて構成したので、製造が容易でかつ廉価
に供給できる画像読取装置が得られる効果がある。
第１図は、本発明の第１の実施例の回路構成を示すブロ
ック図、 第２図は、本発明の第１の実施例の内部構成を示す概略
断面図、 第３図は、抵抗器ＲＯから８７までの定数値と、デジタ
ル制御信号Ａ、 Ｂ、 Ｃとオペアンプ１１の増幅率と
の関係を示す説明図、 第４図（ａ） 、 （ｂ）は本発明の第１の実施例と本
発明の第２の実施例の上カバーの裏面の構成を示す平面
図、 第５図（ａ） 、 （ｂ） 、 （Ｃ）は従来例のゲイ
ンコン、トロール回路の回路構成を示すブロック図であ
る。 １・・・原稿台ガラス、 ５・・・主走査白基準板、 ６・・・ＣＣＤリニアセンサ（イメージセンサ）、８・
・・電気回路基板、 ９・・・カバー １１・・・オペアンプ（前置増幅器）、１２・・・８チ
ヤンネルアナログスイツチ、１３、１４・・・過電圧保
護のためのダイオード、１５・・・Ａ／Ｄ変換ＩＣ。 １６・・・オペアンプ、 １７・・・コンデンサ、 ２０、２１・・・アナログスイッチ、 ２２・・・信号処理回路、 ２３・・・インタフェース回路、 ２４・・・ＣＰＵ 。 第３ 図 （ｂ） 第５図 Ｅ９σ回 ニ ｆｌの災所セ官りΦｆ力ハーフー７面 （Ｇ） 第４ 図 才２の災と甘ｊの二刀ノ（−ウラ面
ック図、 第２図は、本発明の第１の実施例の内部構成を示す概略
断面図、 第３図は、抵抗器ＲＯから８７までの定数値と、デジタ
ル制御信号Ａ、 Ｂ、 Ｃとオペアンプ１１の増幅率と
の関係を示す説明図、 第４図（ａ） 、 （ｂ）は本発明の第１の実施例と本
発明の第２の実施例の上カバーの裏面の構成を示す平面
図、 第５図（ａ） 、 （ｂ） 、 （Ｃ）は従来例のゲイ
ンコン、トロール回路の回路構成を示すブロック図であ
る。 １・・・原稿台ガラス、 ５・・・主走査白基準板、 ６・・・ＣＣＤリニアセンサ（イメージセンサ）、８・
・・電気回路基板、 ９・・・カバー １１・・・オペアンプ（前置増幅器）、１２・・・８チ
ヤンネルアナログスイツチ、１３、１４・・・過電圧保
護のためのダイオード、１５・・・Ａ／Ｄ変換ＩＣ。 １６・・・オペアンプ、 １７・・・コンデンサ、 ２０、２１・・・アナログスイッチ、 ２２・・・信号処理回路、 ２３・・・インタフェース回路、 ２４・・・ＣＰＵ 。 第３ 図 （ｂ） 第５図 Ｅ９σ回 ニ ｆｌの災所セ官りΦｆ力ハーフー７面 （Ｇ） 第４ 図 才２の災と甘ｊの二刀ノ（−ウラ面
Claims (1)
- 【特許請求の範囲】 １）イメージセンサを用いて画像を読み取り、前記イメ
ージセンサから出力されたアナログ画像信号を増幅回路
によって増幅し、増幅された該アナログ画像信号をＡ／
Ｄ変換回路によってデジタル信号に変換する画像読取装
置において、 前記増幅回路を前記アナログ画像信号の振幅の幅に応じ
て複数の異なる増幅率に変更可能とする手段と、 かつ前記Ａ／Ｄ変換回路のハイレベルの基準電圧値とロ
ウレベルの基準電圧値との差を連続的に変更可能とする
手段と を具備したことを特徴とする画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233127A JPH04114562A (ja) | 1990-09-05 | 1990-09-05 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233127A JPH04114562A (ja) | 1990-09-05 | 1990-09-05 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04114562A true JPH04114562A (ja) | 1992-04-15 |
Family
ID=16950172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2233127A Pending JPH04114562A (ja) | 1990-09-05 | 1990-09-05 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04114562A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04128469U (ja) * | 1991-05-10 | 1992-11-24 | 船井電機株式会社 | 画像読み取り装置の自動利得調整装置 |
| JPH08307275A (ja) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | 可変利得端を内蔵するデルタ シグマ アナログ ディジタル変換器 |
-
1990
- 1990-09-05 JP JP2233127A patent/JPH04114562A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04128469U (ja) * | 1991-05-10 | 1992-11-24 | 船井電機株式会社 | 画像読み取り装置の自動利得調整装置 |
| JPH08307275A (ja) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | 可変利得端を内蔵するデルタ シグマ アナログ ディジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479208A (en) | Image sensors and driving method thereof | |
| US4907084A (en) | Image reading unit with black level control | |
| EP0150329A1 (en) | Video data signal digitization and correction system | |
| JPS58172061A (ja) | 信号処理装置 | |
| US6353401B1 (en) | Optical sensor array with zone-programmable gain and offset | |
| JP2000091860A (ja) | オフセットを整合させた電荷結合増幅器及び変換器 | |
| US4571573A (en) | Apparatus for converting an analog signal to a binary signal | |
| JPS5927499B2 (ja) | 背景濃度補償回路 | |
| EP0785440A2 (en) | Signal generating circuit and peak detection circuit | |
| JP2671007B2 (ja) | イメージセンサ回路 | |
| JPH0468768A (ja) | デジタル原稿読取装置 | |
| JPH0731623Y2 (ja) | 原稿読取信号の２値化回路 | |
| JP3209395B2 (ja) | 画像情報処理装置 | |
| JPH0666885B2 (ja) | 画像読取装置 | |
| KR940011026B1 (ko) | 자동 이득 제어회로 | |
| JPH07129709A (ja) | バーコード読取装置 | |
| JPH10215374A (ja) | 読み取り装置およびその制御方法 | |
| EP0577317A1 (en) | Colour compensation device for an image reader | |
| JP3130558B2 (ja) | 画像読取方法 | |
| JPH051507B2 (ja) | ||
| JPS63186387A (ja) | ２値化回路 | |
| JPS60182855A (ja) | 画像読取り装置 | |
| JPH0522597A (ja) | 画像読取装置の白レベル検出装置 | |
| JPH04344768A (ja) | 画像処理装置 | |
| JPH01147957A (ja) | 画像読取装置 |