JPH04115231A - 光弁基板用半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直視型表示装置や投影型表示装置等に用いられ
る平板型光弁の駆動基板に関し、特に半導体集積回路の
形成された駆動基板に関する。かかる駆動基板は、例え
ば液晶パネルの組み立てに用いられアクティブマトリク
ス型の光弁装置を構成する。

〔従来の技術〕

本発明の理解を容易にする為に、先ず簡単に従来のアク
ティブマトリクス装置の原理を説明する。

アクティブマトリクス装置は行列状に配置された画素群
から構成されている。基板表面には画素に対応してスイ
ッチ素子群が設けられており、特定の画素を選択する場
合には対応するスイッチ素子を導通させ、非選択的にお
いてはスイッチ素子を非導通状態にしておく。このスイ
ッチ素子は液晶パネルからなるアクティブマトリクス装
置のガラス基板上に形成される。従って、スイッチ素子
の薄膜化技術か重要である。この素子として通常絶縁ゲ
ート電界効果型の薄膜トランジスタか用いられる。以下
、本明細書においてはこの型のトランジスタを薄膜ＭＯ
３ＦＥＴと称する。

従来、アクティブマトリクス装置においては、薄膜ＭＯ
８ＦＥＴはガラス基板上に堆積された非晶質シリコン薄
膜あるいは多結晶シリコン薄膜の表面に形成されていた
。非晶質シリコン薄膜は真空蒸着又はスパッタリングに
より、又多結晶シリコン薄膜は化学気相成長法を用いて
、ガラス基板上に容易に堆積できるので、比較的大画面
のアクティブマトリクス装置を製造するのに適している
。

〔発明が解決しようとする問題点〕

従来の非晶質シリコン薄膜あるいは多結晶シリコン薄膜
を用いたアクティブマトリクス装置は比較的容易に大面
積の画像面を形成する事ができるので広く直視型表示装
置に用いられている。しかしながら、アクティブマトリ
クス装置の微細化及び画素の高密度化には必ずしも適し
ていない。最近、直視型表示装置とは別に微細化された
高密度の画素を有する超小型表示装置あるいは光弁装置
に対する要求が高まってきている。かかる超小型光弁装
置は例えば投影型画像装置の一次画像形成面として利用
され、投影型のハイビジョンテレビとして応用可能であ
る。この様な超小型光弁装置を製造する為には、ミクロ
ンオーダの寸法を有する画素電極及びサブミクロンオー
ダの寸法を有するスイッチ素子を形成する必要がある。

しかしながら、従来の非晶質あるいは多結晶シリコン薄
膜を用いた場合には、微細半導体加工技術（以下ＬＳＩ
製造技術と称する）を利用してサブミクロンの素子寸法
を有する薄ｇＭＯ８ＦＥＴを形成する事は不可能である
。例えば、非晶質シリコン薄膜の場合にはその成膜温度
が３００’Ｃ程度である為、ＬＳＩ製造技術に必要な高
温処理を実施する事かできない。又、多結晶シリコン薄
膜の場合には、結晶粒子の大きさが数−程度である為、
必然的に薄膜ＭＯ５ＦＥＴの微細化が制限される。

又、多結晶シリコン薄膜の成膜温度は６００℃程度であ
り、ｒｏｏｏ℃以上の高温処理を要するＬＳＩ製造技術
を十分に適用する事は不可能である。以上に述べた様に
、従来の非晶質又は多結晶シリコンＨａを用いた光弁基
板用半導体装置においては、通常の半導体集積回路素子
と同程度の集積密度及びチップ寸法を実現する事が極め
て困難であるという問題点があった。

上述した従来の技術の問題点に鑑み、本発明はＬＳＩ製
造技術を直接用いて形成される微細且つ高密度の薄膜Ｍ
Ｏ５ＦＥＴからなるスイッチ素子群を有する光弁基板用
半導体装置を提供する事を一般的な目的とする。

ところでスイッチ素子の微細化を行なった場合、その耐
圧性が問題となる。即ち、光弁装置あるいはアクティブ
マトリクス装置の各画素には比較的高電圧の駆動信号が
印加される。従って、各画素の選択給電を行なうスイッ
チ素子もかかる高電圧駆動信号に耐えるものでなければ
ならない。従って、本発明は特別に高耐圧構造を有する
スイッチ素子用ＭＯ５ＦＥＴか微細且つ高密度に集積さ
れた光弁基板用半導体装置を提供する事を特徴的な目的
とする。

Ｃ問題点を解決するための手段〕 上述した一般的及び特徴的目的を達成する為に、本発明
にかかる光弁基板用半導体装置は特殊な二相構造を有す
る積層基板が用いられる。この積層基板は、電気絶縁性
の基板の表面に形成された半導体単結晶薄膜を有する。

この半導体単結晶薄膜は例えばＬＳＩ製造技術に用いら
れる高品質のシリコンウェハを研摩等により薄膜化した
ものである。基板の表面には画素電極群が形成されてい
るとともに、該半導体単結晶薄膜には、各画素電極に対
して選択給電を行なう為のスイッチ素子群が形成されて
いる。該スイッチ素子群はＬＳＩ製造技術が直接適用可
能な半導体単結晶薄膜に対して集積的且つ高密度で形成
されている。スイッチ素子群は、ＭＯＳＦＥＴからなり
、特に比較的高電圧の駆動信号に耐える為特殊な高耐圧
構造を有している。

〔発明の作用〕

上述した様に、本発明によれば、半導体単結晶薄膜が被
覆された電気絶縁性の基板を用いており、且つ該半導体
単結晶薄膜は半導体単結晶バルクからなるＬＳＩ製造用
シリコンウェハと同等の高品質を有している。従ってか
かる半導体単結晶薄膜にＬＳＩ製造技術を駆使して画素
電極群及びスイッチ素子群を集積的に高密度で形成する
ことができる。この結果得られる光弁基板用半導体装置
のチップは極めて高い画素密度及び素子密度を有してお
り超小型高精細の光弁装置例えばアクティブマトリクス
液晶装置を構成できる。

加えて、スイッチ素子群を構成するＭＯＳＦＥＴは高耐
圧構造を有し、微細化されたにも拘らず光弁装置の画素
に印加される比較的高電圧の駆動信号に耐える事ができ
る。例えば、ＭＯＳＦＥＴは、基板と半導体単結晶薄膜
との界面から離間して形成されたソース領域及びドレイ
ン領域を具備しており、いわゆるバックチャネルをを効
に防止する事のできる耐圧構造を有している。あるいは
、該ＭＯ５ＦＥＴは、そのチャネル領域の両端に存する
低不純物濃度のソース領域及びトレイン領域と、これら
領域の各々に連接する高不純物濃度のソース領域及びド
レイン領域とを備えたいわゆるＬＤＤ型の耐圧構造を有
する。この為、パンチスルーや短チヤネル効果等を有効
に防止する事ができる。さらには、該ＭＯ３ＦＥＴは、
そのソース領域を介して半導体単結晶薄膜の電位固定が
可能なバッティングコンタクト構造を備えている。半導
体単結晶薄膜の電位を固定する事によりトランジスタの
耐圧特性が向上する。

〔実　施　例〕

以下図面を参照して本発明の好適な実施例を詳細に説明
する。第１図は、光弁基板用半導体装置の一画素部分を
拡大した模式的平面図である。電気絶縁性の基板の表面
には半導体単結晶薄膜例えばシリコン単結晶薄膜１が被
覆されている。シリコン単結晶薄膜１の表面には、高耐
圧構造を有するＭＯＳＦＥＴ２が形成されている。該Ｍ
Ｏ３ＦＥＴ２はソース領域Ｓとドレイン領域りとを有し
ている。両頭域Ｓ及びＤの間にはチャネル領域Ｃが形成
されている。チャネル領域Ｃの上にはゲート絶縁膜を介
してゲート電極Ｇが重ねられている。さらに、基板表面
には画素を規定する画素電極３が形成されている。この
画素電極３と高耐圧ＭＯＳＦＥＴ２のドレイン領域りと
はコンタクトホール４ａを介して互いに電気的に接続さ
れている。又、基板表面には信号線５が形成されており
、コンタクトホール４ｂを介して高耐圧ＭＯ５ＦＥＴ２
のソース領域Ｓに電気的に接続されている。さらに、走
査線６が形成されており、その一部が延設されゲート電
極Ｇを構成している。

次に第２図ないし第４図（Ｂ）を参照して、高耐圧ＭＯ
３ＦＥＴ２の具体的構成例を詳細に説明する。第２図は
、バックチャネル防止型の高耐圧構造ＭＯＳＦＥＴ２を
形成した例である。透明な電気絶練性の基板例えば石英
ガラス基板７の表面にはシリコン単結晶薄膜１か被覆さ
れている。このシリコン単結品薄Ｍｌを選択的に熱酸化
し素子領域を囲む様にフィールド酸化膜８を形成する。

シリコン単結晶薄膜１は完全に熱酸化されるので素子分
Ｍ領域８は実質的に透明な二酸化シリコンで構成される
事となる。素子領域に残されたシリコン単結晶薄膜１の
表面部分には浅い不純物拡散層からなるソース領域Ｓ及
びドレイン領域りが形成されている。この両頭域の不純
物拡散深度は、基板７とシリコン単結晶薄膜１との界面
に達しておらず両頭域Ｓ及びＤはこの界面から離間して
いる。両頭域の間に形成されたチャネル領域Ｃの上側に
は、ゲート絶縁膜９を介してゲート電極Ｇが形成されて
いる。さらに、フィールド酸化膜８の表面にはＩＴＯ等
からなる透明な画素電極３が形成されている。この画素
電極３の一端はコンタクトホール４ａを介してドレイン
領域りに電気的に接続している。又、走査線６も形成さ
れており、コンタクトホール４ｂを介してソース領域Ｓ
に電気的に接続されている。最後に、石英ガラス基板７
は透明な保護膜ｊＯによって全体か被覆される。

二の例においては、互いに積層されている、保護膜１０
、画素電極３、フィールド酸化膜８及び石英ガラス基板
７か透明であるので、透過型の画素を構成する事かでき
る。

ところで、従来の光弁基板用半導体装置においては、真
空蒸着又はスパッタリングによって堆積されたシリコン
非晶質、Ｖ膜あるいは化学気相成長法によって堆積され
たシリコン多結晶薄膜にＭＯＳＦＥＴが形成されていた
。これらの薄膜は極めて薄く不純物拡散層であるソース
領域及びドレイン領域は図の点線で示す様に基板と薄膜
の界面にまで達していた。従って、この界面にいわゆる
バックチャネルを形成してしまい、耐圧性に劣るという
問題点かあった。これに対して、本発明においては石英
ガラス基板７の上に研摩されたシリコン単結晶薄膜］が
積層されているので、その膜厚は自由に設定できる。従
って、所望の膜厚を有するシリコン単結晶薄膜１の表面
部分にのみ限定して不純物を拡散し浅い接合深度を有す
るソース領域及びドレイン領域を形成する事ができる。

第３図に示す例では、いわゆるＬＤＤ構造を有する高耐
圧ＭＯＳＦＥＴが用いられている。図示する様に、基板
７の表面にはＰ−型のシリコン単結品薄！１１が被覆さ
れている。ここで、Ｐ　型とは不純物濃度が比較的低い
状態を示す。このシリコン単結晶薄膜は選択酸化され素
子領域を囲む様にフィールド酸化膜８が形成される。素
子領域内において、高耐圧ＭＯ８ＦＥＴ２がＬＳＩ製造
技術を用いて形成される。このＭＯＳＦＥＴ２はＬＤＤ
構造を有し、チャネル領域Ｃの両端には低不純物濃度の
Ｎ−型ソース領域Ｓ１及び低不純物濃度のＮ−型ドレイ
ン領域Ｄ２とが配置されている。さらに、ソース領域Ｓ
ｌに連接して高不純物濃度のＮ＋型ソース領域Ｓ２が形
成されている。

一方、ドレイン領域Ｄ１に連接して、高不純物濃度のＮ
　型ドレイン領域Ｄ２が形成されている。

従って、ＭＯＳＦＥＴ２はＮ型のＬＤＤ構造から構成さ
れている。ＬＤＤ構造においては、チャネル領域Ｃの両
端に低不純物濃度のソース領域Ｓ１とドレイン領域Ｄ１
とが介在する。この為、ホットキャリアの発生を有効に
防ぐ事ができ、絶縁不良の原因となるバンチスルーや短
チヤネル効果を有効に抑止している。この結果、ＭＯＳ
ＦＥＴ２の耐圧性が著しく向上する。なお、第３図の説
明において特に触れなかった構成要素については第２図
と同一の参照番号を付して説明に替える。

次に第４図（Ａ）及び第４図（Ｂ）はいわゆるバッティ
ングコンタクト構造を有する高耐圧ＭＯ５ＦＥＴの例を
示している。第４図（＾）はその高耐圧Ｍ　ＯＳ　Ｆ　
Ｅ　Ｔ　２の平面図である。図示する様に、素子領域の
左側にはソース領域Ｓが形成されており、右側にはドレ
イン領域りが形成されている。

ソース領域の中央部にはゲート絶縁膜を介してゲート電
極Ｇが配設されている。ゲート電極直下のチャネル領域
ＣはＰ　型の不純物拡散層からなる。又、ドレイン領域
りはＮ　型の不純物拡散層からなる。さらに、ソース領
域ＳもＮ　型の不純物拡散層からなる。しかしながら、
本例においては、゛ノース領域Ｓの内部において、Ｎ＋
型不純物拡散層はＰ＋型の不純物拡散層によって左右に
分割されている。そして、ソース領域Ｓに開口されたコ
ンタクトホール４ｂはＮ＋型不純物拡散層及びＰ＋型不
純物拡散層の両者を露出する様に配置されている。この
コンタクトホール４ｂを介してソース領域Ｓは図示しな
い走査線６に電気的に接続されている。この為、Ｎ＋型
不純物拡散層とＰ“型不純物拡散層は互いに同電位に保
持される。

一方、ドレイン領域りにはコンタクトホール４ａが開口
されており、図示しない画素電極との電気的導通をとる
。

第４図（Ｂ）は第４図（Ａ）に示すトランジスタをチャ
ネル領域Ｃの長平方向に沿って切断した断面図である。

第２図に示すトランジスタの構成要素と同一の構成要素
については同一の参照番号を付している。図示する様に
、ソース領域ＳはＮ＋型の不純物拡散層の他にＰ＋型の
不純物拡散層を含んでいる。従って、素子領域に残され
たＰ″′型のシリコン単結晶薄膜１とこのソース領域領
域Ｓの内部に形成されたＰ＋型不純物拡散層は同一の導
電型であり、ＰＮ接合を構成せすオーミックに接続され
ている。従って、Ｐ　型のシリコン単結晶薄膜１はソー
ス領域Ｓと同電位に保持される。

その為、電位変動に起因するホットキャリアの発生を防
止する事かでき、絶縁劣化の原因となるパンチスルーや
短チヤネル効果を有効に抑止する事かできる。

次に第５図を参照して、本発明にかかる光弁基板用半導
体装置を用いて構成されたアクティブマトリクス液晶表
示装置を説明する。図示する様に、光弁装置あるいはア
クティブマトリクス液晶表示装置は光弁基板用半導体装
置１１と、該半導体装置１１に対向配置された対向基板
Ｉ２と、該半導体装置１１と対向基板１２との間に配置
された電気光学物質層即ち液晶層１３とから構成されて
いる。該半導体装置１】には画素を規定する複数の画素
電極３と、所定の信号に応じて画素電極３を駆動する為
のスイッチ素子即ち高耐圧ＭＯＳＦＥＴ２とが形成され
ている。複数の画素電極３はマトリクスを構成する様に
行列状に配置されている。又、ＭＯ５ＦＥＴ２も個々の
画素電極に対応する様に配置されている。

前述した様に、半導体装置１１は石英ガラス基板７とシ
リコン単結晶薄膜１とからなる積層構造を有する。加え
て、石英ガラス基板７の裏面側には偏光板２が接着され
ている。又、その表面側には液晶層１３を配向する為の
配向膜Ｉ４が被覆されている。各ＭＯＳＦＥＴ２のドレ
イン電極は対応する画素電極３に接続されており、同し
くゲート電極は走査線６に接続されており、同じくソー
ス電極は信号線５に接続されている。シリコン単結晶薄
膜１にはざらにＸドライバ１５が集積的に形成されてお
り、列状の信号線５に接続されている。さらに、Ｙドラ
イバ１６も集積的に形成されており、行状の走査線６に
接続されている。本発明によれば、高品質のシリコン単
結晶薄膜が用いられているので、スイッチ素子群に加え
て上述したＸドライバエ５やＹドライバ１８等の周辺回
路を同時に高密度でＬＳＩ製造技術により集積する事が
可能である。

従って、本半導体装置の外部接続用端子の数を著しく減
少する事かでき、チップサイズの縮小化に寄与している
。対向基板１２はガラス担体１７と、ガラス担体１７の
外側面に接着された偏光板１８と、ガラス担体Ｉ７の内
側面に形成された対向電極１９と、この対向電極１９の
表面に被覆された配光膜２ｏとからなる積層構造を有し
ている。

電気光学物質層を構成する液晶層１３として例えばネマ
ティック液晶材料が用いられる。ネマティック液晶分子
はその長軸方向が容易に配向されるという性質がある。

液晶分子の配向は平板型半導体装置口及び対向基板１２
の内側面に形成された一対の配向膜１４及び２０により
制御される。

次に第５図に示したアクティブマトリクス装置の動作を
簡潔に説明する。前述した様に、個々のスイッチ素子ト
ランジスタ２のゲート電極は走査線６に接続されており
、Ｙドライバ１６によって走査信号が印加され線順次で
個々のトランジスタ２の導通及び遮断を制御する。Ｘド
ライバ１５から出力される画像信号は信号線５を介して
導通状態にある選択されたトラン〉゛スタ２に印加され
る。印加された画像信号は対応する画素電極３に伝えら
れ、該画素電極と対向電極２０の間に存在する液晶層１
３を部分的に励起する。この結果、液晶層１３の配向状
、懸か部分的に変化し入射光に対する旋光性か失われる
。この旋光性の喪失は一対の偏光板】８及び２によって
検出され強度変化となって観測される。この時印加され
る画像信号は液晶層１３を十分に励起する為に数ボルト
ないし数１０ボルトの値を有する。なお、この電圧の大
きさは用いる電気光学物質の電圧応答特性によって適宜
決定される。

比較的高電圧の画像信号が印加されても、各スイッチト
ランジスタ２は前述した様に高耐圧特性を有するので絶
縁破壊を受ける事かない。従って、本発明にかかる半導
体装置を用いて構成された光弁装置は極めて信頼性に優
れている。なお、画素の非選択時においてはスイッチト
ランジスタ２は非導通状態になり対応する画素電極に書
き込まれた画像信号を電荷として維持する。トランジス
タ２の高速スイッチ性能を表わす為に通常オン／オフ電
流比か用いられる。液晶動作に必要な電流比は書き込み
時間と保持時間から簡単に求められる。

例えば画像信号かテレビジョン信号である場合には、１
走査線期間の約ＧＯｆｌｓｅｃの間に画像信号の９００
゜以上を書き込まなければならない。一方、１フ２イ一
ルド期間である約１６ｍ５ｅｃで電荷の９０００以上を
保持しなければならない。その結果、電流比は５桁以上
必要となる。二の点に関し、本発明においては高耐圧〜
ｌ０５ＦＥＴか電荷移動度の極めて高いシリコン単結晶
薄膜に形成されているのでオン／オフ比を６桁以上確保
する事かできる。

従って、極めて高速な信号応答性を有するアクティブマ
トリクス装置を得る事かできる。加えて、シリコン単結
晶薄膜の高移動度特性を利用して同時に、Ｘドライバ１
５及びＹトライバ１６を含む周辺回路を同一シリコン単
結晶薄膜に形成する事が可能となる。

次に第２図ないし第４図（Ｂ）に示した種々の高耐圧構
造を有するＭＯＳＦＥＴか集積的に形成された光弁基板
用半導体装置の製造方法を詳細に説明する。先ず、第６
図（Ａ）ないし第６図（Ｆ）を参照して、第２図に示す
ハックチャネル防止型の高耐圧ＭＯ５ＦＥＴトランジス
タを包含する光弁基板用半導体装置の製造方法を説明す
る。第６図（Ａ）に示す工程において、石英ガラス基板
６１と単結晶シリコン半導体基板６２とか用意される。

単結晶シリコン半導体基板６２はＬＳＩ製造に用いられ
る高品質のシリコンウェハを用いる事が好ましく、その
結晶方位は＜　ｉｏｏ　＞　ｏ、ｏ±１．０の範囲の一
様性を有し、その単結晶格子欠陥密度は５００個／ｃｄ
以下である。用意された石英ガラス基板Ｂ１の表面及び
シリコンウェハ６２の表面を先ず精密に平滑仕上げする
。続いて、平滑仕上げされた両面を重ね合わせ加熱する
事により石英ガラス基板及びシリコンウェハを互いに熱
圧着する。この熱圧着処理により、石英ガラス基板６１
とシリコンウェハ６２は互いに強固に固着される。

続いて第６図（Ｂ）に示す工程において、シリコンウェ
ハの表面を研摩する。この結果、石英ガラス基板６１の
表面には所望の厚さ（例えば数節）まて研摩されたシリ
コン単結晶薄膜６３か形成される。なお、シリコンウェ
ハを薄膜化する為に研摩処理に代えてエツチング処理を
用いても良い。この様にして得られたシリコン単結晶薄
膜６３はシリコンウェハの品質か実質的にそのまま保存
されるので結晶方位の一様性や格子欠陥密度に関して極
めて優れた半導体基板材料を得る事ができる。

ところで従来から電気的絶縁担体層とシリコン単結晶薄
膜層からなる積層構造を有する種々の半導体装置用基板
が知られている。いわゆるＳｏｌ基板と呼ばれているも
のである。ＳＯＩ基板は例えば絶縁物質からなる担体基
板表面に化学気相成長法等を用いてシリコン多結晶薄膜
を堆積させた後、レーザビーム照射等により加熱処理を
施こし多結晶薄膜を再結晶化して単結晶構造に転換する
事により得られていた。しかしながら、一般に多結晶の
再結晶化により得られた単結晶は必ずしも−様な結晶方
位を有しておらず又格子欠陥密度が大きかった。これら
の理由により、従来の方法により製造されたＳｏｌ基板
に対して高品質の単結晶シリコンウェハと同様にＬＳＩ
製造技術を適用する１目は困難である。

次に第６図（Ｃ）に示す工程において、シリコン弔結晶
薄膜６３の選択的熱酸化が行なわれる。この熱酸化はＦ
ｖｉＯ５ＦＥＴの形成されるべき素子領域のみを被覆す
るマスクを介して行なわれ、素子領域を囲む様にフィー
ルド酸化膜６４か形成される。

このフィールド酸化膜６４はシリコン単結晶薄膜６３の
総厚を完全に熱酸化して得られ光学的に透明であるとと
もに理想的な素子分Ｍ領域を形成する。

続いて第６図（Ｄ）に示す工程において、素子領域にの
み残されたシリコン単結晶薄膜６３の表面を再び熱酸化
処理する。この結果、シリコン単結晶薄膜の表面には極
めて薄い膜厚を有するゲート絶縁膜６５が形成される。

さらに、基板表面に対して、例えば化学気相成長法を用
いてシリコン多結晶薄膜を堆積する。この多結晶薄膜を
所望のバタンに加工されたマスクを介してエツチングし
ゲート電極６６を形成する。この時、図示しないか同時
にゲート電極６６と連接する走査線も形成される。

さらに第６図（Ｅ）に示す工程において、不純物の導入
処理か行なわれる。例えば、イオン／十人法か用いられ
、ケート電極６６をマスクとしで、ケート絶縁膜６５を
介してイオン化された不純物のシ１ｊコン（１１−結晶
薄膜６３に対する打ち込みが行なわれる。

この時、不純物イオンの加速エネルギーを適当に調節し
且つ注入時間を制御する事により、不純物層の拡散深度
をシリコン単結晶薄膜６３の表面部分にのみ限定する事
が可能となる。この結果、図示する様に比較的小さな接
合深度を有するソース領域６７及びトルイン領域領域６
８か形成される。シリコン単結晶薄膜６３の下層部分は
そのままイオン注入かなされずに残されており、ソース
領域６７及びドレイン領域６８は基板６１とシリコン単
結晶薄膜６３との間の界面に達していない。従って、絶
縁劣化の原因となるバックチャネルを有効に防止する事
かできる。

最後に第６図（Ｆ）に示す工程において、フィールド酸
化膜６４の表面に画素電極６９が積層される。

その一端はゲート絶縁膜６５の一部に形成されたコンタ
クトホール７０ａを介してドレイン領域６８に電気的に
接続されている。又、信号線７】も形成され、コンタク
トホール７０ｂを介してソース領域６７に電気的に接続
している。最後に、基板の表面全体をＰＳＧなとからな
る透明保護膜７２で被覆する。

第７図（Ａ）ないし第７図（Ｅ）はバンクチャネル防止
型のＭＯＳＦＥＴトランジスタが集積的に形成された光
弁基板用半導体装置の製造方法の他の例を示し、先に説
明した例に用いられたイオン注入法に代えて不純物吸着
拡散法を用いている。この方法によれば、極めて薄い不
純物拡散層からなるソース領域及びドレイン領域を形成
できるので一層の微細化が促進される。第７図（＾）に
示す工程において、フィールド酸化膜６４によって囲ま
れた素子領域を有する半完成品が準備される。この半完
成品は第６図（＾）ないし第６図（Ｄ）に示す工程によ
って製造されたものと同様である。従って、同一の構成
要素には同一の参照番号が付されている。素子領域はシ
リコン単結晶薄膜６３からなりその上にはゲート絶縁膜
６５を介してゲート電極６６が形成されている。

続いて、第７図（Ｂ）に示す工程において、ケート電極
６６をマスクにしてゲート絶縁膜６５を除去し、シリコ
ン単結晶薄膜６３の表面を露出する。しかしながら、二
〇状懸ては通常シリコン単結晶薄膜６３の表面は依然と
して約３０Å以下の自然酸化膜て被覆されている可能性
がある。この自然酸化膜を完全に除去する為に、真空度
かＩＯ’Ｐａ程度以下の雰囲気で基板を８５０℃程度か
それ以上に加熱する。

数分間の雰囲気安定化後、水素ガスを１．０’Ｐａ程度
導入する。この水素によってシリコン単結晶薄膜の表面
に残されていた自然酸化膜が除去され表面の？Ｒ浄化が
なされる。この結果、活性化されたシリコン原子が表面
に露出する。

第７図（Ｃ）に示す工程において、活性化されたシリコ
ン単結晶薄膜６３の表面に不純物吸着層７３を形成する
。この不純物吸着層は、例えば基板を高温に保ちながら
不純物成分を含む気体を活性化された表面に供給する事
により行なわれる。吸着されｔ：気体は熱分解を起こし
活性化表面に不純物吸着層７３が堆積される。例えば、
Ｐ型の不純物吸着層を形成する時にはＰ型の不純物ボロ
ンを含むシホランカスか用いられる。又、Ｎ型の不純物
板も層を形成する場合には例えば砒素を含むアルシンガ
ス等か用いられる。

第７図＜Ｄ）に示す工程において、不純物拡散層７３を
拡散源とした固相拡散が行なわれシリコン単結晶薄膜６
３の表面部分にソース領域６７及びドレイン領域６８か
形成される。ソース領域６７及びドレイン領域６８を構
成する不純物拡散層の拡散深度及び拡散濃度は、拡散源
として堆積された不純物吸着層７３の膜厚あるいは固相
拡散処理温度等を適宜調節する事により自由に設定する
事ができる。例えば、拡散深度を表面から数１００人程
度に限定する事が可能である。この拡散深度はイオン注
入によって得られる数値に比べて極めて小さく非常に薄
いソース領域及びドレイン領域を形成する事ができる。

この結果、バックチャネル防止構造が簡単に実現できる
とともに、拡散深度を減少した割合に応じてＭＯＳＦＥ
Ｔの微細化がより一層促進される。

最後に第７図（Ｆ）に示す工程において、画素電極６９
及び信号線７１かパタニング形成される。本例において
は、ソース領域６７及びドレイン領域６８の表面かゲー
ト絶縁膜６５によって被覆されていないので、面接触に
よる直接的な電気的導通を得る事か可能である。これら
の工程が終了した後に、透明な保護膜７２が基板全体に
被覆される。

次に第８図（Ａ）ないし第８図（Ｅ）を参照して、ＬＤ
Ｄ構造を有する高耐圧ＭＯ５ＦＥＴトランジスタか集積
的に形成された光弁基板用半導体装置の製造方法を詳細
に説明する。第８図（Ａ）に示す工程において、図示す
る半完成品が準備される。

この半完成品は前述した第６図（Ａ）ないし第６図（Ｄ
）に示す工程と同様の方法により得られる。この半完成
品は基板８１の表面に素子領域を囲む様にフィールド酸
化膜８２が形成されている。素子領域はシリコン単結晶
薄膜８３によって構成されている。

このシリコン単結晶薄膜８３はシリコンウェハの研摩に
より得られたものである。シリコン単結晶薄膜８３の上
にはゲート絶縁膜８４を介してゲート電極８５か形成さ
れている。なお、本例においてはＰ型のシリコン１μ結
晶薄膜８３か用いられている。

第８図（Ｂ）に示す工程において、Ｎ型の不純物のイオ
ン注入が行なわれる。即ち、ゲート電極８５をマスクと
して、ゲート絶縁膜８４を介して比較的短時間の間、比
較的低加速エネルギーのＮ型不純物イオンを打ち込む。

この結果、Ｐ　型のシ」コン単結晶薄膜８３の表面には
極く浅いＮ−型のソース領域８６及びＮ　型のドレイン
領域８７が形成される。

第８図（Ｃ）に示す工程において、例えば化学気相成長
法を用い二酸化シリコン膜を全面的に堆積する。その膜
厚はゲート電極８５の膜厚と同程度にする事が好ましい
。続いて、異方性エツチングを行ない堆積された二酸化
シリコン膜を除去する。

異方性エツチングであるので、ゲート電極８５の周囲を
囲む様にエツチング残漬物からなるサイドウオール８８
が形成される。このサイドウオール８８は先に形成され
たＮ〜型のソース領域８６及びドレイン領域８７の先端
部分をカバーする様に形成される。

第８図（Ｄ）に示す工程において、再びＮ型不純物のイ
オン注入が行なわれる。このイオン注入は先のイオン注
入に比べて長時間且つ高加速エネルギーで行なわれる。

ゲート電極８５及びその周囲に形成されたサイドウオー
ル８８をマスクとして、ゲート絶縁［８４を介してイオ
ン注入か行なわれ、Ｎ＋型のソース領域８９とＮ＋型の
ドレイン領域９０が形成される。図示する様に、サイド
ウオール８８の直下にはＮ　型のソース領域８６とＮ　
型のドレイン領域８７か残されているので、いわゆるＬ
ＤＤ構造か形成される。このＬＤＤＩＩ造は、チャネル
領域の両端に低不純物濃度のソース領域及びドレイン領
域が介在しているのでナンドエレクトロンの発生を防止
する事ができ絶縁劣化の原因となるパンチスルーや短チ
ヤネル効果を有効に抑制する事か可能となる。

最後に第８図（Ｅ）に示す工程において、画素型ｒｉＡ
９１が形成される。この画素電極９１はその一端がケー
ト絶縁膜８４に開口されたコンタクトホールを介してト
ルイン領域９０に電気的に接続している。

又、信号線９２も形成され、他のコンタクトホールを介
してソース領域８９に電気的に接続している。

これらの工程か終了した後に保護膜９３が基板の全面に
被覆される。

最後に、第９図（Ａ）ないし第９図（Ｆ）を参照して、
いわゆるバッティングコンタクト構造を有する高耐圧Ｍ
Ｏ５ＦＥＴトランジスタが集積的に形成された光弁基板
用半導体装置の製造方法を詳細に説明する。先ず、第９
図（Ａ）に示す工程において、半完成品か準備される。

この半完成品は第６図（Ａ）ないし第６図（Ｃ）に示す
工程と同様の方法により製造される。即ち、図示する様
に基板１０１の表面にはフィールド酸化膜１０２によっ
て囲まれた素子領域が形成されている。この素子領域は
Ｐ−型のシリコン単結晶薄膜１０３から構成されている
。この単結晶薄膜１０３は接着ならびに研摩により形成
されたものである。第９図（Ｂ）は、第９図（Ａ）に示
す半完成品の平面図である。フィールｌ−酸化膜１０２
によって囲まれた矩形の素子領域か開口している。

次に第９図（Ｃ）に示す工程において、素子領域の中央
部分にその幅方向に沿ってケート電極１０４か形成され
る。図示しないか、ケート電極１０４と素子領域に露出
したノリコノ単結晶１４膜１０３のｌ？？］にはゲート
絶縁膜か介在している。

第９図（Ｄ）に示す工程において、Ｐ型の不純物を用い
た選択的イオン注入か行なわれる。このイオン注入は素
子領域の左側部分において幅方向中央部に対してのみ選
択的に行なわれＰ＋型の不純物拡散層１０５を形成する
。このピ型不純物拡散層１０５は素子領域内においてＰ
　型のシリコン単結晶薄膜と電気的に接触している。従
って、Ｐ型のシリコン単結晶薄膜の電位はＰ＋型の不純
物拡散層１０５を介して固定する事か可能である。

第９図（Ｅ）に示す工程において、Ｎ型の不純物を用い
た選択的イオン注入か行なわれる。このイオン注入はＰ
＋型の不純物拡散層１０５を避けて行なわれる。この結
果、ケート電極１０４によって長手方向に分割された素
子領域の左側部分にはＮ＋型の不純物拡散層１０６が形
成される。このＮ＋型不純物拡散層１０６はソース領域
を形成する。又、素子領域の右側にもＮ＋型の不純物拡
散層１０７か形成される。この拡散層１０７はドレイン
領域を構成する。図示しないか、ソース領域及びトレイ
ン領域の表面はケート絶縁膜によって被覆されている。

最後に第９図（Ｆ）に示す工程において、ソース領域の
表面に存在するゲート絶縁膜の部分的開口処理が行なわ
れフンタクトホール１０８が形成される。このコンタク
トホール１０８は、Ｎ＋型の不純物拡散層１０６及びＰ
＋型の不純物拡散層１０５を横断する様に形成されてい
る。このコンタクトホール１０８を介してソース領域は
図示しない信号線と電気的に接続される。いわゆる、バ
ッティングコンタクトが構成され不。即ち、Ｐ−型のシ
リコン単結晶薄膜はＰ＋型の不純物拡散層１０５を介し
て信号線に供給される電圧レベルに保持固定する事か可
能となる。一方、ドレイン領域の表面に存在するゲート
絶縁膜にも開口処理か施こされコンタクトホール１０９
か形成される。このコンタクトホール１０９を介して図
示しない画素電極はドレイン領域に電気的に接続される
。第９図（Ｆ）に示す半導体装置を素子領域の長手方向
に沿って切断した断面構造か、第４図（Ｂ）に示されて
いる。

〔発明の効果〕

以上説明した様に、本発明によれば、絶縁性基板の上に
形成された高品質のシリコン単結晶薄膜に対してＬＳＩ
製造技術を用いて画素電極群及びスイッチ素子群を集積
的に形成する事により光弁基板用半導体装置を得ている
。この為、極めて高い画素密度を有する光弁基板用半導
体装置を得る事ができるという効果がある。又本発明に
かかる半導体装置のチップ寸法を通常のＬＳＩチップと
同程度に小型化する事かできるという効果かある。

特に、シリコン単結晶薄膜を用いているのでＬＳＩ製造
技術か直接適用できスイッチ素子の微細化を促進できる
という効果かある。さらに、本発明の特徴的効果として
、スイッチ素子を高耐圧構造を（−１″する絶縁ゲート
電界効果トランジスタで構成したので、極めて信頼性に
優れた絶縁破壊を起二り難い光弁基板用半導体装置を提
供する事かできるという効果かある。二の耐王構造を採
用する事によりスイッチ素子の一層の微細化が促進され
る。

【図面の簡単な説明】

第１図は光弁基板用半導体装置の一画素部分を拡大した
部分下面図、第２図はパックチャネル防止型の耐圧構造
を有するスイッチ素子トランジスタを集積した光弁基板
用半導体装置の模式的部分断面図、第３図はＬＤＤ型の
耐圧構造を有するスイッチ素子トランジスタを集積した
光弁基板用半導体装置の模式的断面図、第４図（Ａ）は
バッティングコンタクトを備えた耐圧構造を有するスイ
ッチ素子トランジスタの拡大平面図、第４図（Ｂ）はバ
ッティングコンタクトを備えた耐圧構造を有するスイッ
チ素子トランジスタの集積された光弁基板用半導体装置
の模式的部分断面図、第５図は光弁基板用半導体装置を
用いて構成されたアクティブマトリクス液晶表示装置の
模式的分解斜視図、第す図（Ａ＞ないし第６図（Ｆ）は
ハソクチャ不タレ防１１−型の耐圧構造を何するスイッ
チ素子トラ、ンスタを具備した光弁基板用半導体装置の
製造方法を示す工程図、第７図（Ａ）ないし第７図（Ｅ
）よ同しくハ”ツクチャネル防止型の耐圧構造を有する
スイッチ素子トランジスタが形成された光弁基板用土導
体装置の他の製造方法を例を示す工程図、第８図（Ａ）
ないし第８図（Ｅ）はＬＤＤ型の耐圧構造を有するスイ
ッチ素子トランジスタを具備した光弁基板用半導体装置
の製造方法を示す工程図、及び第９図（Ａ）ないし第９
図（Ｆ）はバッティングコンタクトを備えたスイッチ素
子トランジスタを包含する光弁基板用半導体装置の製造
方法を示す工程図である。 ］・・・シリコン単結晶薄膜 ２・高耐圧ＭＯ８ＦＥＴ ３・画素電極 ４ａ・・−コンタクトホール ４ｂ・コンタクトホール　５・・・信号線６・、Ｐ査線 ８・　フィールド酸化膜 １０・・保護膜 Ｓ　・ソース鎖酸 Ｃ−チャネル鎮域 ７・・石英ガラス基板 ９・・ゲート絶縁膜 Ｇ・・・ゲート電極 Ｄ・・・トレイン鎖酸 出 願 人 セイコー電子工業株式会社 代 理 人

Claims (1)

1. 【特許請求の範囲】 １、電気絶縁性の基板と、 該基板表面に形成された半導体単結晶薄膜と、該基板上
   に形成された画素電極群と、 各画素電極に対して選択給電を行なう為のスイッチ素子
   群を構成し、該半導体単結晶薄膜に集積的に形成された
   耐圧構造を有する絶縁ゲート電界効果トランジスタとか
   らなる光弁基板用半導体装置。 ２、該絶縁ゲート電界効果トランジスタは、基板と半導
   体単結晶薄膜との界面から離間して形成されたソース領
   域及びドレイン領域を備えたバックチャネル防止型の耐
   圧構造を有する請求項１に記載の光弁基板用半導体装置
   。 ３、該絶縁ゲート電界効果トランジスタは、そのチャネ
   ル領域の両端に存する低不純物濃度のソース領域及びド
   レイン領域と、これらの領域の各々に連接する高不純物
   濃度のソース領域及びドレイン領域とを備えたＬＤＤ型
   の耐圧構造を有する請求項１に記載の光弁基板用半導体
   装置。 ４、該絶縁ゲート電界効果トランジスタは、そのソース
   領域を介して半導体単結晶薄膜の電位固定が可能なバッ
   ティングコンタクトを備えた耐圧構造を有する請求項１
   に記載の光弁基板用半導体装置。 ５、電気絶縁性の基板と半導体単結晶基板を互いに接着
   固定した後該半導体単結晶基板を研摩し半導体単結晶薄
   膜を形成する第一工程と、 該半導体単結晶薄膜に耐圧構造を有する絶縁ゲート電界
   効果トランジスタを形成する第二工程と、 該基板上において該トランジスタにより選択給電される
   画素電極を形成する第三工程とからなる光弁基板用半導
   体装置の製造方法。 ６、該第二工程は、該半導体単結晶薄膜の表面を部分的
   に活性化する為の活性化工程と、活性化された表面に不
   純物を含む気体を供給し不純物吸着層を形成する吸着工
   程と、不純物吸着層を拡散源として固相拡散を行ない該
   半導体単結晶薄膜の表面部のみに限定されたソース領域
   及びドレイン領域を形成する拡散工程とを含む請求項５
   に記載の光弁基板用半導体装置の製造方法。