JP2003174172A - 電界効果トランジスタおよびこれを用いた電気光学装置、半導体装置ならびに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ボディコンタクト領域を有するＳＯＩ構造の
ＭＯＳＦＥＴにおいて、寄生バイポーラ現象などの基板
浮遊効果をより確実に抑制することができ、電気的特性
に優れたＦＥＴを提供する。 【解決手段】 本発明のＦＥＴ５０は、単結晶シリコン
層５３がチャネル領域５６の側方に延在する延在部５３
ａを有し、ゲート電極５８の外方に位置するＰ型のボデ
ィコンタクト領域６０と、チャネル領域５６とボディコ
ンタクト領域６０との間でゲート電極５８の下方に位置
するＰ型の不純物拡散領域６１を有する引き出し領域６
２とが形成されている。そして、チャネル領域５６、引
き出し領域不純物拡散領域６１、ボディコンタクト領域
６０の順に不純物濃度が大きくなっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界効果トランジ
スタ（Field Effect Transistor,以下、ＦＥＴと略記す
る）、およびこれを用いた電気光学装置、半導体装置な
らびに電子機器に関し、特に基板浮遊効果を充分に抑制
することができ、電気的特性に優れたＦＥＴの構成に関
するものである。

【０００２】

【従来の技術】絶縁体上に単結晶シリコン層からなる半
導体層を形成し、その半導体層にトランジスタ素子等の
半導体デバイスを形成するＳＯＩ（Silicon on Insulat
or）技術は、素子の高速化や低消費電力化、高集積化等
の利点を有しており、例えば、液晶装置等の電気光学装
置に適用することが可能である。

【０００３】ところで、一般的なバルク半導体デバイス
では、下地基板を通じてＭＯＳＦＥＴのチャネル領域を
所定の電位に固定することができるため、チャネル領域
の電位変化によって起こる寄生バイポーラ現象などによ
って素子の耐圧などの電気的特性を劣化させることがな
い。これに対して、ＳＯＩ構造のＭＯＳＦＥＴでは、チ
ャネル下部が下地絶縁膜により完全に分離されているた
め、チャネル領域を上記のように所定の電位に固定する
ことができず、チャネル領域が電気的に浮いた状態とな
る。

【０００４】この時、ドレイン領域近傍の電界で加速さ
れたキャリアと結晶格子との衝突によるインパクトイオ
ン化現象によって余剰キャリアが発生し、この余剰キャ
リアがチャネルの下部に蓄積する。このようにしてチャ
ネル下部に余剰キャリアが蓄積してチャネル電位が上昇
すると、ソース−チャネル−ドレインのＮＰＮ（Ｎチャ
ネル型の場合）構造が見かけ上のバイポーラ素子として
動作するため、異常電流により素子のソース−ドレイン
間耐圧が劣化するなど、電気的な特性が悪化するという
問題がある。これらのチャネル部が電気的に浮いた状態
であることに起因する一連の現象を基板浮遊効果と呼
ぶ。

【０００５】そこで、従来から、チャネル領域と所定の
経路で電気的に接続されたボディコンタクト領域を設
け、チャネル領域に蓄積された余剰キャリアをこのボデ
ィコンタクト領域から引き抜くことで基板浮遊効果を抑
制する技術が採用されている。この種のボディコンタク
ト領域を有するＳＯＩ構造のＭＯＳＦＥＴを含む半導体
装置は、例えば特開平９−２４６５６２号公報に開示さ
れている。

【０００６】

【発明が解決しようとする課題】ところが、ボディコン
タクト領域を有するＳＯＩ構造のＭＯＳＦＥＴには、以
下の問題点があった。特にＮチャネル型ＭＯＳＦＥＴの
場合、インパクトイオンによる寄生バイポーラ現象はゲ
ート幅に依存する。図１６はゲート幅と寄生バイポーラ
現象が起こるドレイン電圧との関係を示す図であって、
横軸がゲート幅、縦軸が寄生バイポーラ現象が起こるド
レイン電圧を示している。この特性は、印加するドレイ
ン電圧が高くなる程、短いゲート幅で寄生バイポーラ現
象が起こることを示している。図１６中に示した破線
は、使用するドレイン電極に対応するゲート幅がゲート
電極下の引き出し領域の長さに等しい場合を示している
が、条件によっては、ゲート電極下の引き出し領域の長
さよりも小さいゲート幅であっても、寄生バイポーラ現
象がより低いドレイン電圧で起こる場合もある。その結
果、ソース−ドレイン間耐圧が低下する、電流−電圧特
性におけるサブスレッショルド領域にキンク（電流の異
常な立ち上がり）が発生するなど、ＭＯＳＦＥＴの電気
的特性が低下するという問題が生じる。

【０００７】例えばこの種のＭＯＳＦＥＴを液晶装置の
周辺駆動回路に用いる場合、周辺駆動回路では電流供給
能力の高いトランジスタが必要とされる。このことか
ら、周辺駆動回路ではオン電流を多く取れる、ゲート幅
が大きなトランジスタを本来は用いたいところである。
しかしながら、上記のような寄生バイポーラ現象による
不具合を回避しなければならないという点から制限を受
けて、ゲート幅をむやみに大きくすることができない。
その対応策としては、ゲート幅が小さいトランジスタを
並列接続するなどの方法が考えられるが、その場合、周
辺駆動回路を構成するトランジスタ数が多くなり、占有
面積が大きくなる、回路構成が複雑になるといった問題
が生じる。この種の問題は、液晶装置等の電気光学装置
のみならず、ＭＯＳＦＥＴを用いた半導体装置にも共通
の問題である。

【０００８】本発明は、上記の課題を解決するためにな
されたものであって、ボディコンタクト領域を有するＳ
ＯＩ構造のＭＯＳＦＥＴにおいて寄生バイポーラ現象な
どの基板浮遊効果をより確実に抑制することができ、電
気的特性に優れたＦＥＴを提供することを目的とする。
また、このようなＦＥＴの使用により回路の小型化、簡
略化、駆動能力の向上が図れる電気光学装置および半導
体装置の提供を目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１のＦＥＴは、絶縁層上に半導体層が
設けられるとともに前記半導体層の上方にゲート絶縁膜
を介してゲート電極が設けられ、前記半導体層に第１導
電型のソース領域およびドレイン領域と前記第１導電型
とは逆導電型の第２導電型のチャネル領域とが形成され
てなる部分空乏型のＳＯＩ型ＦＥＴであって、前記半導
体層が、前記チャネル領域の側方で前記ソース領域、前
記チャネル領域、前記ドレイン領域が並ぶ方向と交差す
る方向に延在する延在部を有し、該延在部に、前記ゲー
ト電極の外方に位置する第２導電型のボディコンタクト
領域と、前記チャネル領域と前記ボディコンタクト領域
との間で前記ゲート電極の下方に位置する第２導電型の
不純物拡散領域を有する引き出し領域とが形成され、前
記チャネル領域の第２導電型の不純物濃度よりも前記不
純物拡散領域の第２導電型の不純物濃度の方が大きいこ
とを特徴とする。

【００１０】本発明の対象となるデバイスは、既に周知
となっているボディコンタクト領域を有するＦＥＴであ
る。この種のＦＥＴの場合、基板浮遊効果を抑えるべく
チャネル領域下の余剰キャリアを引き抜くために、ボデ
ィコンタクト領域に所定の電圧を印加する。しかしなが
ら、本発明者が行ったデバイスシミュレーションによれ
ば、ボディコンタクト領域に印加した電圧は、ゲート電
極下の引き出し領域の抵抗が大きいためにこの領域で大
部分が電位降下（または電位上昇）してしまい、チャネ
ル領域ではほとんど電位勾配がない状態となる。そのた
め、ボディコンタクト領域から離れたチャネル領域の内
部に存在するインパクトイオン化により発生した正孔を
引き抜くことが難しく、基板電位が上がりやすくなり、
寄生バイポーラ現象が生じると考えられる。

【００１１】このことから、本発明者は、ゲート電極下
の引き出し領域の抵抗をチャネル領域の抵抗よりも小さ
くすればインパクトイオン化により発生した余剰キャリ
ア（正孔）が引き抜きやすくなることに思い至った。す
なわち、本発明のＦＥＴによれば、従来の引き出し領域
のゲート電極の下方に位置する部分に第２導電型の不純
物拡散領域が形成され、チャネル領域の第２導電型の不
純物濃度よりも引き出し領域の不純物拡散領域の第２導
電型の不純物濃度の方が大きくなっているため、ゲート
電極に閾値電圧以上の電圧を印加した際にチャネル領域
よりもゲート電極下の引き出し領域の方が空乏層の拡が
りが小さくなり、低抵抗になる。したがって、引き出し
領域での電位降下が小さくなるため、余剰キャリアを引
き抜きやすくなる。その結果、寄生バイポーラ現象など
の基板浮遊効果をより確実に抑制することができ、電気
的特性に優れたＦＥＴを実現することができる。

【００１２】本発明の上記の作用、効果を得るためには
チャネル領域の不純物濃度よりも引き出し領域の不純物
拡散領域の不純物濃度の方が大きくなっていさえすれば
よいが、引き出し領域の不純物拡散領域とボディコンタ
クト領域との不純物濃度の大小関係については、ボディ
コンタクト領域の第２導電型の不純物濃度よりも引き出
し領域の不純物拡散領域の第２導電型の不純物濃度の方
が小さいことが望ましい。

【００１３】仮に引き出し領域の不純物拡散領域の不純
物濃度がボディコンタクト領域の不純物濃度と等しかっ
たとすると、不純物拡散領域の第２導電型の不純物濃度
が充分に高いことになり、逆導電型で高濃度同士の引き
出し領域の不純物拡散領域とソース・ドレイン領域とが
接近した状態となる。その結果、ジャンクション・ブレ
ークダウンが起こりやすくなり、ソース・ドレイン領域
とボディコンタクト領域との間の耐圧が低下する恐れが
ある。この観点から、ボディコンタクト領域の不純物濃
度よりも引き出し領域の不純物拡散領域の不純物濃度の
方が小さくなるように設定しておけば、ジャンクション
・ブレークダウンが起こりにくくなり、ソース・ドレイ
ン領域とボディコンタクト領域との間の耐圧を充分に確
保することができる。

【００１４】パターンを平面視した際に、前記引き出し
領域内の不純物拡散領域のゲート幅方向に延在する縁
が、チャネル領域のゲート幅方向に延在する縁よりも内
側に位置するように設計することが望ましい。

【００１５】仮に引き出し領域内の不純物拡散領域のゲ
ート幅方向に延在する縁がチャネル領域のゲート幅方向
に延在する縁に一致する設計であったとすると、製造工
程中の各パターンのアライメント誤差等によっては引き
出し領域内の不純物拡散領域がソース領域またはドレイ
ン領域にはみ出すことも考えられる。その場合、前記不
純物拡散領域とソース・ドレイン領域とは逆導電型であ
るから、容易にジャンクション・ブレークダウンが起こ
ってしまう。そこで、引き出し領域内の不純物拡散領域
のゲート幅方向に延在する縁がチャネル領域のゲート幅
方向に延在する縁よりも内側に位置するように設計して
おけば、その分アライメントマージンが生じるので、製
造工程中で多少のアライメント誤差があっても、ジャン
クション・ブレークダウンが起こりにくい構造とするこ
とができる。

【００１６】また、引き出し領域内の不純物拡散領域を
ボディコンタクト領域側のゲート電極の外方にまで延在
させ、不純物拡散領域が、ボディコンタクト領域との間
でその上方にゲート電極が位置しないオフセット構造を
有する構成とすることが望ましい。

【００１７】この構成によれば、引き出し領域の不純物
拡散領域をボディコンタクト領域側に延在させ、その部
分をオフセット領域とすることによって、ソース・ドレ
イン領域とボディコンタクト領域との間の耐圧を確保す
ることができる。

【００１８】さらに、チャネル領域の引き出し領域とは
反対側の縁部に、チャネル領域よりも高い濃度で第２導
電型の不純物が注入されたエッジ不純物拡散領域を形成
することが望ましい。

【００１９】チャネル領域にはＦＥＴの閾値電圧制御用
のイオン注入がなされているが、チャネル領域の引き出
し領域と反対側の縁部は酸化膜と隣接しており、この酸
化膜を形成する際にチャネル領域内の不純物が食われ、
この部分に本体のＦＥＴよりも閾値電圧が低い寄生トラ
ンジスタが形成されることになる。すると、電流−電圧
特性にキンクが発生するなど、ＦＥＴの電気的特性が劣
化する。そこで、チャネル領域よりも高い不純物濃度を
有するエッジ不純物拡散領域を形成しておけば、寄生ト
ランジスタが形成されることがなく、電気的特性を良好
に維持することができる。

【００２０】また、引き出し領域内の不純物拡散領域と
エッジ不純物拡散領域とで第２導電型の不純物の濃度を
等しくすることもできる。

【００２１】引き出し領域内の不純物拡散領域とエッジ
不純物拡散領域とで不純物濃度を個別に設定することが
できるが、この２つの領域で不純物濃度を等しく設定し
ても支障なくそれぞれの機能を発揮することができる。
そして、不純物濃度を等しく設定した場合、１回のイオ
ン注入工程で上記２つの不純物拡散領域を同時に形成す
ることができるので、製造工程が複雑になることがな
い。

【００２２】前記チャネル領域よりも高い濃度で第２導
電型の不純物が注入された容量電極領域と前記ゲート絶
縁膜と同一の絶縁膜と前記ゲート電極と同一の導電層に
より容量が形成することができる。

【００２３】前記電界効果トランジスタと前記容量電極
を、例えば電気光学装置の画素部に用いれば、電気光学
装置の表示品位を上げることができる。

【００２４】さらに、前記容量電極領域と前記引き出し
領域内の不純物拡散領域と前記エッジ不純物拡散領域の
３つの不純物濃度を等しく設定した場合、１回のイオン
注入工程で上記３つの不純物拡散領域を同時に形成する
ことができるので、製造工程が複雑になることがない。

【００２５】前記半導体層が、チャネル領域の両側方で
ソース領域、チャネル領域、ドレイン領域が並ぶ方向と
交差する方向に延在する延在部を有し、これら延在部の
双方にボディコンタクト領域と引き出し領域とをそれぞ
れ設ける構成としてもよい。

【００２６】この構成によれば、チャネル領域の両側か
らチャネル下方の余剰キャリアを引き抜くことができる
ので、チャネル領域の内部にある余剰キャリアがさらに
引き抜きやすくなる。このため、チャネル領域の片側か
ら余剰キャリアを引き抜く場合に比べて寄生バイポーラ
現象がより生じにくくなり、ゲート幅を実効的に大きく
することができる。その結果、オン電流が充分に大きな
ＦＥＴを実現することができる。またこの構成の場合、
基本的にチャネル領域の縁で寄生トランジスタが生じる
ことがないという利点を有している。

【００２７】また、チャネル領域表面に形成された第２
導電型の第１の不純物拡散層と、第１の不純物拡散層の
下方に形成された第２導電型の第２の不純物拡散層とを
有する構成とすることが望ましい。

【００２８】ここで、チャネル領域表面に位置する第１
の不純物拡散層とは、通常の閾値電圧制御用のイオン注
入工程によって形成するものである。上記の構成によれ
ば、第１の不純物拡散層の下方に同じ導電型の第２の不
純物拡散層が形成されているので、通常は高抵抗となる
チャネル領域内の中性領域が低抵抗化され、余剰キャリ
アの引き抜きを容易にすることができる。

【００２９】本発明の第２のＦＥＴは、絶縁層上に半導
体層が設けられるとともに前記半導体層の上方にゲート
絶縁膜を介してゲート電極が設けられ、前記半導体層に
第１導電型のソース領域およびドレイン領域と前記第１
導電型とは逆導電型の第２導電型のチャネル領域とが形
成されてなる部分空乏型のＳＯＩ型電界効果トランジス
タであって、前記ソース領域内に該ソース領域の電位を
固定するためのコンタクトが形成されるとともに、前記
ソース領域のゲート長方向に延在する縁に沿って第２導
電型のボディコンタクト領域が形成され、前記チャネル
領域のゲート長方向に延在する縁に沿って前記ボディコ
ンタクト領域と接続された第２導電型の不純物拡散領域
が形成され、前記チャネル領域、前記不純物拡散領域、
前記ボディコンタクト領域の第２導電型の不純物濃度
が、この順に大きくなっていることを特徴とする。

【００３０】本発明の第１のＦＥＴは、引き出し領域お
よびボディコンタクト領域をチャネル領域の側方に引き
出した構造のものであって、任意の回路に適用する際に
ソース領域とドレイン領域の電位の関係が逆転しても対
応できる構造のＦＥＴを対象としている。これに対し
て、本発明の第２のＦＥＴは、例えばインバータ回路に
用いる場合のように、ソース領域とドレイン領域の電位
の関係を固定して使用するもの、いわゆるソースタイ構
造のＦＥＴを対象としている。

【００３１】本発明の第２のＦＥＴにおいてもその作
用、効果は本発明の第１のＦＥＴと同様であり、本来の
チャネル領域よりもチャネル領域の縁の不純物拡散領域
の方が空乏層の拡がりが小さくなり、低抵抗になるた
め、余剰キャリアが引き抜きやすくなる。その結果、寄
生バイポーラ現象などの基板浮遊効果をより確実に抑制
することができ、電気的特性に優れたＦＥＴを実現する
ことができる。

【００３２】さらに、ソース領域の縁に沿って形成され
た前記ボディコンタクト領域およびチャネル領域の縁に
沿って形成された前記不純物拡散領域に加えて、ソース
領域の内部に第２導電型のボディコンタクト領域が形成
されるとともに、チャネル領域の内部に前記ボディコン
タクト領域と接続された第２導電型の不純物拡散領域が
形成され、前記チャネル領域、前記不純物拡散領域、前
記ボディコンタクト領域の第２導電型の不純物濃度が、
この順に大きくなっている構成を採用してもよい。

【００３３】すなわち、ソース領域やチャネル領域の縁
に沿った箇所だけでなく、ソース領域やチャネル領域の
内部に余剰キャリア引き抜き用のボディコンタクト領域
と不純物拡散領域とを形成してもよい。この構成によれ
ば、特にゲート幅が大きなトランジスタにおいても余剰
キャリアの引き抜きが行いやすくなる。また、ゲート幅
の小さいトランジスタを並列に並べるよりも占有面積を
小さくすることができ、レイアウト的に有利な構成とな
る。

【００３４】ソースタイ構造を採る場合、前記コンタク
トを、一部がボディコンタクト領域にかかり、一部がソ
ース領域にかかるように配置することが望ましい。

【００３５】この構成によれば、コンタクトがソース領
域の電位固定用として機能するとともに、ボディコンタ
クト領域からのキャリア引き抜き用としても機能するた
め、コンタクトが１つで済むという利点を有する。

【００３６】前記半導体層として単結晶シリコン層を用
いることができる。この構成によれば、キャリアの移動
度が高く、電流駆動能力の大きなＦＥＴを提供すること
ができる。

【００３７】本発明の電気光学装置は、上記本発明のＦ
ＥＴを備えたことを特徴とする。この構成によれば、電
気的特性に優れたＦＥＴを備えたことにより、表示品位
の高い電気光学装置を実現することができる。

【００３８】特に上記の電気光学装置が複数の画素から
なる表示部と該表示部を駆動するための駆動回路部とを
有する場合、本発明のＦＥＴを駆動回路部に用いること
が望ましい。駆動回路部では特に電流駆動能力の高いＦ
ＥＴが必要とされるため、この構成によれば、この要求
を満足することができ、ゲート幅の大きなＦＥＴを用い
ることができるので、使用するトランジスタ数が少なく
て済み、駆動回路部の占有面積を小さくできる、回路構
成を簡単化できる等の利点が得られる。

【００３９】本発明の電子機器は、上記本発明の電気光
学装置を備えたことを特徴とする。この構成によれば、
表示品位の高い電気光学装置からなる表示部を備えた電
子機器を実現することができる。

【００４０】本発明の半導体装置は、上記本発明のＦＥ
Ｔを備えたことを特徴とする。この構成によれば、電流
−電圧特性、耐圧等の面で電気的特性に優れた半導体装
置を実現することができる。

【００４１】

【発明の実施の形態】［第１の実施の形態］以下、本発
明の第１の実施の形態を図１〜図７を参照して説明す
る。図１は本発明のＦＥＴを周辺駆動回路に用いた電気
光学装置の一例である液晶ライトバルブの概略構成図、
図２は図１のＨ−Ｈ’線に沿う断面図、である。この液
晶ライトバルブはアクティブマトリクス方式の液晶パネ
ルであり、素子基板側にＳＯＩ基板を使用している。

【００４２】本実施の形態の液晶ライトバルブ１０の構
成は、図１および図２に示すように、ＴＦＴアレイ基板
１５上に、シール材２４が対向基板２０の縁に沿うよう
に設けられており、その内側に並行して額縁としての遮
光膜２５（周辺見切り）が設けられている。シール材２
４の外側の領域には、データ線駆動回路１０１および外
部回路接続端子１０２がＴＦＴアレイ基板１５の一辺に
沿って設けられており、走査線駆動回路１０４がこの一
辺に隣接する２辺に沿って設けられている。

【００４３】さらに、ＴＦＴアレイ基板１５の残る一辺
には、画像表示領域の両側に設けられた走査線駆動回路
１０４間を接続するための複数の配線１０５が設けられ
ている。また、対向基板２０のコーナー部の少なくとも
１箇所においては、ＴＦＴアレイ基板１５と対向基板２
０との間で電気的導通をとるための導通材１０６が設け
られている。そして、図２に示すように、図１に示した
シール材２４とほぼ同じ輪郭を持つ対向基板２０がシー
ル材２４によりＴＦＴアレイ基板１５に固着されてお
り、ＴＦＴアレイ基板１５と対向基板２０との間にＴＮ
液晶２６が封入されている。また、図１に示すシール材
２４に設けられた開口部は液晶注入口２７であり、封止
材２８によって封止されている。

【００４４】ここで、走査線駆動回路１０４の回路図の
一例を図３に示す。走査線駆動回路１０４は、シフトレ
ジスタ１０７とバッファ１０８とによって構成されてい
る。また、走査線駆動回路１０４は、基板上で光を完全
に遮った位置に配置され、光リーク電流を考慮する必要
がないため、全体を半導体層の膜厚が厚い部分空乏型の
トランジスタによって構成することができる。また、駆
動周波数を高くしたい場合、シフトレジスタ１０７は、
高速で駆動する必要がある。その際には、寄生容量を小
さくすることができる完全空乏型のトランジスタを用い
ることが好ましい。バッファ１０８は、走査線を駆動す
るために大きな電流駆動能力が必要になるので、部分空
乏型のトランジスタを用いることが好ましい。このよう
に、周辺駆動回路においては、全体を部分空乏型のトラ
ンジスタで構成してもよいし、それぞれの回路によって
部分空乏型のトランジスタと完全空乏型のトランジスタ
を使い分けてもよい。また、トランスミッションゲート
１１０のような回路では、一方のトランジスタ、例えば
部分空乏型のトランジスタのみで代用することが可能で
ある。

【００４５】図３中に実線の円で囲んだ部分のトランス
ミッションゲート１１０の平面レイアウト図を図４に示
す。図４中、符号３０は単結晶シリコン層のパターン、
３１は第２ポリシリコン層のパターン、３２はＡｌ配線
層のパターン、３３はコンタクトのパターンを示してい
る。この図に示すように、このトランスミッションゲー
ト１１０はＮチャネルトランジスタ４０とＰチャネルト
ランジスタ４１とを含む４個の部分空乏型のトランジス
タで構成されている。そのうち、Ｎチャネルトランジス
タ４０に、本発明の対象であるボディコンタクト領域を
有するＦＥＴが用いられている。

【００４６】図５は、図４中、１点鎖線の円で示したＦ
ＥＴのみを取り出して示す平面図である。図６は図５の
Ａ−Ａ’線に沿う断面図である。本実施の形態のＦＥＴ
５０は、図５および図６に示すように、支持基板５１上
に埋込シリコン酸化膜５２（絶縁層）を介してＴ字状の
単結晶シリコン層５３（半導体層）を有している。単結
晶シリコン層５３のうち、図５中の下側にＮ型（第１導
電型）のソース領域５４、上側にＮ型のドレイン領域５
５が形成され、ソース領域５４とドレイン領域５５との
間に閾値電圧制御用として表面にＰ型（第２導電型）不
純物が注入されたチャネル領域５６が形成されている。
本実施の形態のＦＥＴ５０は、ソース領域５４、ドレイ
ン領域５５のいずれか一方の電位を固定して使用するも
のではなく、ソース領域５４−ドレイン領域５５間で電
位の関係が逆転しても対応できるものである。なお、ソ
ース領域５４、ドレイン領域５５の構成はそれぞれチャ
ネル領域５６側に低濃度領域、その外側に高濃度領域を
備えた構造、いわゆるＬＤＤ（Lightly Doped Drain）
構造を採用してもよい。単結晶シリコン層５３上には、
シリコン酸化膜からなるゲート絶縁膜５７を介してＴ字
状のゲート電極５８が形成されている。

【００４７】単結晶シリコン層５３は、チャネル領域５
６の側方でソース領域５４、チャネル領域５６、ドレイ
ン領域５５が並ぶ方向と略直交する方向（図５における
右側）に延在する延在部５３ａを有している。そして、
この延在部５３ａに、ゲート電極５８の外方に位置する
Ｐ型のボディコンタクト領域６０と、チャネル領域５６
とボディコンタクト領域６０との間でゲート電極５８の
下方に位置するＰ型の不純物拡散領域６１を有する引き
出し領域６２とが形成されている。本実施の形態の場
合、引き出し領域６２内の不純物拡散領域６１のゲート
幅方向に延在する縁がチャネル領域５６のゲート幅方向
に延在する縁と略直線状に並んでいる。一方、チャネル
領域５６の引き出し領域６２とは反対側の縁部には、Ｐ
型のエッジ不純物拡散領域６３が形成されている。チャ
ネル領域５６、引き出し領域６２内の不純物拡散領域６
１、ボディコンタクト領域６０の導電型は全てＰ型であ
るが、不純物濃度の大小関係は、チャネル領域５６、不
純物拡散領域６１、ボディコンタクト領域６０の順に大
きくなっている。また、引き出し領域６２内の不純物拡
散領域６１とエッジ不純物拡散領域６３の不純物濃度は
等しくなっている。

【００４８】ここで、上記構成のＦＥＴ５０の寸法、不
純物濃度等の具体例を挙げると、埋込シリコン酸化膜５
２の膜厚：３００〜１０００ｎｍ（例として４００ｎ
ｍ）、単結晶シリコン層５３の膜厚：２００〜５００ｎ
ｍ（例として４００ｎｍ）、ゲート絶縁膜５７の膜厚：
６０ｎｍ、ゲート電極５８の材料：Ｎ+型、ポリシリコ
ン、ゲート電極５８の膜厚：３５０ｎｍ、ゲート長：４
μｍ、引き出し領域長：３．５μｍ、チャネル領域５６
のイオン注入条件はイオン種：Ｂ+（ボロン）、注入エ
ネルギー：４５ＫｅＶ、ドーズ量：５×１０^１１／ｃｍ
^２、引き出し領域６２内の不純物拡散領域６１のイオン
注入条件はイオン種：Ｂ+、注入エネルギー：８０Ｋｅ
Ｖ、ドーズ量：１×１０^１３／ｃｍ^２、ボディコンタク
ト領域６０のイオン注入条件はイオン種：Ｂ+、注入エ
ネルギー：４５ＫｅＶ、ドーズ量：２×１０^１５／ｃｍ
^２、ソース領域５４、ドレイン領域５５のイオン注入条
件はイオン種：Ｐ+（リン）、注入エネルギー：１００
ＫｅＶ、ドーズ量：２×１０ ^１５／ｃｍ^２、ＬＤＤ構造
を採る場合のＬＤＤ領域（低濃度領域）のイオン注入条
件はイオン種：Ｐ+、注入エネルギー：１６０ＫｅＶ、
ドーズ量：４×１０^{１ ２}／ｃｍ^２、である。

【００４９】図５、図６に対して、従来のＦＥＴの構成
を示したのが図１７、図１８である。図１７、図１８に
示す従来のＦＥＴ２００は、形状こそ図５、図６と同様
であるが、引き出し領域６２内に不純物拡散領域は形成
されていなかった。このＦＥＴ２００に対してゲート電
極５８に閾値電圧以上の電圧を印加した場合、図１９に
示すように、ゲート電極５８下の引き出し領域６２もチ
ャネル領域５６と同様に空乏層６５が大きく拡がり、こ
の部分の抵抗が大きくなる。その結果、ボディコンタク
ト領域６０から離れたチャネル領域５６の内部に存在す
る余剰キャリアを引き抜くことが難しくなっていた。

【００５０】これに対して、本実施の形態のＦＥＴ５０
においては、引き出し領域６２内に不純物拡散領域６１
が形成され、チャネル領域５６よりも引き出し領域６２
の不純物拡散領域６１の方が不純物濃度が大きくなって
いるため、図７に示すように、ゲート電極５８に閾値電
圧以上の電圧を印加した場合、チャネル領域５６よりも
ゲート電極５８下の引き出し領域６２の方が空乏層６５
の拡がりが小さくなり、引き出し領域６２が従来の構造
よりも低抵抗になる。よって、ボディコンタクト領域６
０に印加した電位の引き出し領域６２での電位降下が小
さくなるため、チャネル領域５６の余剰キャリアを引き
抜きやすくなる。その結果、寄生バイポーラ現象などの
基板浮遊効果をより確実に抑制することができ、電気的
特性に優れたＦＥＴを実現することができる。さらに、
ボディコンタクト領域６０よりも引き出し領域６２の不
純物拡散領域６１の方が不純物濃度が小さくなっている
ため、チャネル領域５６−ボディコンタクト領域６０間
のジャンクション・ブレークダウンが起こりにくくな
り、ソース−ドレイン間耐圧を充分に確保することがで
きる。

【００５１】さらに本実施の形態の場合、チャネル領域
５６の縁部にエッジ不純物拡散領域６３が形成されてお
り、チャネル領域５６の引き出し領域６２とは反対側の
縁部で寄生トランジスタが形成されることがないため、
電流−電圧特性にキンクが生じることもなく、電気的特
性を良好に維持することができる。また、引き出し領域
６２内の不純物拡散領域６１とエッジ不純物拡散領域６
３の不純物濃度が等しいので、１回のイオン注入工程で
上記２つの不純物拡散領域を同時に形成することができ
るので、製造工程が複雑になることがない。

【００５２】さらに、図２０に示すように、本実施の形
態のＦＥＴ５０の半導体層５３と同一層である単結晶シ
リコン層５３ｂと、ゲート絶縁膜５７（図示せず）とゲ
ート電極５８と同じ薄膜により形成した容量電極５８ａ
により形成された容量部３００を接続することができ
る。容量部３００の下電極となる単結晶シリコン層５３
ａには、チャネル領域５６の引き出し領域６２とチャネ
ル領域５６の縁部のエッジ不純物拡散領域６３を形成す
るイオン注入工程により、不純物をドーピングすること
ができる。すなわち、１回のイオン注入工程で上記３つ
の不純物拡散領域を形成することができるので、製造工
程が複雑になることがない。

【００５３】そして、本実施の形態の液晶ライトバルブ
１０においては、例えば走査線駆動回路１０４のトラン
スミッションゲート１１０のような周辺駆動回路に上記
構成のＦＥＴ５０を備えたことにより、寄生バイポーラ
現象等の不具合を生じさせることなく、ゲート幅が大き
く、電流駆動能力の高いＦＥＴを用いることができるの
で、回路内で使用するトランジスタ数が少なくて済み、
駆動回路部の占有面積を小さくできる、回路構成を簡単
化することができる、等の効果を得ることができる。

【００５４】［第２の実施の形態］以下、本発明の第２
の実施の形態を図８を参照して説明する。図８は本実施
の形態のＦＥＴの構成を示す平面図である。本実施の形
態のＦＥＴの基本構成は第１の実施の形態と同様であ
り、引き出し領域の不純物拡散領域の平面パターンが異
なるのみである。よって、図８において図５と共通の構
成要素には同一の符号を付し、詳細な説明は省略する。

【００５５】第１の実施の形態の場合、引き出し領域６
２内の不純物拡散領域６１のゲート幅方向に延在する縁
とチャネル領域５６のゲート幅方向に延在する縁が略直
線状に並んでいた。これに対して、本実施の形態のＦＥ
Ｔ７２は、図８に示すように、引き出し領域６２内の不
純物拡散領域７０のゲート幅方向に延在する縁がチャネ
ル領域５６のゲート幅方向に延在する縁よりも内側に位
置している。すなわち、引き出し領域６２内の不純物拡
散領域７０のゲート長方向の寸法が第１の実施の形態よ
りも狭くなっている。同様に、エッジ不純物拡散領域７
１のゲート幅方向に延在する縁が、チャネル領域５６の
ゲート幅方向に延在する縁よりも内側に位置している。

【００５６】本実施の形態のＦＥＴ７２においても、寄
生バイポーラ現象などの基板浮遊効果を確実に抑制で
き、電気的特性に優れたＦＥＴを実現できる、といった
第１の実施の形態と同様の効果を得ることができる。

【００５７】また、第１の実施形態の構成の場合、製造
工程中の各パターンのアライメント誤差等によっては引
き出し領域６２内の不純物拡散領域６１がソース領域５
４またはドレイン領域５５にはみ出すことも考えられ
る。その場合、不純物拡散領域６１とソース・ドレイン
領域とは逆導電型であるから、容易にジャンクション・
ブレークダウンが起こってしまう。これに対して、本実
施の形態の場合、引き出し領域６２内の不純物拡散領域
７０の縁がチャネル領域５６の縁よりも内側に位置して
いるため、アライメントマージンができることになり、
製造工程中で多少のアライメント誤差があってもジャン
クション・ブレークダウンが起こりにくく、パターンず
れに強い構造とすることができる。

【００５８】［第３の実施の形態］以下、本発明の第３
の実施の形態を図９を参照して説明する。図９は本実施
の形態のＦＥＴの構成を示す平面図である。本実施の形
態のＦＥＴの基本構成は第１の実施の形態と同様であ
り、引き出し領域の平面パターンが異なるのみである。
よって、図９において図５と共通の構成要素には同一の
符号を付し、詳細な説明は省略する。

【００５９】第１の実施の形態の場合、引き出し領域６
２内の不純物拡散領域６１とボディコンタクト領域６０
との境界線上にゲート電極５８の縁が位置していた。こ
れに対して、本実施の形態のＦＥＴ７４は、図９に示す
ように、引き出し領域６２内の不純物拡散領域６１とボ
ディコンタクト領域６０との境界よりもチャネル領域５
６寄りにゲート電極５８の縁が位置している。すなわ
ち、引き出し領域６２内の不純物拡散領域６１のうちの
大部分はゲート電極５８の下方に位置しているが、ボデ
ィコンタクト領域６０寄りの一部はゲート電極５８の外
側にはみ出しており、このはみ出した部分７５がオフセ
ット構造をなしている。このオフセット長は、例えば１
〜３μｍ程度とすることができる。

【００６０】本実施の形態のＦＥＴ７４においても、寄
生バイポーラ現象などの基板浮遊効果を確実に抑制で
き、電気的特性に優れたＦＥＴを実現できる、といった
第１、第２の実施の形態と同様の効果を得ることができ
る。

【００６１】また、特に本実施の形態の構成によれば、
引き出し領域６２の不純物拡散領域６１をボディコンタ
クト領域６０側に延在させ、その部分をオフセット構造
とすることによって、ソース・ドレイン領域５４，５５
とボディコンタクト領域６０との間の耐圧を充分に確保
することができる。

【００６２】［第４の実施の形態］以下、本発明の第４
の実施の形態を図１０、図１１を参照して説明する。図
１０は本実施の形態のＦＥＴの構成を示す平面図であ
る。本実施の形態のＦＥＴはチャネル領域の両側方に引
き出し領域、ボディコンタクト領域を設けた点で第１〜
第３の実施の形態と異なるものである。

【００６３】本実施の形態のＦＥＴ７７は、図１０に示
すように、矩形状の単結晶シリコン層７８を有してい
る。単結晶シリコン層７８のうち、図１０中の下側にＮ
型のソース領域７９、上側にＮ型のドレイン領域８０が
形成され、ソース領域７９とドレイン領域８０との間に
Ｐ型のチャネル領域８１が形成されている。本実施の形
態のＦＥＴ７７も上記と同様、ソース領域７９−ドレイ
ン領域８０間で電位の関係が逆転しても対応できるもの
である。そして、単結晶シリコン層７８上には、ゲート
絶縁膜を介してＨ字状のゲート電極８２が形成されてい
る。

【００６４】単結晶シリコン層７８は、チャネル領域８
１の両側方でソース領域７９、チャネル領域８１、ドレ
イン領域８０が並ぶ方向と略直交する方向（図１０にお
ける左右方向）に延在する延在部７８ａ，７８ｂを有し
ている。そして、この延在部７８ａ，７８ｂに、ゲート
電極８２の外方に位置するＰ型のボディコンタクト領域
８３ａ，８３ｂと、チャネル領域８１とボディコンタク
ト領域８３ａ，８３ｂとの間でゲート電極８２の下方に
位置するＰ型の不純物拡散領域８４ａ，８４ｂを有する
引き出し領域８５ａ，８５ｂとが形成されている。本実
施の形態の場合、引き出し領域８５ａ，８５ｂ内の不純
物拡散領域８４ａ，８４ｂのゲート幅方向に延在する縁
がチャネル領域８１のゲート幅方向に延在する縁と略直
線状に並んでいる。チャネル領域８１、引き出し領域８
５ａ，８５ｂ内の不純物拡散領域８４ａ，８４ｂ、ボデ
ィコンタクト領域８３ａ，８３ｂの導電型は全てＰ型で
あり、不純物濃度の大小関係がチャネル領域８１、不純
物拡散領域８４ａ，８４ｂ、ボディコンタクト領域８３
ａ，８３ｂの順に大きくなっている点は、上記実施の形
態と同様である。

【００６５】本実施の形態のＦＥＴ７７の構成によれ
ば、チャネル領域８１の両側からチャネル下方の余剰キ
ャリアを引き抜くことができるので、チャネル領域の片
側からのみ引き抜く第１〜第３の実施の形態と比べてチ
ャネル領域８１の内部にある余剰キャリアがさらに引き
抜きやすくなる。このため、第１〜第３の実施の形態の
構造に比べて寄生バイポーラ現象がより生じにくくな
り、ゲート幅を実効的に大きくすることができる。その
結果、オン電流が充分に大きなＦＥＴを実現することが
できる。またこの構成の場合、基本的にチャネル領域８
１の縁で寄生トランジスタが生じることがなく、電流−
電圧特性の異常部分が生じないという利点も有してい
る。

【００６６】また図１１に示すように、図１０に示した
ものに対してＨ字状のゲート電極８２のゲート長方向に
延在する部分の長さを短くし、引き出し領域８５ａ，８
５ｂ（ボディコンタクト領域８３ａ，８３ｂ）のゲート
長方向の長さを短くした構造のＦＥＴ７７’を採用して
もよい。すなわち、この構成は、図５に示した第１の実
施の形態のＦＥＴの引き出し領域が両側にある構成であ
る。なお、図１１において図１０と共通の構成要素につ
いては同一の符号を付し、説明を省略する。

【００６７】［第５の実施の形態］以下、本発明の第５
の実施の形態を図１２を参照して説明する。本実施の形
態のＦＥＴの平面パターンは第１の実施の形態と同一で
あり、半導体層の厚さ方向の不純物プロファイルが異な
るのみである。図１２は本実施の形態のＦＥＴの構成を
示す断面図であって、第１の実施の形態のＦＥＴの断面
構造を示す図６に対応するものである。よって、図１２
において図６と共通の構成要素には同一の符号を付し、
詳細な説明は省略する。

【００６８】第１の実施の形態では、閾値電圧の制御の
ためにチャネル領域５６の表面にのみＰ型不純物が注入
されていた。これに対して、本実施の形態のＦＥＴ８７
の場合、図１２に示すように、閾値電圧制御用としてチ
ャネル領域５６の表面、すなわち電圧印加時に空乏層と
なる領域にＰ型不純物が注入され、第１の不純物拡散層
８８が形成されることに加えて、チャネル領域５６の下
部、すなわち電圧印加時に中性領域となる領域にもＰ型
不純物が注入され、第２の不純物拡散層８９が形成され
ている。

【００６９】具体例を挙げると、第１の不純物拡散層８
８を形成するためのイオン注入条件は、第１の実施の形
態と同様、イオン種：Ｂ+（ボロン）、注入エネルギ
ー：４５ＫｅＶ、ドーズ量：５×１０^１１／ｃｍ^２であ
り、第２の不純物拡散層８９を形成するためのイオン注
入条件は、イオン種：Ｂ+、注入エネルギー：１３０Ｋ
ｅＶ、ドーズ量：１×１０^１２／ｃｍ^２である。このよ
うに、イオン注入エネルギーが第１の不純物拡散層８８
形成時よりも第２の不純物拡散層８９形成時で高く、し
たがって、第２の不純物拡散層８９形成時には単結晶シ
リコン層５３の深い部分に不純物濃度のピークが現れる
ようにイオン注入される。

【００７０】本実施の形態の構成によれば、第１の不純
物拡散層８８の下方の中性領域中に同じ導電型の第２の
不純物拡散層８９が形成されているので、引き出し領域
６２に比べて通常は高抵抗となるチャネル領域５６内の
中性領域までもが低抵抗化され、余剰キャリアの引き抜
きをさらに容易にすることができる。

【００７１】［第６の実施の形態］以下、本発明の第６
の実施の形態を図１３を参照して説明する。第１〜第５
の実施の形態のＦＥＴがソース領域−ドレイン領域間で
電位の関係が逆転してもよい構造であるのに対して、本
実施の形態のＦＥＴは、ソース領域とドレイン領域の電
位の関係を固定して使用するソースタイ構造のＦＥＴの
例である。

【００７２】本実施の形態のＦＥＴ９０は、図１３に示
すように、矩形状の単結晶シリコン層９１と交差するよ
うにゲート電極９２が配置されており、単結晶シリコン
層９１のうち、図１３中の下側にＮ型のソース領域９
３、上側にＮ型のドレイン領域９４が形成され、ソース
領域９３とドレイン領域９４との間にＰ型のチャネル領
域９５が形成されている。

【００７３】単結晶シリコン層９１上のソース領域９３
のゲート長方向に延在する縁に沿ってＰ型のボディコン
タクト領域９６ａ，９６ｂが形成されており、さらに、
チャネル領域９５のゲート長方向に延在する縁に沿って
ボディコンタクト領域９６ａ，９６ｂと接続されたＰ型
の不純物拡散領域９７ａ，９７ｂが形成されている。チ
ャネル領域９５、不純物拡散領域９７ａ，９７ｂ、ボデ
ィコンタクト領域９６ａ，９６ｂの導電型は全てＰ型で
あり、チャネル領域９５、不純物拡散領域９７ａ，９７
ｂ、ボディコンタクト領域９６ａ，９６ｂの不純物濃度
がこの順に大きくなっている。また、ソース領域９３と
片側のボディコンタクト領域９６ｂに跨るようにコンタ
クト９８が設けられている。

【００７４】本実施の形態のＦＥＴ９０は、例えばイン
バータ回路に用いるようなソースタイ構造のＦＥＴであ
るが、このＦＥＴ９０においてもその作用、効果は上記
実施の形態のＦＥＴとほぼ同様である。すなわち、本来
のチャネル領域９５よりもチャネル領域９５の縁の不純
物拡散領域９７ａ，９７ｂの方が不純物濃度が高いため
に空乏層の拡がりが小さくなり、この部分が低抵抗にな
るため、ボディコンタクト領域９６ａ，９６ｂから余剰
キャリアが引き抜きやすくなる。その結果、寄生バイポ
ーラ現象などの基板浮遊効果を確実に抑制することがで
き、電気的特性に優れたＦＥＴを実現することができ
る。

【００７５】また、ソース領域９３とボディコンタクト
領域９６ｂに跨るようにコンタクト９８を設けたことに
よって、このコンタクト９８がソース領域９３の電位固
定用として機能するとともに、ボディコンタクト領域９
６ｂからの余剰キャリアの引き抜き用としても機能する
ため、コンタクトが１つで済むという利点も有してい
る。

【００７６】［第７の実施の形態］以下、本発明の第７
の実施の形態を図１４を参照して説明する。本実施の形
態のＦＥＴも第６の実施の形態と同様、ソース領域とド
レイン領域の電位の関係を固定して使用するソースタイ
構造のＦＥＴの例であり、ソース領域およびチャネル領
域の内部にも余剰キャリアの引き抜き領域を設けた例を
示している。よって、図１４において図１３と共通の構
成要素には同一の符号を付し、詳細な説明は省略する。

【００７７】本実施の形態のＦＥＴにおいては、図１４
に示すように、ソース領域９３の縁に沿って形成された
ボディコンタクト領域９６ａ，９６ｂおよびチャネル領
域９５の縁に沿って形成された不純物拡散領域９７ａ，
９７ｂに加えて、ソース領域９３の略中央部にゲート長
方向に延在するＰ型のボディコンタクト領域９６ｃが形
成されるとともに、チャネル領域９５の内部にボディコ
ンタクト領域９６ｃと接続されたゲート長方向に延在す
るＰ型の不純物拡散領域９７ｃが形成されている。不純
物濃度の関係は、ソース領域９３およびチャネル領域９
５の縁のボディコンタクト領域９６ａ，９６ｂ、不純物
拡散領域９７ａ，９７ｂと同様であり、チャネル領域９
５、不純物拡散領域９７ｃ、ボディコンタクト領域９６
ｃの順に大きくなっている。また、縁のボディコンタク
ト領域９６ａ，９６ｂと中央部のボディコンタクト領域
９６ｃの不純物濃度、縁の不純物拡散領域９７ａ，９７
ｂと中央部の不純物拡散領域９７ｃの不純物濃度は同一
である。

【００７８】本実施の形態のＦＥＴは、ソース領域９３
やチャネル領域９５の縁に沿った箇所だけでなく、ソー
ス領域９３やチャネル領域９５の中央部にも余剰キャリ
ア引き抜き用のボディコンタクト領域９６ｃと不純物拡
散領域９７ｃとを形成したものである。この構成によれ
ば、ゲート幅が大きなトランジスタにおいても余剰キャ
リアの引き抜きが行いやすくなる。また、ゲート幅の小
さいトランジスタを並列に並べるよりも占有面積を小さ
くすることができ、レイアウト的に有利な構成とするこ
とができる。

【００７９】［電子機器］以下、上記の液晶ライトバル
ブを用いた電子機器の一例として、投射型液晶表示装置
の構成について、図１５を参照して説明する。図１５
は、上述した液晶ライトバルブを３個用意し、夫々ＲＧ
Ｂ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして
用いた投射型表示装置１１００の光学系の概略構成を示
す図である。

【００８０】本例の投射型表示装置１１００の光学系に
は、光源装置９２０と、均一照明光学系９２３が採用さ
れている。そして、投射型表示装置１１００は、この均
一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、
緑（Ｇ）、青（Ｂ）に分離する色分離光学系９２４と、
各色光束Ｒ、Ｇ、Ｂをそれぞれ変調するライトバルブ９
２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束
を再合成する色合成プリズム９１０と、合成された光束
を投射面１００の表面に拡大投射する投射手段としての
投射レンズユニット９０６を備えている。また、青色光
束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２
７をも備えている。

【００８１】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。

【００８２】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３とから構成される。まず、
青緑反射ダイクロイックミラー９４１において、光束Ｗ
に含まれている青色光束Ｂおよび緑色光束Ｇが直角に反
射され、緑反射ダイクロイックミラー９４２の側に向か
う。一方、赤色光束Ｒは、青緑反射ダイクロイックミラ
ー９４１を通過して、後方の反射ミラー９４３で直角に
反射されて、赤色光束Ｒの出射部９４４から色合成光学
系の側に出射される。

【００８３】次に、青緑反射ダイクロイックミラー９４
１により反射された青色光束Ｂ、緑色光束Ｇのうち、緑
色光束Ｇのみが、緑反射ダイクロイックミラー９４２に
おいて直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。また、緑反射ダイク
ロイックミラー９４２を通過した青色光束Ｂは、青色光
束Ｂの出射部９４６から導光系９２７の側に出射され
る。本例では、均一照明光学素子の光束Ｗの出射部か
ら、色分離光学系９２４における各色光束の出射部９４
４、９４５、９４６までの距離が互いにほぼ等しくなる
ように設定されている。

【００８４】色分離光学系９２４による赤色光束Ｒの出
射部９４４の出射側、および、緑色光束Ｇの出射部９４
５の出射側には、それぞれ集光レンズ９５１、９５２が
配置されている。したがって、各出射部から出射した赤
色光束Ｒ、緑色光束Ｇは、これらの集光レンズ９５１、
９５２にそれぞれ入射して平行化される。

【００８５】このように平行化された赤色光束Ｒ、緑色
光束Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、図示しない駆動手段によ
って画像情報に応じてスイッチング制御されて、これに
より、ここを通過する各色光の変調が行われる。

【００８６】一方、青色光束Ｂは、導光系９２７を介し
て対応するライトバルブ９２５Ｂに導かれ、ここにおい
て、同様に画像情報に応じて変調が施される。なお、本
例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、そ
れぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６
０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂ
と、これらの間に配置された液晶装置９６２Ｒ、９６２
Ｇ、９６２Ｂとからなるものである。

【００８７】ところで、導光系９２７は、青色光束Ｂの
出射部９４６の出射側に配置された集光レンズ９５４
と、入射側反射ミラー９７１と、出射側反射ミラー９７
２と、これらの反射ミラーの間に配置した中間レンズ９
７３と、ライトバルブ９２５Ｂの手前側に配置した集光
レンズ９５３とから構成されている。出射部９４６から
出射された青色光束Ｂは、導光系９２７を介して液晶装
置９６２Ｂに導かれて変調される。各色光束の光路長、
すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９
６２Ｇ、９６２Ｂまでの距離は、青色光束Ｂが最も長く
なり、したがって、青色光束の光量損失が最も多くな
る。しかし、導光系９２７を介在させることにより、光
量損失を抑制することができる。

【００８８】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。

【００８９】この構成によれば、表示品位の高い投射型
液晶表示装置を実現することができる。

【００９０】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態で示したＦＥＴの各平面パターンの
形状、寸法、膜厚、不純物濃度などの具体的な記載はほ
んの一例であって、適宜変更が可能である。また、上記
実施の形態では電気光学装置の例として液晶ライトバル
ブの例を示したが、液晶装置に限らず、エレクトロルミ
ネッセンス装置、プラズマディスプレイ装置等の種々の
電気光学装置に本発明のＦＥＴを適用することが可能で
ある。さらに、電気光学装置のみならず、多数のＦＥＴ
を集積した半導体装置に本発明を適用してもよい。これ
により、電流−電圧特性、耐圧等の面で電気的特性に優
れた半導体装置を実現することができる。

【００９１】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、ボディコンタクト領域を有するＳＯＩ構造のＭ
ＯＳＦＥＴにおいて、寄生バイポーラ現象などの基板浮
遊効果をより確実に抑制することができ、電気的特性に
優れたＦＥＴを提供することができる。また、このよう
なＦＥＴの使用により回路の小型化、簡略化、駆動能力
の向上が図れる電気光学装置や半導体装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態の電気光学装置で
ある液晶ライトバルブの概略構成を示す平面図である。

【図２】 同、液晶ライトバルブの概略構成を示す図１
のＨ−Ｈ’線に沿う断面図である。

【図３】 同、液晶ライトバルブにおける走査線駆動回
路の一構成例を示す回路図である。

【図４】 同、走査線駆動回路のトランスミッションゲ
ートの部分を示すパターンレイアウト図である。

【図５】 同、トランスミッションゲートを構成する本
実施の形態のＦＥＴの構成を示す平面図である。

【図６】 同、ＦＥＴの構成を示す図５のＡ−Ａ’線に
沿う断面図である。

【図７】 同、断面図において、空乏層の拡がりの様子
を示す図である。

【図８】 本発明の第２の実施の形態のＦＥＴの構成を
示す平面図である。

【図９】 本発明の第３の実施の形態のＦＥＴの構成を
示す平面図である。

【図１０】 本発明の第４の実施形態のＦＥＴの構成を
示す平面図である。

【図１１】 同、ＦＥＴの変形例を示す平面図である。

【図１２】 本発明の第５の実施形態のＦＥＴの構成を
示す断面図である。

【図１３】 本発明の第６の実施形態のＦＥＴの構成を
示す平面図である。

【図１４】 本発明の第７の実施形態のＦＥＴの構成を
示す平面図である。

【図１５】 本発明の一実施の形態の投射型液晶表示装
置（電子機器）を示す概略構成図である。

【図１６】 ゲート幅と寄生バイポーラ現象が起こるド
レイン電圧との関係を示す図である。

【図１７】 ボディコンタクト領域を有する従来のＦＥ
Ｔの構成を示す平面図である。

【図１８】 同、ＦＥＴの構成を示す図１７のＡ−Ａ’
線に沿う断面図である。

【図１９】 同、断面図において、空乏層の拡がりの様
子を示す図である。

【図２０】 本発明の第１の実施の形態のトランスミッ
ションゲートを構成するＦＥＴと接続された容量部の構
成を示す平面図である。

【符号の説明】

１０ 液晶ライトバルブ（電気光学装置） ５０，７２，７４，７７，７７’，８７，９０ ＦＥＴ
（電界効果トランジスタ） ５１ 支持基板 ５２ 埋込シリコン酸化膜（絶縁層） ５３，７８，９１ 単結晶シリコン層（半導体層） ５３ａ 延在部 ５４，７９，９３ ソース領域 ５５，８０，９４ ドレイン領域 ５６，８１，９５ チャネル領域 ５７ ゲート絶縁膜 ５８，８２，９２ ゲート電極 ６０，８３ａ，８３ｂ，９６ａ，９６ｂ ボディコンタ
クト領域 ６１，８４ａ，８４ｂ，９７ａ，９７ｂ 不純物拡散領
域 ６２，７０，８５ａ，８５ｂ 引き出し領域 ６３，７１ エッジ不純物拡散領域 ６５ 空乏層 ７５ オフセット部分 ８８ 第１の不純物拡散層 ８９ 第２の不純物拡散層 ９８ コンタクト ９９ 導電層

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA31 GA60 JA24 JA41 NA21 NA23 NA27 PA06 RA05 5F110 AA15 BB02 CC02 DD05 DD13 EE09 EE24 FF02 GG02 GG12 GG24 GG32 GG34 GG37 GG52 GG60 HJ01 HJ04 HJ07 HL03 HM15 NN73

Claims (17)

【特許請求の範囲】
1. 【請求項１】 絶縁層上に半導体層が設けられるととも
   に前記半導体層の上方にゲート絶縁膜を介してゲート電
   極が設けられ、前記半導体層に第１導電型のソース領域
   およびドレイン領域と前記第１導電型とは逆導電型の第
   ２導電型のチャネル領域とが形成されてなる部分空乏型
   のＳＯＩ型電界効果トランジスタであって、 前記半導体層が、前記チャネル領域の側方で前記ソース
   領域、前記チャネル領域、前記ドレイン領域が並ぶ方向
   と交差する方向に延在する延在部を有し、該延在部に、
   前記ゲート電極の外方に位置する第２導電型のボディコ
   ンタクト領域と、前記チャネル領域と前記ボディコンタ
   クト領域との間で前記ゲート電極の下方に位置する第２
   導電型の不純物拡散領域を有する引き出し領域とが形成
   され、前記チャネル領域の第２導電型の不純物濃度より
   も前記不純物拡散領域の第２導電型の不純物濃度の方が
   大きいことを特徴とする電界効果トランジスタ。
2. 【請求項２】 前記ボディコンタクト領域の第２導電型
   の不純物濃度よりも前記不純物拡散領域の第２導電型の
   不純物濃度の方が小さいことを特徴とする電界効果トラ
   ンジスタ。
3. 【請求項３】 前記引き出し領域内の不純物拡散領域の
   ゲート幅方向に延在する縁が、前記チャネル領域のゲー
   ト幅方向に延在する縁よりも内側に位置していることを
   特徴とする請求項１または２に記載の電界効果トランジ
   スタ。
4. 【請求項４】 前記引き出し領域内の不純物拡散領域が
   前記ボディコンタクト領域側の前記ゲート電極の外方に
   まで延在し、前記不純物拡散領域が、前記ボディコンタ
   クト領域との間で上方に前記ゲート電極が位置しないオ
   フセット構造を有することを特徴とする請求項１ないし
   ３のいずれか一項に記載の電界効果トランジスタ。
5. 【請求項５】 前記チャネル領域の前記引き出し領域と
   は反対側の縁部に、前記チャネル領域よりも高い濃度で
   第２導電型の不純物が注入されたエッジ不純物拡散領域
   が形成されたことを特徴とする請求項１ないし４のいず
   れか一項に記載の電界効果トランジスタ。
6. 【請求項６】 前記引き出し領域内の不純物拡散領域と
   前記エッジ不純物拡散領域とで第２導電型の不純物の濃
   度が等しいことを特徴とする請求項５に記載の電界効果
   トランジスタ。
7. 【請求項７】 前記チャネル領域よりも高い濃度で第２
   導電型の不純物が注入された容量電極領域と、前記ゲー
   ト絶縁膜と同一の絶縁膜と、前記ゲート電極と同一の導
   電層により容量が形成され、前記容量電極領域と前記引
   き出し領域内の不純物拡散領域と前記エッジ不純物拡散
   領域とで第２導電型の不純物の濃度が等しいことを特徴
   とする請求項１に記載の電界効果トランジスタ。
8. 【請求項８】 前記半導体層が、前記チャネル領域の両
   側方で前記ソース領域、前記チャネル領域、前記ドレイ
   ン領域が並ぶ方向と交差する方向に延在する延在部を有
   し、これら延在部の双方に前記ボディコンタクト領域と
   前記引き出し領域とがそれぞれ設けられていることを特
   徴とする請求項１ないし４のいずれか一項に記載の電界
   効果トランジスタ。
9. 【請求項９】 前記チャネル領域の表面に第２導電型の
   第１の不純物拡散層が形成され、前記第１の不純物拡散
   層の下方に第２導電型の第２の不純物拡散層が形成され
   たことを特徴とする請求項１ないし８のいずれか一項に
   記載の電界効果トランジスタ。
10. 【請求項１０】 絶縁層上に半導体層が設けられるとと
    もに前記半導体層の上方にゲート絶縁膜を介してゲート
    電極が設けられ、前記半導体層に第１導電型のソース領
    域およびドレイン領域と前記第１導電型とは逆導電型の
    第２導電型のチャネル領域とが形成されてなる部分空乏
    型のＳＯＩ型電界効果トランジスタであって、 前記ソース領域内に該ソース領域の電位を固定するため
    のコンタクトが形成されるとともに、前記ソース領域の
    ゲート長方向に延在する縁に沿って第２導電型のボディ
    コンタクト領域が形成され、前記チャネル領域のゲート
    長方向に延在する縁に沿って前記ボディコンタクト領域
    と接続された第２導電型の不純物拡散領域が形成され、
    前記チャネル領域、前記不純物拡散領域、前記ボディコ
    ンタクト領域の第２導電型の不純物濃度が、この順に大
    きくなっていることを特徴とする電界効果トランジス
    タ。
11. 【請求項１１】 前記ソース領域の縁に沿って形成され
    た前記ボディコンタクト領域および前記チャネル領域の
    縁に沿って形成された前記不純物拡散領域に加えて、前
    記ソース領域の内部に第２導電型のボディコンタクト領
    域が形成されるとともに、前記チャネル領域の内部に前
    記ボディコンタクト領域と接続された第２導電型の不純
    物拡散領域が形成され、前記チャネル領域、前記不純物
    拡散領域、前記ボディコンタクト領域の第２導電型の不
    純物濃度が、この順に大きくなっていることを特徴とす
    る請求項１０に記載の電界効果トランジスタ。
12. 【請求項１２】 前記コンタクトが、一部が前記ボディ
    コンタクト領域にかかり、一部が前記ソース領域にかか
    るように配置されたことを特徴とする請求項１０または
    １１に記載の電界効果トランジスタ。
13. 【請求項１３】 前記半導体層が単結晶シリコン層から
    なることを特徴とする請求項１ないし１２のいずれか一
    項に記載の電界効果トランジスタ。
14. 【請求項１４】 請求項１ないし１３のいずれか一項に
    記載の電界効果トランジスタを備えたことを特徴とする
    電気光学装置。
15. 【請求項１５】 複数の画素からなる表示部と該表示部
    を駆動するための駆動回路部とを有し、前記電界効果ト
    ランジスタが前記駆動回路部に用いられたことを特徴と
    する請求項１４に記載の電気光学装置。
16. 【請求項１６】 請求項１４または１５に記載の電気光
    学装置を備えたことを特徴とする電子機器。
17. 【請求項１７】 請求項１ないし１３のいずれか一項に
    記載の電界効果トランジスタを備えたことを特徴とする
    半導体装置。