JPH0411761A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0411761A
JPH0411761A JP2324332A JP32433290A JPH0411761A JP H0411761 A JPH0411761 A JP H0411761A JP 2324332 A JP2324332 A JP 2324332A JP 32433290 A JP32433290 A JP 32433290A JP H0411761 A JPH0411761 A JP H0411761A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor element
resin
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2324332A
Other languages
English (en)
Other versions
JP2538717B2 (ja
Inventor
Hisamitsu Ishikawa
石川 寿光
Kazuichi Yonenaka
米中 一市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32433290A priority Critical patent/JP2538717B2/ja
Priority to DE69114757T priority patent/DE69114757T2/de
Priority to EP19910106802 priority patent/EP0454150B1/en
Priority to US07/692,893 priority patent/US5223740A/en
Publication of JPH0411761A publication Critical patent/JPH0411761A/ja
Application granted granted Critical
Publication of JP2538717B2 publication Critical patent/JP2538717B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/411Chip-supporting parts, e.g. die pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07351Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/321Structures or relative sizes of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は樹脂封止型半導体装置に関するものである。
(従来の技術) 第12図は従来−船釣に知られている樹脂封止型半導体
装置であるSOJ型の半導体装置用のリードフレームを
示す平面図、第13図は第12図のリードフレームに半
導体素子を搭載した様子を示す平面図、第14図は第1
3図におけるA−A′断面図である。
このようなリードフレームの中央部にはベッド2が設け
られ、その周囲には外部との信号および電位を授受する
ためのリード3が配設されている。
なお、以下に示すリードフレームの図面においては外枠
の外形は省略しである。
リード3には後述するようにワイヤでボンディングがな
されるが、このボンディング特性を向上させるため、ボ
ンディングが行われる可能性のあるリード先端部3aに
は接続の信頼性を向上させるため、銀めっき、金めつき
などが施されている。
また、電源供給などに使用されるコーナ部のリードの先
端部は配線容量を増加させるために他の信号リードの先
端よりも大きくなっている。
第13図および第14図を参照すると、上述したベッド
2の上に半導体素子1がダイマウント材4により固着さ
れて搭載され、この半導体素子1表面のポンディングパ
ッド9とリード先端部3aとは金やアルミニウムなどの
導電性の高い金属細線5により接続されている。そして
、このようなワイヤボンディング終了後、半導体素子を
外部環境から保護し、外部から加わる力や衝撃から保護
するため、全体は樹脂封止され、樹脂封止体8が形成さ
れている。前述したリードのうち、この樹脂封止体内に
あるものをインナリード6、樹脂封止体外にあるものを
アウタリード7と称する。
第14図に示すように、アウタリード7は切断されてリ
ードフレームの外枠から離され、続いて断面J型にする
ような曲げ加工か行われる。
近年、半導体装置の高機能化により、半導体素子の大き
さは拡大傾向にあり、大形化した半導体素子を指定され
た大きさのパッケージに組み込むことが困難となりつつ
ある。
このため、半導体素子自体の大きさを縮小することか望
まれ、このために設計ルール自体が縮小化されつつある
しかしながら、このような縮小された設計ルールにおい
ては半導体素子内での配線が細くなり、配線抵抗が増加
する。特に、電源関係の配線で配線抵抗か増加した場合
、外部ノイズを拾って、信号にノイズかのりやすい。こ
のことを考慮するとノイズの影響を受けないように、動
作速度を増加させることが困難となる。一般に電源関係
の配線は半導体素子の面積のうちかなりの部分を占めて
いるため、電源関係の配線面積の縮小は上記問題の存在
にもかかわらず、必要になっている。
このため、次のような半導体装置が従来提案されている
その1つは第15図に示されるようなもので、電位を供
給するポンディングパッドとして半導体素子11上の両
端の2点(20,21)を設けることにより、配線容量
を増加させている。これにより、配線抵抗が減少し、こ
れに伴ってノイズが減少し、動作速度を増大することが
可能となる。
(発明が解決しようとする課題) しかしながら、この半導体装置では配線の引き回しとい
う新たな問題が発生する。これを図を用いて説明する。
第15図およびこれを模式化した第16図において、電
位供給源X(例えばグランド電位OV)か左上に設けら
れているものとすれば、ボンデインクパッド20は距離
か近いため、第15図に示すように電源供給リード30
とのボンディングワイヤ配線は容易であるか、ポンディ
ングパッド21については距離が非常に離れているため
、半導体素子11のまわりを半周程度迂回して配線する
必要かある。しかし、このような配線は第15図のよう
な構成では不可能である。
これを解決するため、3次元的な配線が必要であり、こ
の様子を第17図およびそのB−B’断面図である第1
8図に示す。
この構造ではダイマウント材として絶縁性接着剤22を
用いて半導体素子11をベッド12に固着し、電位供給
リード31をタイバー32に接続し、ポンディングパッ
ド21の近傍のベッド上にもポンディングパッド23を
設けてこれらをボンディングワイヤ5で接続するように
する。したがって、ベッド部12は配線の一部として用
いられることになり、第18図の断面図および第19図
の模式図に示されるように配線か立体的となって電流供
給量か増大する。
しかしながら、このような構造では絶縁性接着剤22に
よって半導体素子11とベッド12とを絶縁しているた
め、絶縁性接着剤の膜厚管理が重要となる。すなわち、
絶縁性接着剤の膜厚が極端に薄い場合には半導体素子1
1とベッド12とが直接短絡する虞れがあり、またその
膜厚が薄い場合にはそこに空気の巣が存在し外部から水
分が進入することにより半導体素子11とベッド12と
の間に電流リークが生じて歩留りおよび信頼性を著しく
損なうという問題がある。このため、確実な絶縁性を確
保するためには一定以上の膜厚が必要であるが、そのた
めの工程管理は煩雑かつ困難である。
したがって、本発明は煩雑な工程管理などが不要で、か
つ配線抵抗が小さい、縮小化された半導体装置を提供す
ることを目的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明によれば、金属薄板から形成されたベッドにより
半導体素子を支持し、この半導体素子の周囲に配設され
たリードと前記半導体素子上の電極とをワイヤにより接
続した状態で樹脂封止してなる樹脂封止型半導体装置に
おいて、前記ベッドが支持部と、これらと所定の間隙を
有するとともに前記半導体素子と絶縁状態で設けられた
素子上配線部とを備え、この素子上配線部により電源関
係リードとこれから離れた半導体素子上の電極との接続
を行うようにした樹脂封止型半導体装置が提供される。
素子上配線部と半導体素子との間に絶縁体が介装される
とよい。
素子上配線部か支持部よりも大、きくデプレスされてい
るとよい。
素子上配線部の厚さが支持部よりも薄く形成され、両部
の底面が同一平面をなすようにすると良い。
(作 用) 本発明による半導体装置においては従来のベッドが分割
されており、分割された一部は半導体素子を支持し、残
りの一部は電位供給源から離れた半導体素子の部分へ電
位を供給する為の配線部材として使用される。このため
、立体的な引き回し配線が容易にできる。このような構
造を実現するにあたっては、素子上配線部には接着剤を
塗布しないようにするだけで良く、煩雑な工程管理を必
要としない。
素子上配線部と半導体素子との間に絶縁体か介装され、
あるいは素子上配線部か支持部よりも大きくデプレスさ
れていると絶縁体である封止樹脂か侵入して両者の絶縁
を確実化することができる。
また、素子上配線部を支持部よりも薄く形成し両部の底
面が同一平面をなすようにすると、デプレスを大きくす
ることなしに樹脂を素子上配線部と半導体素子との間に
充填させることができ、半導体装置の厚さを減少させる
ことができる。
(実施例) 以下、図面を参照して本発明の実施例のいくつかを詳細
に説明する。
第1図(a)から第1図(C)までは本発明にかかる半
導体装置の断面図であって、S OJ (SIIlal
 10utline J−1ead Package)
型の樹脂封止型半導体装置を示している。これらは後述
する第6図におけるc−c’断面図であって、それぞれ
異なる実施例を示している。
この半導体装置ではベッドは3つの部分に分かれており
、2つの支持部101とこれらの間に所定の間隙をもっ
て配設された素子下リード102が設けられている。支
持部101上には半導体素子100がダイマウント材1
03により固着され、支持されている。支持部101の
周囲にはリード106か配設されており、ここには半導
体素子100の上面にあるポンディングパッド104と
の間でホンディングワイヤ105を用いた接続が行われ
ている。そして、全体は樹脂108により成型され、水
分や衝撃からの保護を図っている。
また、アウタリード107は従来と同様に、断面J型に
切断および曲げ加工か行われている。
第1図(a)においては、素子下り一部102の上面に
はダイマウント材103が塗布されてぃない。このため
、素子下リード102の上面と半導体素子100の下面
とはダイマウント材の厚みだけ離れ、樹脂封止によって
絶縁体である封止樹脂が侵入し絶縁されている。
第1図(b)においては、素子下リード102の上面と
半導体素子100の下面との絶縁を積極的に図るため、
素子下り−ド102の上面には絶縁性樹脂が塗布され、
絶縁材が介装された状態となっている。
第1図(C)においては、素子下り一部102は支持部
101よりも大きくデプレスされている。
すなわち、半導体素子の上面とインナリードの高さをほ
ぼ一致させてワイヤボンディングの信頼性を向上させる
ため、支持部はほぼ半導体素子の厚さ分だけデプレスか
行われているか、この実施例では素子下リード102の
上面と半導体素子100の下面との距離を増加させて絶
縁特性を向上させるため、素子下り−ド102を支持部
101よりもさらに大きくデプレスしたものである。
第2図は、本発明で使用するリードフレームの形状を示
す平面図、第3図(a) (b) (c)は第2図のB
−B’断面図であって、第1図(a) (b) (c)
にそれぞれ対応するリードフレーム構造を示すものであ
る。
第2図かられかるように、従来ベッド部として形成され
ていた部分は半導体素子を支持するための2つの支持部
101とこれらの間に間隙をもって形成された素子下り
一部102の3つの部分に分割されている。支持部10
1はタイバー121により、素子下リード102はタイ
バー122によりリードフレームの外枠(図示せず)に
連結されている。
第3図(a)においては、支持部101と素子下リード
102のデプレスの程度が同じであること、第3図(b
)においては、素子下り一部102の表面に前述した絶
縁性樹脂が塗布されていること、第3図(C)において
は、素子下リード102が支持部101よりもさらに大
きくデプレスされていることを示しており、これらにつ
いては第1図において説明したとおりである。なお、素
子下リード102の表面の絶縁化を図るために、ポリイ
ミドシートなどの絶縁材シートを貼着するようにしても
よい。
このようなリードフレームを用いて本発明の半導体装置
を製造する過程を第4図から第6図を用いて説明する。
第4図は支持部101の上にダイマウント材を塗布し、
半導体素子100を搭載する。このとき、素子下リード
102の上にはダイマウント材を塗布しない。なお、こ
のダイマウント材としては半導体素子の基板を支持部1
01と同電位にするときには導電性のものを、そうでな
いときには絶縁性のものを用いる。ダイマウント材とし
てはエポキシ系樹脂、はんだ、シリコーン樹脂などが知
られており、使用される。第5図(a) (b) (c
)は第4図のc−c’断面図であって、それぞれ第1図
(a) (b) (c)の各実施例に対応している。第
5図(a)では素子下リード102の上面と半導体素子
100の下面とはダイマウント材の厚み分だけの間隙を
隔てて絶縁状態か保たれている。このような間隙か存在
することにより、樹脂封止を行うと、この間隙に樹脂が
侵入することによって両者の絶縁はより完全になる。
第5図(b)では素子下り一部102の上面に絶縁性樹
脂109か塗布されているので、素子下り一部102の
高さ位置の変動があっても確実に絶縁を図ることができ
る。第5図(C)では素子下り一部102は支持部10
1よりもさらにデプレスされているため、作業性良く絶
縁を確実化させることかできる。
第6図は第4図に示した工程の後、ワイヤボンディング
を行う様子を示す平面図である。第1図で説明したよう
に、半導体素子上の電極104とリード106とはボン
ディングワイヤ105で接続されているが、電源電位を
供給するリード110はボンディングワイヤ111によ
って近くの電極20と接続されるとともに、素子下リー
ド102の一部に設けられたバッド113とボンディン
グワイヤ112により接続されている。また、素子下リ
ード102の延長上に設けられたパッド114は半導体
素子上の電極21とボンディングワイヤ115により接
続されている。この様子は第7図において強調されてい
る。また、第8図は半導体素子の下を通って電源電位供
給リードから離れた電極21に電源電位を供給する様子
を示す模式図であり、半導体素子の下を通るリードを設
けることにより電源電位供給リードから離れた電極に電
源電位を与えることができることがわかる。
この後、従来と同様に樹脂封止、アウタリードの切断お
−よび折り曲げを行なうことにより第1図に示した構造
を得ることができる。
第9図ないし第11図は本発明のさらに他の実施例を表
わす図面で、第9図はその平面図、第10図は第9図に
おけるc−c ”断面図、第11図はc−c’断面に対
応するリードフレーム部分の断面図である。以下の説明
においては、これらの図面における第1図〜第3図と対
応する部分には同じ参照番号を付してその詳細な説明を
省略する。
二の実施例では第11図に示されるように、素子下リー
ド102の厚さt2は支持部101の厚さtlよりも薄
くなっている。これらの底面は同一平面をなすようにデ
プレスされているので、第10図に示すように、素子下
リード102の上面と半導体素子100の下面との間に
は間隙が生じ、この部分に樹脂か充填されることにより
十分な絶縁が確保されている。
この実施例では第5図(C)に示した実施例のように素
子下リード102か支持部101よりも下に飛び出すこ
とかないため、近年要求の高い薄型パッケージへの対応
か可能となる。
なお、素子下リード102の厚さt2を支持部101の
厚さtlよりも薄くするには、例えば素子下リード10
2のみをデプレス後にハーフエツチングすれば良い。
以上の実施例においては、半導体素子支持部を2か所、
素子下リードを一本設けるようにしたが、これに限られ
ることなく、同電位のパッドの位置と数により任意の個
数を選択することができる。
〔発明の効果〕
以上のように、本発明によれば、半導体素子の下を通る
リードをリードフレームを分割して素子下配線部として
形成し、これを用いて電源供給リードから離れたパッド
への接続を行うようにしているので、配線ルールが縮小
化された場合にも電源関係の配線抵抗を増加させずに済
み、ノイズを発生することなく高速化を実現できる樹脂
封止型半導体装置を提供することができる。また、厳密
な管理を行なわなくても素子下配線部と半導体素子との
絶縁を安定に図ることができるため、製造工程の安定化
、低いコスト化を図ることができる。
また、素子下配線部と半導体素子との間に絶縁物を介装
させ、あるいは素子下配線部を支持部よりも大きくデプ
レスさせることにより、半導体素子との絶縁をより確実
化させることができる。
さらに、素子下配線部の厚さを支持部よりも薄く形成す
ることにより、支持部よりも下に突出させることなく半
導体素子との確実な絶縁を図ることができる。
【図面の簡単な説明】
第1図(a)から第1図(C)までは本発明にかかる半
導体装置の断面図、第2図は本発明にかかる半導体装置
に用いられるリードフレームの外観を示す平面図、第3
図(a)から第3図(C)は第1図(a)から第1図(
C)までの実施例にそれぞれ対応するリードフレームの
構造を示す断面図、第4図は第2図のリードフレームに
半導体素子を搭載した状態を示す平面図、第5図(a)
から第5図(c)までは第4図におけるc−c’断面を
示す断面図、第6図はワイヤホンディングを行った様子
を示す平面図、第7図は第6図における電源関係の接続
を強調して示す平面図、第8図は第6図の電源関係の接
続の模式的説明図、第9図は本発明の他の実施例にかか
る半導体装置の断面図、第10図はそのc−c’断面を
示す断面図、第11図はリードフレームの構造を示す断
面図、第12図は従来−船釣に知られている樹脂封止型
半導体装置であるSOJ型の半導体装置用のリードフレ
ームを示す平面図、第13図は第12図のリードフレー
ムに半導体素子を搭載した様子を示す平面図、第14図
は第13図におけるA−A’断面図、第15図は電源供
給のための電極を増加させた従来の半導体装置を示す平
面図、第16図は第15図における電位供給を示す模式
的説明図、第17図は3次元的な電源配線を行った例を
示す平面図、第18図はそのB−B’断面図、第19図
は第18図に示された立体配線構造を示す模式的説明図
である。 101・・・半導体素子、101・・・支持部、102
・・・素子下リード、103・・・ダイマウント材、1
03・・・電極、105,111,112,115・・
ボンディングワイヤ、106・・・インナリード、10
7・・・アウタリード、108・・・樹脂封止体、10
9・・・絶縁性樹脂、113.114・・・パッド、1
21.422・・・タイバー 出願人代理人  佐  藤  −雄 第1図 第10図 第14図 第15図

Claims (1)

  1. 【特許請求の範囲】 1、金属薄板から形成されたベッドにより半導体素子を
    支持し、この半導体素子の周囲に配設されたリードと前
    記半導体素子上の電極とをワイヤにより接続した状態で
    樹脂封止してなる樹脂封止型半導体装置において、 前記ベッドが支持部と、これらと所定の間隙を有すると
    ともに前記半導体素子と絶縁状態で設けられた素子下配
    線部とを備え、この素子下配線部により電源関係リード
    とこれから離れた半導体素子上の電極との接続を行うよ
    うにした樹脂封止型半導体装置。 2、前記素子下配線部と前記半導体素子との間に絶縁体
    が介装されたことを特徴とする請求項1記載の樹脂封止
    型半導体装置。 3、前記素子下配線部は前記支持部よりも大きくデプレ
    スされていることを特徴とする請求項1記載の樹脂封止
    型半導体装置。 4、前記素子下配線部の厚さは前記支持部の厚さよりも
    薄くなっており、前記素子下配線部および前記支持部の
    底面は同一平面をなしていることを特徴とする請求項1
    記載の樹脂封止型半導体装置。
JP32433290A 1990-04-27 1990-11-27 樹脂封止型半導体装置 Expired - Lifetime JP2538717B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32433290A JP2538717B2 (ja) 1990-04-27 1990-11-27 樹脂封止型半導体装置
DE69114757T DE69114757T2 (de) 1990-04-27 1991-04-26 Kunststoffummantelte Halbleiteranordnung.
EP19910106802 EP0454150B1 (en) 1990-04-27 1991-04-26 Plastic moulded semiconductor device
US07/692,893 US5223740A (en) 1990-04-27 1991-04-29 Plastic mold type semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11271590 1990-04-27
JP2-112715 1990-04-27
JP32433290A JP2538717B2 (ja) 1990-04-27 1990-11-27 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0411761A true JPH0411761A (ja) 1992-01-16
JP2538717B2 JP2538717B2 (ja) 1996-10-02

Family

ID=26451817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32433290A Expired - Lifetime JP2538717B2 (ja) 1990-04-27 1990-11-27 樹脂封止型半導体装置

Country Status (4)

Country Link
US (1) US5223740A (ja)
EP (1) EP0454150B1 (ja)
JP (1) JP2538717B2 (ja)
DE (1) DE69114757T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
TW330337B (en) * 1997-05-23 1998-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with detached die pad
US6436736B1 (en) * 2000-11-13 2002-08-20 Semiconductor Components Industries Llc Method for manufacturing a semiconductor package on a leadframe
KR100586699B1 (ko) * 2004-04-29 2006-06-08 삼성전자주식회사 반도체 칩 패키지와 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0231454A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927558A (ja) * 1982-08-03 1984-02-14 Toshiba Corp 半導体装置用リ−ドフレ−ム
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2798427B2 (ja) * 1989-07-17 1998-09-17 沖電気工業株式会社 半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法
JPH0760837B2 (ja) * 1990-03-13 1995-06-28 株式会社東芝 樹脂封止型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0231454A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
DE69114757T2 (de) 1996-05-02
JP2538717B2 (ja) 1996-10-02
DE69114757D1 (de) 1996-01-04
US5223740A (en) 1993-06-29
EP0454150A1 (en) 1991-10-30
EP0454150B1 (en) 1995-11-22

Similar Documents

Publication Publication Date Title
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US7508060B2 (en) Multi-chip semiconductor connector assemblies
JP2799850B2 (ja) Loc半導体パッケージ及び半導体装置のパッケージング方法
JPH11251355A (ja) 集積回路用のワイヤーボンドされたパッケージの方法と装置
JPH07283341A (ja) 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ
JPS5966157A (ja) 半導体装置及びその製造方法
JPS60167454A (ja) 半導体装置
JPH0411761A (ja) 樹脂封止型半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
KR950005966B1 (ko) 수지밀봉형 반도체장치
JPS635253Y2 (ja)
JPH02143449A (ja) 半導体封止容器
JPH01286344A (ja) 電子部品搭載用基板
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR200286322Y1 (ko) 반도체패키지
JPH04303939A (ja) リードフレームおよびこのリードフレームを用いた半導体装置
JPH11289043A (ja) 半導体集積回路装置
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
JPH01215049A (ja) 半導体装置
JPS62122253A (ja) 半導体装置
JPS6245159A (ja) 半導体装置
JPH05129469A (ja) 樹脂封止型半導体装置
KR20000010427A (ko) 적층 패키지 및 그 제조방법
JP2001094036A (ja) 積層チップパッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 15