JPH04117709A - 定電流回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電流回路に関し、特に定電圧動作に対応して
、安定した定電流出力を供給することのできる定電流回
路に関する。

〔従来の技術〕

従来の定電流回路の一例を第２図に示す。第２図に示さ
れるように、従来の定電流回路は、負荷回路３４に対応
して、定電圧源１５、ダイオード１６、トランジスタ１
７〜２４、ＰＭＯＳトランジスタ２５〜２８、インバー
タ２９および３０、および抵抗３１〜３３等を備えて構
成されており、トランジスタ１７．１８および１９と、
トランジスタ２０．２１および２２は、それぞれ第１お
よび第２のカレントミラー回路を形成している。また、
ＰＭＯＳ）ランジスタ２５〜２８とインバータ２９およ
び３０は、スイッチング回路を形成しており、ダイオー
ド１６、トランジスタ２３および２４．抵抗３１〜３３
、および定電圧ｓ１５は、電圧・電流変換回路を形成し
ている。

第２図において、定電圧源１５による定電圧Ｖｌｔ印加
により、ダイオード１６の順方向電圧ＶＤ１６、＝よび
トランジスタ２３または２４のベース・エミッ：間の電
圧ＶＢＥ２３まタハＶＢＥ２４　’ｉ：　介り、　テ、
抵抗３１：たは３２には、それぞれＶｌ／Ｒ１またはＶ
ｌ／Ｒ２に相二する設定電流１ｂまたはＩＣが流れる。

即ち、定電Ｆ源の電圧Ｖ、は、設定電流■ゎまたはＩＣ
に変換さする。ここに、Ｒ１およびＲ２は、それぞれ抵
抗３１お。

び３２の抵抗値である。

次いで、この設定された電流■ゎまたはＩＣは、→れぞ
れ対応するトランジスタ２３または２４を介しズ電流Ｉ
ｄに変換される。この電流■、の電流値は、レイッチン
グ回路を形成しているＰＭＯＳ　）−ランふスタ２５〜
２８とインバータ２９および３０を介して、電流設定端
子５７および５８から入力される電流設定負号により、
０，１．、Ｌおよび（ｒｂ＋ｒｅ）の四通りの値に設定
することかできる。なお、この従来沙においては、スイ
ッチング回路を２回路設けてしるが、必要に応じて何回
路でも接続することが司能である。この電流１ｄは、前
記第１のカレントミラー回路を介して電流１．に変換さ
れ、更に、前記第２のカレントミラー回路により電流Ｉ
Ｌに変換されて、負荷回路３４に供給される９ 次に、電流設定端子５７を介して、設定電流としてＩｂ
が選択された場合の動作について説明する。

第２図において、上記設定電流１ｂは、次式により表わ
される。

Ｖ＋　８　Ｖａ】６ＶＢＥ２３ １ｂ−・・・・・・（１） 上式において、ＶＤ１６”　ＶＩＩＥ２３とすると、設
定型１（。

として与えられる。

また、第１および第２のカレントミラー回路の電流変換
係数をそれぞれに、およびに２とすると、＠流１ｄ、■
、およびＩ、は、それぞれ次式にて与えられる。

Ｌ”ｒゎ １、＝に、Ｉ。

１、＝　Ｒ２１，・・・・・・・・・・・・・・・・・
・・・・・・・・・・（５）従って、（３）、（４）お
よび（５）式より、電流ＩＬは次式により得られる。

ＩＬ＝ｋｌｋ２Ｉｂ・・・・・・・・−・・・・・・・
・・・・・・・・（６）なお、上式において、各記号の
意は下記のとうりである。

■ｂ二膜設定電 流ｄ：第１のカレントミラー回路の入力電流Ｉ、：第１
のカレントミラー回路の出力電流（第２のカレントミラ
ー回路の入力電流）■Ｌ：第２のカレントミラー回路の
出力電流（負荷回路３４に供給される電流） ｖｌ：定電源電圧 ＶＤ１６　：ダイオード１６の順方向電圧ＶＢＥ２３ニ
トランジスタ２３の ベース・エミッタ間電圧 に１：第１のカレントミラー回路の 電流変換係数 に２：第２のカレントミラー回路の 電流変換係数 次に、上記の定電流回路において、電源端子５６を介し
て供給される電源電圧ＶＣＣが低下した場合について考
えると、電源電圧ＶＣＣと、各部の電位間係については
次式が成立する。

ｖｃｃ　　−Ｖ＠Ｅ１７　　＋　ＶＢＥｌａ　　＋νＤ
Ｓ２６　　＋　Ｖｃｔｚｓ　　＋　Ｖ＋・−・・・・・
・・（７） 上式において、 ｖｏｃ：電源電圧 ＶＩＩＥ□７：トランジスタ】７の ベース・エミッタ間電圧 ｖＢＥ１８：トランジスタ１８ノ べ−ス・エミッタ間電圧 ｖｔ、５□６：ＰＭＯＳトランジスタ２６のドレイン・
ソース間電圧 ＶｃＥｚ３：　ｈランジスタフ３の コレクタ・エミッタ間電圧 ｖｌ：定電圧源電圧 第２図において、定電流回路が飽和しないためには、（
７）式において、Ｖ８ＥＩ７　＝　ＶＢＥｌａ　＝　０
．７Ｖ、ＶＤＳ２６　＝　０．５Ｖ、　ＶＣＥ２３　＝
　０．５Ｖ、およびＶｌ＝１．３Ｖトして、Ｖｃｃ　”
３．７Ｖとなる。即ち、定電流回路を飽和させないため
には、電源電圧ＶＣＣとして、３．７Ｖ以上の電圧にて
動作させることが必要となる。ことことは、電流設定端
子５８を介して、設定電流としてＩＣが選択された場合
についても同様である。

〔発明が解決しようとする課題〕

上述した従来の定電流回路においては、電源電圧が低下
してくると、前記（７）式にて示される関係式に対応し
て飽和状態が発生し、設定電流が正しく設定されなくな
るために、負荷回路に入力される供給電流に差異を生じ
るという欠点がある。

更に、前記（１）式により明らかなように、ＶＤ１６お
よびＶＢＥ２３のそれぞれ電圧のバラツキに対応してＶ
Ｄ＋６≠ＶＢ！２３となり、設定電流自体においても誤
差を生ずるという欠点がある。

〔課題を解決するための手段〕

本発明の定電流回路は、所定の定電圧を正相入力側に入
力して、その出力電圧を所定のトランジスタのベースに
入力し、このトランジスタのエミッタを介して出力電圧
を逆相入力側に帰還する差動増幅器と、基準電圧側を前
記トランジスタのコレクタに接続して形成される第１の
カレントミラー回路と、基準電圧側を前記第１のカレン
トミラー回路の出力側に接続し、出力側を所定の負荷回
路に接続して形成される第２のカレントミラー回路と、
前記トランジスタのエミッタならびに差動増幅器の逆相
入力側と所定の接地電位との間に、定電流出力値を規定
する基準電流値を選択して設定するための電流値設定手
段と、を備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例の回路図である。

第１図に示されるように、本実施例は、負荷回路１４に
対応して、定電圧源１と、差動増幅器２と、トランジス
タ３〜９と、ＮＭＯＳ）ランジスタ１０および１１と、
抵抗１２および１３と、を備えて構成される。

第１図において、トランジスタ４．５および６と、トラ
ンジスタ７．８および９は、それぞれ第１および第２の
カレントミラー回路を形成しており、ＰＭＯ９）ランジ
スタ１０および１１はスイッチング回路を形成している
。また、定電圧源１、差動増幅器２、トランジスタ３お
よび抵抗１２および１３は、それぞれＰＭＯＳトランジ
スタ１０および１１を介して電圧・電流変換回路を形成
している。

差動増幅器２は、トランジスタ３を介して全帰還型の増
幅回路を構成しており、定電圧源１の電圧ｖｌを差動増
幅器２の正相入力側に印加すると、当該電圧ｖ１は、ス
イッチング回路を形成するＮＭＯＳ）ランジスタ１０ま
たは１１の「オン」抵抗値が、定電流設定抵抗である抵
抗１２および１３の抵抗値に対比して十分に小さいため
、そのまま端子５４または５５に出力される。即ち、電
圧Ｖ、は、　Ｖｒ／ＲｔまたはＶ＋／Ｒｚに相当する設
定電流■ゎまたはＩＣに変換される。ここに、Ｒ１およ
びＲ２は、それぞれ抵抗３１および３２の抵抗値である
。

以下、設定電流１．またはＩＣが、順次、電流【ｄ、■
、およびｉｔに変換されてゆく動作については、前述の
従来例の場合と同様である。

次に、本実施例において、電流設定端子５２から入力さ
れる電流設定信号を介して、設定電流として１ｂが選択
される場合を例として、その動作を説明する。ＮＭＯＳ
トランジスタ１０の［オンＪ抵抗値をＲ３゜とすると、
Ｒ，＞　Ｒ１゜とじて、上記の■ゎは次式にて表わされ
る。

上式において、Ｒ１は抵抗１２の抵抗値である。

従って、負荷回路１４に供給される電流ＩＬは、前述の
（６）式と同様に、ＩＬ＝ｋｌｋ２Ｉｂとなる。ここに
おいて、上記（８）式と前述の（１）式とを比較対照し
て明らかなように、本実施例においては、従来例におけ
る、ダイオード１６の順方向電圧ＶＤＩ６と、トランジ
スタ２３のベース・エミッタ間電圧Ｖｌ！１Ｅ２５とに
対応する電圧による影響が無いため、設定電流Ｉｂに変
動誤差を生じない。

次に、本実施例において、電源端子５１から供給される
電源電圧が低下した場合には、電源電圧ＶＣＣと各部の
電位との関係式として次式が成立する。

Ｖｃｃ　＝　ＶＢＥ４＋　ＶＢＥ５＋　ＶＣＥ３＋　Ｖ
ｔ・−−−−（９）従って、上記（９）式を前述の（７
）式と対比してみると、（９）式の方が、右辺において
、従来例におけるＰＭＯ３）ランジスタ２６のドレイン
・ソース間電圧に相当するν。５２６の分だけ少なくな
っマいることが分る。この故に、電源電圧ＶＣＣの低１
に対応して、当該電源電圧Ｖ。０が、前記ν。５□６グ
欠如に対応する、より低いレベルに低下する状柴におい
ても、尚、定電流回路として飽和状態に遇することなく
、正常な動作状態を維持すること力できる。

このことを、前述の従来例の場合と同様に、μ値的に計
算してみると、　ＶＢＥ４＝　Ｖ！ＩＥ５＝　０．７Ｖ
、　ＶＣＥ＝０．５Ｖ、Ｖｌ＝１．３Ｖとして、これら
の数値を（９）式に代入すると、Ｖｃｃ　＝３．２Ｖと
なる。即ち、ＶＣＣが３．２ｖに低下するまで、定電流
回路としての正常動作を期待することができる。

また、ＮＨＯ２）−ランジスタ１０および１１を含むス
イッチング回路は、本実施例においては、２回路により
精成されているが、このスイッチング回路の数は２回路
に限定されるものではなく、必要に応じてその数を増加
することができる。なお、本実施例においては、第１お
よび第２のカレントミラー回路を介して、設定電流を変
換して所定の定電流を負荷回路に供給しているが、第１
のカレントミラー回路のみによって、設定電流を変換し
て、負荷回路に所定の定電流を供給することも可能であ
り、同様の効果を期待することができる。

〔発明の効果〕

以上、詳細に説明したように、本発明は、所定の負荷回
路に定電流を供給する定電流回路に適用されて、併給電
源電圧の低下時においても、より安定に所定の定電流を
負荷回路に供給することができるという効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例の回路図、第２図は従来例
の回路図である。 図において、１．１５・・・・・・定電圧源、２・・・
・・・差動増幅器、３〜９．】７〜２４・・・・・・ト
ランジスタ、１０゜１１・・・・−・ＮＭＯＳトランジ
スタ、１２．１３．３１〜３３・・・・・・抵抗、１４
．３４・・・・−・負荷回路、２５〜１８−・・・・・
ＰＭＯＳトランジスタ、２９．３０・・・・・・インバ
ータ。 ）雪ノ、ヂ゛ゴ七内原　晋 １・・・定ｔＩｉ漂　　２・・・差動増幅器３〜ｑ・・
・トランジスタ １０、ノド・・ＮＨＯ２）つフジスタ １２．１３・・・柩贅　　炸・・・興荷回路第ｊ 図 １５・・・定１明じ永　　　　ｊ６・・・ダイオード１
７勺々・・十つソジスワ ｂ〜２Ｂ−ＰＭＯＳトつフジスフ 乙１文・・・インバータ 団〜王・・・舐仇　　　　讃・・・角向回寄第２図

Claims (1)

1. 【特許請求の範囲】 所定の定電圧を正相入力側に入力し、その出力電圧を所
   定のトランジスタのベースに入力し、このトランジスタ
   のエミッタを介して出力電圧を逆相入力側に帰還する差
   動増幅器と、 基準電圧側を前記トランジスタのコレクタに接続して形
   成される第１のカレントミラー回路と、基準電圧側を前
   記第１のカレントミラー回路の出力側に接続し、出力側
   を所定の負荷回路に接続して形成される第２のカレント
   ミラー回路と、前記トランジスタのエミッタならびに差
   動増幅器の逆相入力側と所定の接地電位との間に、定電
   流出力値を規定する基準電流値を選択して設定するため
   の電流値設定手段と、 を備えることを特徴とする定電流回路。