JPH0262106A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH0262106A JPH0262106A JP63213959A JP21395988A JPH0262106A JP H0262106 A JPH0262106 A JP H0262106A JP 63213959 A JP63213959 A JP 63213959A JP 21395988 A JP21395988 A JP 21395988A JP H0262106 A JPH0262106 A JP H0262106A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- current
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路に使用される演算増幅器に関すするも
のであり、特に出力電圧が正の電源電圧から負の電源電
圧まで可変する事ができる演算増幅器に関する。
のであり、特に出力電圧が正の電源電圧から負の電源電
圧まで可変する事ができる演算増幅器に関する。
従来の技術
従来の演算増幅器の回路の一例を第２図に示す。
第２図においてＱ１〜Ｑ、８．Ｒ，〜Ｒ＋＋は演算増幅
器を講成するトランジスタと抵抗であり１は（→入力端
子、２は（ハ）入力端子、３は出力端子、４はプラス電
源端子（以下”ｖＤＤ”と略す）、５はマイナス電源端
子（以下”ｖｓｓ”と略す）、６は接地端子（以下ＧＮ
Ｄと略す）である。
器を講成するトランジスタと抵抗であり１は（→入力端
子、２は（ハ）入力端子、３は出力端子、４はプラス電
源端子（以下”ｖＤＤ”と略す）、５はマイナス電源端
子（以下”ｖｓｓ”と略す）、６は接地端子（以下ＧＮ
Ｄと略す）である。
発明が解決しようとする課題
この様な従来の演算増幅器では出力端子３のとることの
可能な電圧範囲は、 Ｖｎ ＝ｖｎｎ （ｖｃｘＳａｔＱ７＋ＶａｇＱ＋
ｓ） からｖＬ ＝ｖＳＳ ＋ ｖａｘ”ｔＱ１
６＋ＶＢｚＱ１７ ｔテテｈる。
可能な電圧範囲は、 Ｖｎ ＝ｖｎｎ （ｖｃｘＳａｔＱ７＋ＶａｇＱ＋
ｓ） からｖＬ ＝ｖＳＳ ＋ ｖａｘ”ｔＱ１
６＋ＶＢｚＱ１７ ｔテテｈる。
ただし、Ｖｏ、ｓａｔとはトランジスタのコレクタエミ
ッタ間の飽和電圧、ｖＢｘとはベース、エミッタ間の順
方向電圧降下を意味する。
ッタ間の飽和電圧、ｖＢｘとはベース、エミッタ間の順
方向電圧降下を意味する。
仮りにＶＣ，ｓａｔを０．２Ｖ、Ｖｏを０．７ ｖとす
ると従来の演算増幅器の出力電圧はＶ、Ｄ−０，９”／
からｖｓｓ ＋ ０．９ Ｖまテトなルタメ特ニｖＤＤ
、ｖｓｓカ低い電圧の場合、出力電圧が十分得られない
ことがあった。
ると従来の演算増幅器の出力電圧はＶ、Ｄ−０，９”／
からｖｓｓ ＋ ０．９ Ｖまテトなルタメ特ニｖＤＤ
、ｖｓｓカ低い電圧の場合、出力電圧が十分得られない
ことがあった。
本発明はこのような問題を解決するもので、電源電圧が
低くても十分な出力電圧が得られるようにすることを目
的とする。
低くても十分な出力電圧が得られるようにすることを目
的とする。
課題を解決するだめの手段
上記問題点を解決するだめの本発明の技術的手段は、極
性の異なる第１．第２のトランジスタのエミッタをそれ
ぞれ接地端子に接続すると共に両方のベースを抵抗を介
して出力端子に接続しかつ出力電圧が接地電位に対し正
の時第１のトランジスタが導通し負の時第２のトランジ
スタが導通する極性識別回路と、上記第１のトランジス
タのコレクタと抵抗を介して接続され第１のトランジス
タのコレクタ電流を正の電源電圧に対しミラーさせる第
１のカレントミラー回路と、上記第２のトランジスタの
コレクタと抵抗を介して接−統され第２のトランジスタ
のコレクタ電流を負の電源電圧に対しミラーさせる第２
のカレントミラー回路とを具備し、第１．第２のカレン
トミラー回路の出力側の端子を出力端子に接続するもの
である。
性の異なる第１．第２のトランジスタのエミッタをそれ
ぞれ接地端子に接続すると共に両方のベースを抵抗を介
して出力端子に接続しかつ出力電圧が接地電位に対し正
の時第１のトランジスタが導通し負の時第２のトランジ
スタが導通する極性識別回路と、上記第１のトランジス
タのコレクタと抵抗を介して接続され第１のトランジス
タのコレクタ電流を正の電源電圧に対しミラーさせる第
１のカレントミラー回路と、上記第２のトランジスタの
コレクタと抵抗を介して接−統され第２のトランジスタ
のコレクタ電流を負の電源電圧に対しミラーさせる第２
のカレントミラー回路とを具備し、第１．第２のカレン
トミラー回路の出力側の端子を出力端子に接続するもの
である。
作用
この構成によって通常の演算増幅器では先に従来例で説
明した通り出力電圧はｖｎｏ ０．９Ｖからｖｓ ｓ
＋ ０．９ Ｖまでしか出力できないが、極性識別回
路の働きによって出力電圧が正の時は第１のカレントミ
ラー回路の働きにより出力端子へＶＤＤから電流が流れ
る。また出力電圧が負の時は第２のカレントミラー回路
の働きによって出力端子からｖｓ８へ向かって電流が流
れる。出力端子に接続される負荷のインピーダンスが大
きく負荷電流が第１、第２のカレントミラー回路の出力
電流よりも少なければ、出力端子電圧はほぼｖＤＩ、か
らＶＳＳまで出力することができる。
明した通り出力電圧はｖｎｏ ０．９Ｖからｖｓ ｓ
＋ ０．９ Ｖまでしか出力できないが、極性識別回
路の働きによって出力電圧が正の時は第１のカレントミ
ラー回路の働きにより出力端子へＶＤＤから電流が流れ
る。また出力電圧が負の時は第２のカレントミラー回路
の働きによって出力端子からｖｓ８へ向かって電流が流
れる。出力端子に接続される負荷のインピーダンスが大
きく負荷電流が第１、第２のカレントミラー回路の出力
電流よりも少なければ、出力端子電圧はほぼｖＤＩ、か
らＶＳＳまで出力することができる。
実施例
以下本発明の一実施例を第１図を用いて説明する。
第１図において第２図と同一機能を有する素子には同一
符号を付して説明を省略する。了は極性識別回路を構成
する第１のトランジスタ、８は同じく第２のトランジス
タ、９は第１のカレントミラー回路、１Ｑは第２のカレ
ントミラー回路である。（イ）入力端子１の電位が（へ
）入力端子２の電位より高い時にはトランジスタＱ＋５
が導通（以下ＯＮと記す）、トランジスタＱＩ７が遮断
（以下ＯＦＦと記す）し出力端子３はｖＤ、側にもち上
がる。この時第１のトランジスタ７がＯＮし、第１のカ
レントミラー９に抵抗Ｒ，を通して電流が流れる。
符号を付して説明を省略する。了は極性識別回路を構成
する第１のトランジスタ、８は同じく第２のトランジス
タ、９は第１のカレントミラー回路、１Ｑは第２のカレ
ントミラー回路である。（イ）入力端子１の電位が（へ
）入力端子２の電位より高い時にはトランジスタＱ＋５
が導通（以下ＯＮと記す）、トランジスタＱＩ７が遮断
（以下ＯＦＦと記す）し出力端子３はｖＤ、側にもち上
がる。この時第１のトランジスタ７がＯＮし、第１のカ
レントミラー９に抵抗Ｒ，を通して電流が流れる。
トランジスタＱ２□のコレクタにはトランジスタＱ２＋
のエミッタ面積とトランジスタＱ２２のエミッタ面積の
比とトランジスタＱ）Ｈのコレクタ電流の積の電流が流
れようとするため、出力端子３をさらにＶＤＤ側にもち
上げ負荷インピーダンスが大きければ出力端子電圧はｖ
ＤＤ−ｖＯＩＩＱ２□＃ｖＤＤ となる。同様に（ハ）
入力端子２の電位が（イ）入力端子１の電位より高い時
にはトランジスタＱｊ７がＯＷＬトランジスタＱ＋５が
ＯＦＦすることにより出力端子電圧はｖｓｓ側になりこ
れによって第２のトランジスタ８がＯＮＬ、、第２のカ
レントミラー１０に抵抗Ｒ４７を介して電流が流れ、４
トランジスタＱ２５のコレクタ電流によって出力端子３
の電圧はほぼＶＳＳまで下げることができる。
のエミッタ面積とトランジスタＱ２２のエミッタ面積の
比とトランジスタＱ）Ｈのコレクタ電流の積の電流が流
れようとするため、出力端子３をさらにＶＤＤ側にもち
上げ負荷インピーダンスが大きければ出力端子電圧はｖ
ＤＤ−ｖＯＩＩＱ２□＃ｖＤＤ となる。同様に（ハ）
入力端子２の電位が（イ）入力端子１の電位より高い時
にはトランジスタＱｊ７がＯＷＬトランジスタＱ＋５が
ＯＦＦすることにより出力端子電圧はｖｓｓ側になりこ
れによって第２のトランジスタ８がＯＮＬ、、第２のカ
レントミラー１０に抵抗Ｒ４７を介して電流が流れ、４
トランジスタＱ２５のコレクタ電流によって出力端子３
の電圧はほぼＶＳＳまで下げることができる。
尚この演算増幅器に負帰還を付加しリニア増幅器とした
場合の動作は出力端子３の電圧がＶＤＤ側の時にはトラ
ンジスタＱ２□のコレクタ電流をトランジスタＱｊ７の
エミッタ電流が吸い込んで出力端子電圧がリニアに制御
される。また、出力端子３の電圧がｖｓｓ側の時にはト
ランジスタＱ２５のコレクタ電流をトランジスタＱｉ５
のエミッタ電流が制御し、出力端子電圧がリニアに制御
される。
場合の動作は出力端子３の電圧がＶＤＤ側の時にはトラ
ンジスタＱ２□のコレクタ電流をトランジスタＱｊ７の
エミッタ電流が吸い込んで出力端子電圧がリニアに制御
される。また、出力端子３の電圧がｖｓｓ側の時にはト
ランジスタＱ２５のコレクタ電流をトランジスタＱｉ５
のエミッタ電流が制御し、出力端子電圧がリニアに制御
される。
発明の効果
以上のように本発明は、出力端子電圧がｖＤＤがらｖｓ
ｓまでのいかなる電圧をも出力することが可能な演算増
幅器とすることができる。
ｓまでのいかなる電圧をも出力することが可能な演算増
幅器とすることができる。
第１図は本発明の一実施例の演算増幅器の回路図、第２
図は従来の演算増幅器の回路図である。 １・・・・・・（イ）入力端子、２・・・・・・（ハ）
入力端子、３・・・・・・出力端子、４・・・・・プラ
ス電源端子（ｖＤＤ）、６・・・・・マイナス電源端子
（ｖｓｓ ）、６・・・接地端子、了・・・・・・第１
のトランジスタ、８・・・・第２のトランジスタ、９・
・・°・第１のカレントミラー １０・・・・・・第２
のカレントミラー
図は従来の演算増幅器の回路図である。 １・・・・・・（イ）入力端子、２・・・・・・（ハ）
入力端子、３・・・・・・出力端子、４・・・・・プラ
ス電源端子（ｖＤＤ）、６・・・・・マイナス電源端子
（ｖｓｓ ）、６・・・接地端子、了・・・・・・第１
のトランジスタ、８・・・・第２のトランジスタ、９・
・・°・第１のカレントミラー １０・・・・・・第２
のカレントミラー
Claims (1)
- 極性の異なる第１、第２のトランジスタのエミッタをそ
れぞれ接地端子に接続すると共に両方のベースを抵抗を
介して出力端子に接続しかつ出力電圧が接地電位に対し
正の時第１のトランジスタが導通し負の時第２のトラン
ジスタが導通する極性識別回路と、上記第１のトランジ
スタのコレクタと抵抗を介して接続され第１のトランジ
スタのコレクタ電流を正の電源電圧に対しミラーさせる
第１のカレントミラー回路と、上記第２のトランジスタ
のコレクタに抵抗を介して接続され第２のトランジスタ
のコレクタ電流を負の電源電圧に対しミラーさせる第２
のカレントミラー回路とを具備し、第１、第２のカレン
トミラー回路の出力側の端子を出力端子に接続した演算
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213959A JP2900373B2 (ja) | 1988-08-29 | 1988-08-29 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213959A JP2900373B2 (ja) | 1988-08-29 | 1988-08-29 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0262106A true JPH0262106A (ja) | 1990-03-02 |
| JP2900373B2 JP2900373B2 (ja) | 1999-06-02 |
Family
ID=16647895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63213959A Expired - Fee Related JP2900373B2 (ja) | 1988-08-29 | 1988-08-29 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900373B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117709A (ja) * | 1990-09-03 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | 定電流回路 |
| US6064525A (en) * | 1997-03-25 | 2000-05-16 | Glaverbel | Optical device including a dichromatic mirror |
| JP2014175983A (ja) * | 2013-03-12 | 2014-09-22 | Toyota Central R&D Labs Inc | 増幅回路 |
-
1988
- 1988-08-29 JP JP63213959A patent/JP2900373B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117709A (ja) * | 1990-09-03 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | 定電流回路 |
| US6064525A (en) * | 1997-03-25 | 2000-05-16 | Glaverbel | Optical device including a dichromatic mirror |
| JP2014175983A (ja) * | 2013-03-12 | 2014-09-22 | Toyota Central R&D Labs Inc | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2900373B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| JPS62287705A (ja) | Ｂｔｌ増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH0262106A (ja) | 演算増幅器 | |
| JPH0653756A (ja) | カレントミラー回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS61274421A (ja) | アナログスイツチ | |
| JPS6157111A (ja) | 比較器 | |
| JP2563380B2 (ja) | 比較回路 | |
| JPH0675017U (ja) | 基準電源回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPS645369Y2 (ja) | ||
| KR830002297B1 (ko) | 가변이득 차동증폭기 회로 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0353804B2 (ja) | ||
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JP3283981B2 (ja) | 差動増幅器 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS6282805A (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |