JPH04117872A - メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、デジタルテレビジョン受信機等ご用いられ
るメモリ制御装置に関する。

（従来の技術） 近年、デジタルＩＣ技術の進歩により家庭用のテレビジ
ョン受像機においても画像メモリを使用した３次元映像
信号処理が可能となっている。

画像メモリを使用した３次元映像信号処理により、静止
画信号については、従来の２次元映像信号処理では不可
能であった輝度信号と色信号とのクロスト−りの完全な
除去が可能となった。３次元の信号処理にはかなりの大
容量の画像メモリが必要となる。例えばサンプリングク
ロックに４倍の色副搬送波周波数（以下ｆｓｃという）
、量子化ピッ−・数８ビットの場合に、］フレーム分を
記坊するためには ８　ｘ　９　ｉ　０　ｘ　５２５　＝　３８２２０００
ビツト９１０は〕ラインの画素数 ５２５はフレームライン数 が必要であり、４Ｍビット近い容量を必要とする。

従って、１ＭビットＲＡＭを使用した場合でも４チツプ
ものＲＡＭを必要とする。

このため画像信号処理に必要のないブランキング部分を
メモリに書込まないことにより必要メモリ数を削減しよ
うとすることか考えられている。

例えば有効な水平画素数を ９１０−１０６＝８０４画素 フレームライン数を ５２５−３７＝４８８ライン とすると、 ８ｘ８０４ｘ４８８＝３１３８８１６ビツトとなり、１
ＭビットＲＡＭを３チツプに削減したフレームメモリを
得ることができる。

第３図は、この発明の前提となるフレームメモリを使用
したデジタル映像信号処理回路の例を示している。

入力端子５０１にはビデオ信号が導入され、アナログデ
ンタル（Ａ／Ｄ）変換器５０２と、同期分離回路５１１
に供給される。Ａ／Ｄ変換器５０２は、色副搬送波の４
倍の周波数（４ｆｓｃ）のクロック信号によりデジタル
化され、デジタルビデオ信号は、デジタル信号処理回路
５０３およびフレームメモリ５０４に供給される。

同期分離回路５１１は、ビデオ信号から同期信号の分離
を行い、垂直同期信号ＶＳ及び複合同期信号Ｃ８を出力
する。垂直同期信号Ｖ　Ｓは、垂直カウンタ５１２に入
力され、複合同期信号Ｃ８は、水平自動周波数制御・（
水平ＡＦＣ）回路５１３に入力される。水平ＡＦＣ回路
５１３は、複合同期信号中の水平同期信号に対してＡＦ
Ｃ制御を行い水平基準信号Ｈｒｅｒ及び周波数ｎｆｈ（
ｎは自然数、ｆｈは水平周波数）のクロック信号を出力
する。

垂直カウンタ５１２は、ｎｆｈのクロック信号をクロッ
クとして、垂直同期再生を行うカウンタであり、垂直同
期信号ＶＳに同期するように制御される。この垂直カウ
ンタ５１２のカウント値は、タイミング発生器５１４に
入力される。タイミング発生器５１４は、垂直カウンタ
５１−２からのカウント値及び９１０分周カウンタ５１
６からのｆ　ｂ周期のカウント信号に基づいて各種のタ
イミンク信号を作成している。

タイミング発生器５コ４は、カウンタリセット制御回路
５１５に対して、マスク信号を供給している。カウンタ
リセット制御回路５］５は、水平基準信号Ｈｒｅｒがマ
スク信号に対して位相がはずれているかとうか検出して
、はずれているときはり七ソト信号を出力し９１０分周
カウンタ５］６をリセットする。マスク信号の幅以内で
水平基準信号か得られれば、リセットは行われない。こ
の９１０分周カウンタ５１６は、４ｆｓｃのクロックを
カウントし、ｆｈ同周期自動的にリセットかかかりもの
で、カウント信号はタイミング発生器５１４に供給され
ている。しかし、リセツー・信号か供給されるとその旧
数値か所定値（例えば５１２）にリセットされる。

従って、タイミング発生器５１４は、垂直同期信号に同
期した水平カウント値と、水平同期信号に同期したカウ
ント信号を入力としているので、画像の水平、垂直位置
情報を把握することができる。

メモリ制御回路５］７は、タイミング発生器５１４から
の水平ブランキングおよび垂直ブランキング情報を含む
、書込みタイミング信号及び読出しタイミング信号を入
力としている。そして書込み、読出しタイミング信号に
基づいて、フレムメモリ５０４に、書込み制御信号及び
読出し制御信号を供給している。また、ブランキングタ
イミンク信号は、デジタル信号処理回路５０Ｂに人力さ
れ、ブランキング期間の同期信号を付加するタイミング
として利用されている。

フレームメモリ５０４は、デジタルビデオ信号を１フレ
ーム遅延させて出力する。デジタル信号処理回路５０３
は、１フレーム遅延したビデオ信号と、Ａ／Ｄ変換器５
０２からの直接入力ビデオ信号を入力としており、ブラ
ンキングタイミング信号か入力されているときは、直接
入力ビデオ信号側を選択導出（つまり同期信号をそのま
ま出力）する。デジタル信号処理回路５０３の内部では
、直接入力ビデオ信号と、ｊフレーム遅延ビデオ信号を
用いた各種のデジタル処理を行うことができる。デジタ
ル信号処理回路５０３から出力されたビデオ信号は、Ｄ
／Ａ変換器５０５においてアナログビデオ信号に変換さ
れ、出力端子５０６に導出される。

第４図は、特にカウンタリセット制御回路５１５周辺の
信号のタイミングチャートである。

第４図（ａ）は４ｆｓｃのりｏ−７り、同図（ｂ）は、
９１０カウンタ５１６のカウント出力である。

同図（Ｃ）はタイミング発生器５コ４から出力されるマ
スク信号である。また同図（ｄ）は、水平ＡＦＣ回路５
１３から出力される水平基準信号Ｈｒｃｆである。さら
に同図（ｅ）と（ｆ）は、９１０分周カウンタ５１６の
自動セントタイミングの例を示している。

９１０分周カウンタ５１６は、カウンタリセット制御回
路５１５からリセット信号が供給されると、値（５１，
２）にセットされる。この値（５１２）は９１０のほぼ
中央であり、あとの処理かしやすいために選ばれたもの
で、必すしもこの値に限るものではない。

一］記音のメモリ制御装置によると、水平同期信号にシ
ックがありマスク信号の幅からはすれる場合があったと
しても、９１０分周カウンタ５１６は、これに計数値が
リセットされるために、メモリへの書込みタイミングは
同期信号に追従して発生される。

（発明が解決しようとする課題） しかし」記音したメモリ制御装置によると、書込みタイ
ミング信号は、入力同期信号に同期して得られるので、
映像信号の取込みに関しては問題はないか、読出しに関
しては、１フレーム前の信号が読み出されるのであるか
ら、現在のフレームの位相で読みだしたのでは、読みだ
した映像信号に位相ずれが生じる。

特に、書込みタイミング信号をブランキング期間では書
込みを行わないように出力するような場合は、読みだし
タイミングを設定することは１フ１］ レーム遅延を正確に得るのに重要となる。

しかし、」記音の装置では、現在入力している映像信号
に同期した書込み、読みたし制御を行うために出力映像
信号に乱れか生じることになる。

また、水平基準信号Ｈｒｅｒは、水平同期信号に同期し
ているか、色副搬送波（ｆ　ｓｃ）との位相関係は定ま
っていない点である。そこで、水平基準信号Ｈｒｅ「に
数ｎ５ｅｃの小さなジッタかあると、９１０分周カウン
タ５］６は、色副搬送波のオダーで動作しているために
、そのカウント値に１クロック分の誤差か生じる。第４
図（ｅ）と（ｆ）はその誤差を生じさせるセット信号の
例を示している。

本来マスク信号は、９１０分周カウンタが、ある決まっ
た値の範囲ときは、自動的にセットされて水平周期で動
作するようにし、不用意な９１０分周カウンタのジッタ
を防止するだめのものである。しかしながら、水平ＡＦ
Ｃが安定した状態で、水平基準信号Ｈｒｅ「に数ｎ５ｅ
ｃの小さなジッタがあると、９１０分周カウンタ５１６
は、色副搬送波］２ のオーダーで動作しているために、そのカウント値に１
クロック分の誤差が生じ、マスク信号のエツジ部で安定
することがある。このような状態で、水平基準信号Ｈｒ
ｅｆの再度の微少なジッタにより、マスク信号から水平
基準信号Ｈｒｅｆかはずれると、９１０分周カウンタの
カウント値が一挙にマスク信号の中央となるように所定
値に補正される。このような場合は、書込みタイミング
は、今までと大きく変化させられる（これは分周カウン
タの大きなジッタとなる）ことになり、画像が乱れるこ
とになる。

そこでこの発明は、水平同期信号のジッタがあっても、
遅延用メモリに対する入力映像信号に同期した書き込み
タイミングはもちろんのこと、遅延用メモリの読みだし
タイミングをも正確に遅延量を確保して出力することが
できるメモリ制御装置を提供することを目的とする。

さらにまた、色搬送波の正数倍のオーダで動作する水平
周期の分周カウンタの入力映像信号に同期した水１１基
亭信号を関連つける場合、分周カランタの出力の数水平
周期分の平均値を用いて前記際分周カウンタの位相補正
を行うことにより、分周カウンタの大きなフッタを防止
することかできるメモリ制御装置を提供することを目的
とする。

［発明の構成］ （課題を解決するだめの手段） この発明は、デジタル映像信号を書込み読出し可能なメ
モリと、入力映像信号から同期信号を分離して処理し、
入力水平同期信号に同期した水平基準信号及びフレーム
同期タイミング信号を出力する同期信号処理手段と、色
副搬送波の周波数の正数倍（ｍｆｓｃ）のクロックを計
数することにより、水平周期の水平計数信号を出力する
分周カウンタと、前記水平基準信号を前記クロックに同
期化したラッチパルスを得る同期化手段と、前記同期化
手段から得られたラッチパルスにより前記分周カウンタ
の出力をラッチし、このラッチ出力の数水平周期分の平
均値を用いて、前記カウンタの所定値との位相誤差を得
るカウンタ位相誤差検出手段と、前記カウンタ位相誤差
検出手段の出力をラッチして］フレーム分遅延させるラ
ッチ手段と、前記分周カウンタからの水平計数信号に基
づいて前記メモリに対する書込みタイミング信号を出力
し、読出しタイミング信号を出力する際には、前記ラン
チ手段の出力を用いて現在の水平旧敵信号に基ついて得
られる読出し信号か出力されるタイミングを１フレーム
前のカウンタ位相誤差により修ｉＥ　したタイミングで
出力するタイミング発生手段とを備えるものである。

（作用） 上記の手段により、デジタル映像信号のメモリに対する
書込みタイミングは、高精度で入力側の映像信号に同期
化され、読出しタイミングは、１フレーム前の位相補正
情報に基づいて読み出されるので、正確な１フレーム遅
延か可能であり、弱電界なとのように水平同期信号にジ
ッタが多い場合でも、安定してメモリ入力出力の遅延を
正確に得ることができる。また、分周カウンタの位相誤
差補正を数水平周期分の平均値を用いて補正すために分
周カウンタの大きなシックを生しることかない。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。入力端子１０］に
はビデオ信号か導入され、アナログデジタル（Ａ／Ｄ）
変換器１０２と、同期分離回路コ］に供給される。Ａ／
Ｄ変換器１．０２は、色副搬送波の４倍の周波数（４ｆ
ｓｃ）のクロック信号によりデジタル化され、デジタル
ビデオ信号は、デジタル信号処理回路１０３およびフレ
ームメモリ１０４に供給される。

同期分離回路１１１は、同期信号処理手段３００に含ま
れるもので、ビデオ信号から同期信号の分離を行い、垂
直同期信号■Ｓ及び複合同期信号Ｃ８を出力する。垂直
同期信号ＶＳは、垂直カウンタ１１２に入力され、複合
同期信号Ｃ８は、水平自動周波数制御（水平ＡＦＣ）回
路１１３に入力される。水平ＡＦＣ回路１１３は、複合
同期信号中の水平同期信号に対してＡＦＣ制御を行い水
平基準信号Ｈｒｅｆ及び周波数ｎｆｈ（ｎは自然数、ｆ
　ｈは水平周波数）のクロック信号を出力する。

垂直カウンタ１１２は、ｎｆｈのクロック信号をクロッ
クとして、垂直同期再生を行うカウンタであり、垂直同
期信号ＶＳに同期するように制御される。この垂直カウ
ンタ１１２のカウント値は、フレームタイミング発生器
１コ４に入力される。

タイミング発生器］１４は、カウント値に基づいてフレ
ーム周期の各種のタイミング信号Ｔ１、Ｔ２、Ｔ３を作
成している。

フレームタイミング発生器１１４の出力タイミング信号
Ｔ１は、タイミング発生器１１５に入力されている。タ
イミング発生器１１５は、上記タイミング信号Ｔ１．９
１０分周カウンタ２１１からのカウント値を用いて書き
込みタイミング信号を発生し、また、読出しタイミング
信号を発生する際には、ラッチ回路２１４からのカウン
ト誤差位相補正情報（１フレーム前のもの）を用いてい
る。書込みタイミング信号及び読出しタイミング信号は
、メモリ制御回路１１６に供給される。メモリ制御回路
１１６は、書込みブランキング信号、読出しタイミング
信号に基づいて、フレームメモリ１０４の書込み制御信
号（アドレス）、読出し制御信号（アドレス）を作成し
ており、ブランキング期間ではフレームメモリ１０４へ
のデータ書込みを停止し、フレームメモリ１０４の容量
を節約している。またメモリ制御回路］］６は、ブラン
キングタイミング信号をデジタル信号処理回路１０３に
供給し、ブランキング期間は、デジタル信号処理回路１
０３は、Ａ／Ｄ変換器１０２から出力されている同期信
号を導出するように制御している。

ここで、９１０分周カウンタ２］１のカウント値は、カ
ウンタ位相誤差検出手段３０］を構成するカウンタ位相
補正回路２］５により位相補正かなされている。

以１：、９１０分周カウンタ２１１のカウント位相補正
機能について説明する。

水平ＡＦＣ回路１１３から出力される、水平基準信号Ｈ
ｒｃｒは、同１υ］化手段を構成するＤタイプフリップ
フロップ回路２１０のデータ入力端子に供給されている
。このフリップフロップ回路２コＯは、水平基準信号Ｈ
ｒｅｆを、４ｆｓｃのクロックによりラッチして出力し
、４ｆｓｃに同期化している。これにより、フリップフ
ロップ回路２１０から出力される、水平基準信号Ｈ′は
、４ｆｓｃのクロックに同期化している。この水平基準
信号Ｈ′は、ラッチ回路２１２のラッチパルスとして利
用されるとともに、カウンタ位相補正回路２１５のデー
タ取込みタイミング信号として利用される。

ラッチ回路２１２は、９１０分周カウンタ２１１のカラ
ンＩ・内容を先の水平基準信号Ｈ′のタイミングでラッ
チする。そしてこのラッチ出力は、平均値回路２１３に
入力される。

平均値回路２１３は、フレーム毎のタイミング信号Ｔ２
のタイミングでラッチ回路２１２からの出力をフレーム
毎に例えば１６Ｈ間の平均値を求める。そしてこれによ
り、９１０分周カウンタ２１］から出力されているカウ
ント値の平均値がわかる。この平均値は、カウンタ位相
補正回路２１５に入力されるとともに、ラッチ回路２］
４に入力される。

カウンタ位相補正回路２１５は、平均値を利用して、９
１０分周カウンタ２１−１の位相誤差を検出し、フレー
ム毎に制御しその誤差分を補正するもので、位相誤差補
正信号を９１０分周カウンタ２１］に供給する。つまり
、カウンタ位相補正回路２１５は、平均値が９１０分周
カウンタ２１１の所定の値からどれだけずれているかを
判断ずことにより、９１０分周カウンタ２１１のカウン
ト値の位相ずれを検出し、位相誤差か零となるよう９１
０分周カウンタ２１１の値（位相）を制御している。

これにより、９１０分周カウンタ２１１のカウント値に
基ついて動作するタイミング発生器］１５からの書込み
タイミング信号は、入力映像信号に高精度に同期してい
る。また、平均値回路２１３の出力に基づいて９１０分
周カウンタ２１１のカウント位相かフレーム毎に補正さ
れるので、水平基準信号の微少なジッタによっては９１
０分周カウンタ２１１が大きなジッタを生じることはな
い。従って、弱電界時のように水平同期信号か揺れるよ
うな場合でも安定して書込みタイミング信号が得られる
。

次に、平均値回路２１３の出力は、ラッチ回路２］４に
も供給されている。このラッチ回路２１４は、タイミン
グ信号Ｔ２に続いて出力されるタイミング信号Ｔ３によ
り平均値回路２１３の出力をラッチし、次のフレームま
で保持する。このラッチ回路２１４の出力は、タイミン
グ発生器１１５に入力される。

タイミング発生器１１５は、ラッチ回路２１４からの出
力を、読出しタイミングを設定するときのみ利用する。

これにより、読出しタイミング信号は、ラッチ回路２１
４からの位相補正情報により制御されている。

つまり、タイミング発生器１１５は、現在の９１０分周
カウンタ２コ１の出力により書込タイミンクとなる書込
みブランキング信号を出力しているが、メモリの読出し
データは、１フレーム前に位相補正された９　１．０分
周カウンタ２］］の出力により書込みタイミングが設定
されている。従って、１フレーム前の位相補正情報をう
・ソチ回路２１３から導入して、１フレーム前の水平書
込みタイミングと現在の読出し水平タイミングとが位相
的にずれないように（フレーム遅延が正確となるように
）、水平読出しタイミング信号の位相補正を行っている
。これによりフレーム遅延に関するジッタか生じること
はなく、正確にフレーム遅延か得られる。

上記したように、まずこのシステムでは、フレムメモリ
１０４の容量を節約するために、ブランキング期間の書
込みを停止するようにしている。

そのためのタイミング信号を作成する場合、フレム遅延
されたデータのジッタを無くすように、タイミング発生
器］］５から得られる書込みタイミング信号および読出
しタイミング信号の位相制御を行っている。

書込みタイミング鑞号は、４ｆｓｃのクロックを水平周
期でカウントする９　１．０分周カウンタ２１〕の出力
を用いて作成されるのであるか、９１０分周カウンタ２
１１は、位相補正手段により４ｆｓｃクロツクの精度で
補正される。

一方、読出しタイミング信号は、９１．０分周カウンタ
２１〕の出力を用いる際、う・ソチ回路２１４の出力を
用いてタイミングか補正される。

これにより、フレームメモリ１０４からは、正確に１．
フレーム遅延された出力を得ることができる。

さらに、ラッチ回路２１２てランチされた出力は、平均
値回路２１３に入力され、フレーム毎に１、６　Ｈ分の
平均値か取られる。この平均値は、カウンタ位相補正回
路２コ５に入力され、理想的な平均値と比較され位相誤
差を検出し、位相誤差を零とするのに利用される。これ
により、水平基準信号の微少なシックによっては９１０
分周カウンタ２１１が大きなジッタを生じることはない
。

第２図は、上記のシステムの動作を説明するためのタイ
ミングチャートである。

第２図は、４ｆｓｃのクロックと、分周カウンタ２］１
の出力値と、水平基準信号Ｈ′と、書込みタイミング信
号および読出しタイミング信号を、各ｎフレーム、（ｎ
＋コ）フレーム、（ｎ＋２）フレーム、（ｎ＋３）フレ
ームに渡って示している。

今、ｎフレーム目のタイミングチャートに示すように水
平基準信号Ｈｒｅｆ’は、９］０分周カウンタ２１１の
カウント値か５１２のときに入力し、同期化水平基準信
号Ｈ′はカウント値５］３で得られたとする。また、書
込みタイミング信号は、カウント値５０４８で無条件に
出力されように設定されているものとする。さらにこの
フレームでは、読出しタイミング信号は、カウント値５
０８のタイミングで得られたものとする。

ｎフレーム目では、同期化水平基準信号に１クロック分
のジッタが発生している。

そこで、位相補正がかかり、次のフレーム（ｎ＋１．）
では同期化水平基準信号Ｈ′が入力したときにカウント
値５１２が得られるように、９１０分周カウンタ２１１
が位相補正されるので、同期化水平基準信号Ｈ′と、カ
ラン）・値５１２か一致している。書込みタイミング信
号は、カウント値５０８のときに出力される。

ここで、読出しタイミング信号は、丁度１フレーム遅れ
て得られる信号に対しては、図に示すように、ラッチ回
路２１４の１クロック分のずれ検出値により、カウント
値５０７で出力されるように補正されて出力される。即
ぢ、先のｎフレームでは、カウント値５０８で書込みタ
イミング信号が出力されたのであるが、（ｎ＋１）フレ
ームでは、９１０分周カウンタ２１１自体か位相補正に
より］クロツタ分遅らされたので、読出しタイミング信
号は、すでに書込まれているデータを１フレーム遅れて
読め出すためには、現在の９１．０分周カウンタ２１］
の位相に対して１クロック分進めて読み出す必要かある
。よって、現在の９１０分周カウンタ２１１のカウント
値５０７で、読出しタイミング信号が出力されている。

次の（ｎ＋２）フレームでは、さらに水平基準信号が進
み、同期化水平基準信号がカラン）・値５１１て出力さ
れた状態を示している。

書込みタイミング信号は、カウント値５０８て出力され
ている。しかし読出しタイミング信号は、さきのフレー
ムの補正値、つまり（ｎ　＋１．　）フレムのときの位
相補正値により制御されるから、カウント値５０８で出
力されている。（ｎ　＋　１．　）フレームは、同期化
水平基準信号Ｈ′は、設定しｔ：　値５　’１．２で得
られているので、次のフレームでは読出しタイミング信
号は、設定値５０８て出力されている。

（ｎ＋３）フレームでは、（ｎ＋２）フレームにおける
同期化水平基準信号のタイミングと９１０分周カウンタ
２コ１のカラン）・値との関係か、読出しタイミング信
号に影響を与えている。

即ち、９１０分周カウンタ２１１は、その値５１２が同
期化水平基準信号に位相合わせされて位相か進められて
いるので、１フレーム前のブタを１フレーム遅延で読み
出すためには読出しタイミング信号を遅延させてカウン
ト値５０って出力するようにしている。

」１記したようにこの実施例によると、フレームメモリ
から出力されたデータは、正確に１フレム遅延か得られ
るように制御されている。

［発明の効果］ 以」二説明したようにこの発明は、水平同期信号のシッ
クかあっても、遅延用メモリに対する入力映像信号に同
期した書き込みタイミングはもちろんのこと、遅延用メ
モリの読みたしタイミングをも正確に遅延量を確保して
出力することができる。

【図面の簡単な説明】

第１図はこの発明の位置実施例を示す回路図、第２図は
この発明の装置の動作を説明するために示したタイミン
グチャート、第３図はこの発明の前提となるメモリ制御
装置を示す図、第４図は第３図の装置の動作を説明する
ために示したタイミングチャートである。 １０２・・・アナログデジタル変換器、１０３・デジタ
ル信号処理回路、１０４・・・フレームメモリ、１０５
・・デジタルアナログ変換器、１１１　同期分離回路、
１１２・垂直カウンタ、１１３・水平Ａ、　Ｆ　Ｃ回路
、１１４・・フレームタイミング発生器、１１５　タイ
ミング発生器、１１６・・・メモリ制御回路、２１０・
フリップフロップ回路、２１１９１０分周カウンタ、２
１２　ラッチ回路、２１３・・平均値回路、２１４・・
ラッチ回路、２］５・・カウンタ位相補正回路。

Claims (2)

【特許請求の範囲】
1. （１）デジタル映像信号を書込み読出し可能なメモリと
   、 入力映像信号から同期信号を分離して処理し、入力水平
   同期信号に同期した水平基準信号及びフレーム同期タイ
   ミング信号を出力する同期信号処理手段と、 色副搬送波の周波数の正数倍（ｍｆｓｃ）のクロックを
   計数することにより、水平周期の水平計数信号を出力す
   る分周カウンタと、 前記水平基準信号を前記クロックに同期化したラッチパ
   ルスを得る同期化手段と、 前記同期化手段から得られたラッチパルスにより前記分
   周カウンタの出力をラッチし、このラッチ出力の数水平
   期間分の平均値を用いて、前記カウンタの所定値との位
   相誤差を得るカウンタ位相誤差検出手段と、 前記カウンタ位相誤差検出手段の出力をラッチして１フ
   レーム分遅延させるラッチ手段と、前記分周カウンタか
   らの水平計数信号に基づいて前記メモリに対する書込み
   タイミング信号を出力し、読出しタイミング信号を出力
   する際には、前記ラッチ手段の出力を用いて現在の水平
   計数信号に基づいて得られる読出し信号が出力されるタ
   イミングを１フレーム前のカウンタ位相誤差により修正
   したタイミングで出力するタイミング発生手段とを具備
   したことを特徴とするメモリ制御装置。
2. （２）複合映像信号から複合同期信号および垂直同期信
   号を分離する同期分離回路と、 前記複合同期信号中の水平同期信号に位相同期した周波
   数ｆｈ（ｎは自然数、ｆｈは水平周波数）のクロック信
   号および周波数ｆｈの水平基準信号を出力する水平自動
   周波数制御回路と、 前記ｎｆｈのクロック信号を分周し前記垂直同期信号と
   同期した垂直カウンタ出力信号を発生する垂直カウンタ
   と、 前記垂直カウンタ出力よりフレーム周期の第１のフレー
   ムタイミング信号、第２のフレームタイミング信号及び
   第３のフレームタイミング信号を発生するフレームタイ
   ミング発生器と、 前記映像信号中の色副搬送波に位相同期した周波数ｍｆ
   ｓｃ（ｍは自然数、ｆｓｃは色副搬送波周波数）のクロ
   ック信号を発生する手段と、前記ｍｆｓｃのクロック信
   号を水平周波数に相当する周波数まで分周する分周カウ
   ンタと、前記水平基準信号を前記ｍｆｓｃのクロックに
   よりラッチして同期化し同期化水平基準信号を得るフリ
   ップフロップ回路と、前記分周カウンタの出力を前記フ
   リップフロップ回路からの同期化水平基準信号でラッチ
   する第１のラッチ回路と、 前記第２のフレームタイミング信号によりフレーム毎に
   前記第１のラッチ回路の出力を取り込み、前記分周カウ
   ンタと前記水平基準信号間の位相差分を検出する検出回
   路と、 前記検出回路の出力により前記分周カウンタの誤差を補
   正するように制御するカウンタ位相補正手段と、 前記検出回路の出力を前記第３のフレームタイミング信
   号により次のフレームまで保持する第２のラッチ回路と
   、 前記第１のフレームタイミング信号、前記分周カウンタ
   出力及び前記第２のラッチ回路の出力により水平及び垂
   直のブランキング情報を含むメモリ書込みタイミング信
   号によりフレームメモリの書込み制御信号および読出し
   タイミング信号を出力するメモリタイミング発生器と、 前記メモリ読出しタイミング信号及びメモリ書込みタイ
   ミング信号を用いてフレームメモリの書込み制御信号及
   び読出し制御信号を出力するメモリ制御回路と、 前記メモリ書込み制御信号及びメモリ読出し制御信号に
   より前記映像信号を１フレーム遅延させるフレームメモ
   リとを具備したことを特徴とするメモリ制御装置。