JPH04118924A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04118924A JPH04118924A JP41284390A JP41284390A JPH04118924A JP H04118924 A JPH04118924 A JP H04118924A JP 41284390 A JP41284390 A JP 41284390A JP 41284390 A JP41284390 A JP 41284390A JP H04118924 A JPH04118924 A JP H04118924A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- polysilicon layer
- plug
- insulating film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 abstract description 58
- 238000009792 diffusion process Methods 0.000 abstract description 33
- 239000011229 interlayer Substances 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 12
- 238000009826 distribution Methods 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１］
この発明は半導体装置の製造方法に係り、特に半導体装
置の配線層と半導体基板あるいは拡散層または他の配線
層とを接続するコンタクトの形成方法に関するものであ
る。 ［０００２］
置の配線層と半導体基板あるいは拡散層または他の配線
層とを接続するコンタクトの形成方法に関するものであ
る。 ［０００２］
上記コンタクトの１つとして埋込みポリシリコンコンタ
クトがある。これは、半導体基板上の層間絶縁膜に開け
たコンタクトホール内をポリシリコンで埋込むものであ
る。この埋込みポリシリコンコンタクトの従来の製造方
法を図４に示し、以下説明する。なお、この方法は、沖
電気研究開発１゛４２号Ｖｏ１． ５６ Ｎｏ、 ２Ｐ
８９〜９４に開示される。 ［０００３］ 半導体基板１上に素子分離領域２と素子領域３を形成し
た後、層間絶縁膜４を成長させた状態が図４（ａ）であ
る。 ［０００４］ 次に、図４（ｂ）に示すように層間絶縁膜４にコンタク
トホール５を開け、素子領域３のコンタクト面６を露出
させた後、コンタクトホール径Ｗの０．７〜１．５倍程
度の膜厚に全面にポリシリコン７を成長させて、該ポリ
シリコン７でコンタクトホール５を埋める。 ［０００５］ 次に、層間絶縁膜４表面のポリシリコン７をエッチバッ
クにより除去して、図４（ｃ）に示すようにコンタクト
ホール５内にのみ選択的にポリシリコン７を残す。この
残存ポリシリコン７をプラグという。 ［０００６］ 次にそのプラグ（符号７ａを付す）に対して、素子領域
３と同一導電性を与える不純物を図４（Ｃ）に矢印８で
示すようにイオン注入し、熱処理を加えることで上面の
イオン注入領域９から下部側の未注入領域１０へ不純物
を拡散させて、プラグ７ａ全体に導電性を持たせた状態
とする。 ［０００７］ その後、そのプラグ７ａに接続されるように図４（ｄ）
に示すごとく金属配線層１１を形成し、さらにその上に
図示しないが保護膜を形成して全工程を終了する［００
０８］
クトがある。これは、半導体基板上の層間絶縁膜に開け
たコンタクトホール内をポリシリコンで埋込むものであ
る。この埋込みポリシリコンコンタクトの従来の製造方
法を図４に示し、以下説明する。なお、この方法は、沖
電気研究開発１゛４２号Ｖｏ１． ５６ Ｎｏ、 ２Ｐ
８９〜９４に開示される。 ［０００３］ 半導体基板１上に素子分離領域２と素子領域３を形成し
た後、層間絶縁膜４を成長させた状態が図４（ａ）であ
る。 ［０００４］ 次に、図４（ｂ）に示すように層間絶縁膜４にコンタク
トホール５を開け、素子領域３のコンタクト面６を露出
させた後、コンタクトホール径Ｗの０．７〜１．５倍程
度の膜厚に全面にポリシリコン７を成長させて、該ポリ
シリコン７でコンタクトホール５を埋める。 ［０００５］ 次に、層間絶縁膜４表面のポリシリコン７をエッチバッ
クにより除去して、図４（ｃ）に示すようにコンタクト
ホール５内にのみ選択的にポリシリコン７を残す。この
残存ポリシリコン７をプラグという。 ［０００６］ 次にそのプラグ（符号７ａを付す）に対して、素子領域
３と同一導電性を与える不純物を図４（Ｃ）に矢印８で
示すようにイオン注入し、熱処理を加えることで上面の
イオン注入領域９から下部側の未注入領域１０へ不純物
を拡散させて、プラグ７ａ全体に導電性を持たせた状態
とする。 ［０００７］ その後、そのプラグ７ａに接続されるように図４（ｄ）
に示すごとく金属配線層１１を形成し、さらにその上に
図示しないが保護膜を形成して全工程を終了する［００
０８］
しかしながら、上記のような従来の製造方法では、プラ
グ７ａに導電性を持たせるための不純物をプラグ７ａの
上方から拡散させるため、ポリシリコン中で拡散が遅い
不純物（例えばボロン（Ｂ））を用いた場合、図４（ｂ
）で示すコンタクトホール深さＨが約１μｍ以上になる
と、コンタクト面６付近で図５に示すように不純物濃度
が低下し、プラグ７ａの導電性が低くなるので、コンタ
クト抵抗が高くなりやすいという問題点があった。 ［０００９］ この発明は上記の点に鑑みなされたもので、コンタクト
ホール深さが深くてもプラグ中の縦方向不純物濃度分布
を高濃度で均一にし、低いコンタクト抵抗が得られる半
導体装置の製造方法を提供することを目的とする。 ［００１０］
グ７ａに導電性を持たせるための不純物をプラグ７ａの
上方から拡散させるため、ポリシリコン中で拡散が遅い
不純物（例えばボロン（Ｂ））を用いた場合、図４（ｂ
）で示すコンタクトホール深さＨが約１μｍ以上になる
と、コンタクト面６付近で図５に示すように不純物濃度
が低下し、プラグ７ａの導電性が低くなるので、コンタ
クト抵抗が高くなりやすいという問題点があった。 ［０００９］ この発明は上記の点に鑑みなされたもので、コンタクト
ホール深さが深くてもプラグ中の縦方向不純物濃度分布
を高濃度で均一にし、低いコンタクト抵抗が得られる半
導体装置の製造方法を提供することを目的とする。 ［００１０］
この発明では、コンタクトホールの側壁に不純物の拡散
源を設け、この拡散源からの横方向の拡散で埋込みポリ
シリコン層（プラグ）全体に不純物を拡散させる。 ［００１１］ 前記コンタクトホール側壁の不純物拡散源は、下地上の
絶縁膜にコンタクトホールを開け、そのコンタクトホー
ルの側壁および底面ならびに絶縁膜表面にポリシリコン
層を形成した後、斜めイオン注入法でコンタクトホール
側壁のポリシリコン層に不純物をイオン注入することに
より形成される。 ［００１２］
源を設け、この拡散源からの横方向の拡散で埋込みポリ
シリコン層（プラグ）全体に不純物を拡散させる。 ［００１１］ 前記コンタクトホール側壁の不純物拡散源は、下地上の
絶縁膜にコンタクトホールを開け、そのコンタクトホー
ルの側壁および底面ならびに絶縁膜表面にポリシリコン
層を形成した後、斜めイオン注入法でコンタクトホール
側壁のポリシリコン層に不純物をイオン注入することに
より形成される。 ［００１２］
上記この発明においては、コンタクトホール側壁の不純
物拡散源からの横方向拡散でプラグ全体に不純物を拡散
させるようにしたので、コンタクトホールの深さが深く
ても、プラグの縦方向不純物濃度分布は高濃度で均一と
なり、低いコンタクト抵抗が得られる。 ［００１３］
物拡散源からの横方向拡散でプラグ全体に不純物を拡散
させるようにしたので、コンタクトホールの深さが深く
ても、プラグの縦方向不純物濃度分布は高濃度で均一と
なり、低いコンタクト抵抗が得られる。 ［００１３］
以下この発明の実施例を図面を参照して説明する。図１
はこの発明の第１の実施例であり、この第１の実施例を
最初に説明する。 ［００１４］ まず図１（ａ）に示すように、半導体基板２１上に素子
分離領域２２と素子領域２３を形成後、層間絶縁膜２４
を０．７μｍ以上の膜厚に成長させる。 ［００１５］ 次にその層間絶縁膜２４に図１（ｂ）に示すようにコン
タクトホール２５を開けて、素子領域２３のコンタクト
面？６を露出させる。その後、そのコンタクトホ−ル２
５の側壁と底面ならびに層間絶縁膜２４の表面の全面に
、コンタクトホール径Ｗの１／１０〜１／４程度の膜厚
にポリシリコン層２７を成長させる。その後、そのポリ
シリコン層２７に対して、図１（ｂ）に矢印２８で示す
ように斜めからのイオン注入を行って、素子領域２３と
同じ導電型の不純物を注入する。この時、斜めイオン注
入を用いることにより、不純物は、図１（ｂ）のポリシ
リコン層２７中にハツチングを付して示すように、層間
絶縁膜２４表面部分のポリシリコン層２７および、斜め
イオン注入方向と対向するコンタクトホール２５側壁部
分のポリシリコン層２７に注入される。なお、この斜め
イオン注入のより詳細な条件を具体的に示すと次の通り
である。注入角は、基板２１表面に対する垂線からの角
度をθとすると、数１ （ただし、Ｗはコンタクトホー
ル径、Ｈはコンタクトホール深さ）である。不純物注入
量は、コンタクトホール径Ｗと注入角θに対しＤＷ／ｓ
ｉｎθ（ただし、Ｄは５ Ｅ １９〜Ｉ Ｅ２１ （ｃ
ｍ’） ）である。注入エネルギーはポリシリコン層２
７の膜厚がＴ１の時、θ＝０°での導入する不純物イオ
ンの飛程ＲＰおよび分散ΔＲＰが、Ｔ１〉ＲＰ＋ΔＲＰ
／２を与えるエネルギーＡに対し、数２である。
はこの発明の第１の実施例であり、この第１の実施例を
最初に説明する。 ［００１４］ まず図１（ａ）に示すように、半導体基板２１上に素子
分離領域２２と素子領域２３を形成後、層間絶縁膜２４
を０．７μｍ以上の膜厚に成長させる。 ［００１５］ 次にその層間絶縁膜２４に図１（ｂ）に示すようにコン
タクトホール２５を開けて、素子領域２３のコンタクト
面？６を露出させる。その後、そのコンタクトホ−ル２
５の側壁と底面ならびに層間絶縁膜２４の表面の全面に
、コンタクトホール径Ｗの１／１０〜１／４程度の膜厚
にポリシリコン層２７を成長させる。その後、そのポリ
シリコン層２７に対して、図１（ｂ）に矢印２８で示す
ように斜めからのイオン注入を行って、素子領域２３と
同じ導電型の不純物を注入する。この時、斜めイオン注
入を用いることにより、不純物は、図１（ｂ）のポリシ
リコン層２７中にハツチングを付して示すように、層間
絶縁膜２４表面部分のポリシリコン層２７および、斜め
イオン注入方向と対向するコンタクトホール２５側壁部
分のポリシリコン層２７に注入される。なお、この斜め
イオン注入のより詳細な条件を具体的に示すと次の通り
である。注入角は、基板２１表面に対する垂線からの角
度をθとすると、数１ （ただし、Ｗはコンタクトホー
ル径、Ｈはコンタクトホール深さ）である。不純物注入
量は、コンタクトホール径Ｗと注入角θに対しＤＷ／ｓ
ｉｎθ（ただし、Ｄは５ Ｅ １９〜Ｉ Ｅ２１ （ｃ
ｍ’） ）である。注入エネルギーはポリシリコン層２
７の膜厚がＴ１の時、θ＝０°での導入する不純物イオ
ンの飛程ＲＰおよび分散ΔＲＰが、Ｔ１〉ＲＰ＋ΔＲＰ
／２を与えるエネルギーＡに対し、数２である。
【数１】
【数２】
Ａ′≦
Ａ／ｓｉｎθ
［００１６］
次に再び基板２１上の全面に図１（ｃ）に示すようにポ
リシリコン層２９を成長させ、前記ポリシリコン層２７
との合計膜厚（Ｔ１十Ｔ２、ただしＴ２はポリシリコン
層２９の膜厚）をコンタクトホール径Ｗの０．７〜１．
５倍とすることにより、コンタクトホール２５内をポリ
シリコン層２７．２９で完全に埋込む。 ［００１７］ 次に、ポリシリコン層２７．２９をエッチバックして図
１（ｄ）に示すように層間絶縁膜２４の表面からポリシ
リコン層２７．２９を除去することで、コンタクトホー
ル２５内にのみポリシリコン層２７．２９を選択的に残
し、プラグ３０を形成する。 ［００１８］ 次に、熱処理を加えて、図１（ｄ）中の矢印３１で示す
ように、コンタクトホール２５側壁のイオン注入された
ポリシリコン層２７からプラグ３０全体に横方向に不純
物を拡散させることにより、プラグ３０全体を導体化す
る。この際、従来法では、不純物の拡散が上方から行わ
れていたため、プラグ中の縦方向不純物濃度分布が図２
の曲線ａで示すように上方で高濃度、下方で低濃度とな
っていたのに対して、この発明の第４の実施例ではコン
タクトホール２５側壁からの横方向拡散であるため、図
２の直線すで示すようにプラグ内の縦方向不純物濃度分
布は高濃度で均一になり、プラグ３０下方での濃度低下
が抑制される。 ［００１９］ しかる後、プラグ３０に接続されるように図１（ｅ）に
示すごとく金属配線層３２を形成し、さらにその上に図
示しないが保護膜を形成して全工程を終了する。 ［００２０］ 図３はこの発明の第２の実施例を示す。従来で問題とし
たコンタクト抵抗の増大は、プラグ内にボロンがドープ
されるＰ 拡散層上の埋込みポリシリコンコンタクトに
おいて起る。すなわち、ボロンは拡散速度が遅く、従来
の上面からの拡散では、アスペクト比が高くなると、下
方に充分に拡散しないからである。さらに、コンタクト
ホールが開けられる層間絶縁膜としてＢＰＳＧ膜が使用
され、その膜からリンがプラグ内に拡散し、ボロンの不
足部分はＮ型半導体となってしまうからである。そこで
、図３の第２の実施例では、Ｐ 拡散層上の埋込みポリ
シリコンコンタクト形成に、上記第１の実施例と同様に
コンタクトホール側壁からの横方向不純物（ボロン）拡
散を利用し、Ｎ 拡散層上の埋込みポリシリコンコンタ
クト形成（拡散速度の速いリンがドープされる）には従
来と同様の上方からの不純物拡散を利用する。さらに第
２の実施例では、コンタクトホール側壁のポリシリコン
層にボロンの斜めイオン注入を行う際、複数の方向、例
えば１８０゜異なる２方向、あるいは９０’づつ異なる
４方向から行って、コンタクトホール側壁全体のポリシ
リコン層に余すところなく不純物が注入されるようにす
る。その結果、プラグ内全体により均一に高濃度にボロ
ンをドープできるようにする。 以下第２の実施例を詳述する。 ［００２１］ まず図３（ａ）に示すように、Ｐ型シリコン基板４１に
Ｎウェル層４２、素子分離領域４３、Ｎ 拡散層４４お
よびＰ 拡散層４５を形成する。 ［００２２］ 次に、図３（ｂ）に示すように、基板４１上の全面に層
間絶縁膜としてＢＰＳＧ膜４６全４６ＣＶＤ法により、
１．７μｍ厚に生成し、そ（７）ＢＰＳＧ膜４６全４６
拡散層４４およびＰ 拡散層４５上の各々において径０
．７μｍのコンタクトホール４７を形成する。 ［００２３］ その後、コンタクトホール４７の側壁と底面ならびにＢ
ＰＳＧ膜４６全４６の全面に図３（ｃ）に示すようにポ
リシリコン層４８を１１００ｎ厚に生成する。 ［００２４］ 次に、図３（ｄ）に示すように、Ｎ 拡散層４４側のポ
リシリコン層４８をレジストパターン４９で覆う。そし
て、そのレジストパターン４９をマスクとして、Ｐ 拡
散層４５側のポリシリコン層４８のみにボロン（１１Ｂ
または４９ＢＦ２）の斜めイオン注入（角度は７°）
を、１８０°異なる２方向あるいは９０°づつ方向を変
えた４方向から行う。これにより、Ｐ 拡散層４５側の
ポリシリコン層４８には、コンタクトホール４７の側壁
部分を含む全体にボロンが注入される。 なお、この時のイオン注入条件は、加速エネルギー５０
〜６ＫｅＶ、 ドーズ量５×１５〜１×１０１６ｃｍ
−２とする。 ［００２５］ 次にレジストパターン４９の除去後、今度は１μｍと厚
く基板４上の全面に図３（ｅ）に示すようにポリシリコ
ン層５０を成長させることにより、このポリシリコン層
５０と前記ポリシリコン層４８でコンタクトホール４７
内を完全に埋込む［００２６］ その後、ポリシリコン層５０．４８をエッチバックして
図３（ｆ）に示すようにＢＰＳＧ膜４６の表面からポリ
シリコン層５０．４８を除去することで、コンタクトホ
ール４７内にのみポリシリコン層５０．４８を選択的に
残し、プラグ５１を形成する。 ［００２７］ その後、Ｐ 拡散層４５側のプラグ５１を図３（ｇ）に
示すようにレジストパターン５２で覆い、それをマスク
として、Ｎ 拡散層４４側のプラグ５１のみに垂エネル
ギー６０ｋｅＶ 、 ドーズ量１．５ Ｘ １０１６
ｃｍ ”とする。 ［００２８］ その後、レジストパターン５２を除去した後、９００′
ｃＮ２中で１５分間のアニールを行う。このアニールに
より、Ｎ 拡散層４４上のプラグ５１においては上面の
リン注入部からリンが下方に拡散し、全体が均一高濃度
なリンドープ部となる。一方、Ｐ 拡散層４５上のプラ
グ５１中においては、コンタクトホール４７側壁のボロ
ン注入部からボロンが横方向に拡散しくこの例では、コ
ンタクトホール底部のボロン注入部からの拡散も加わる
）、全体が均一高濃度のボロンドープ部となる。 ［００２９］ 最後にＡｌ膜をスパッタ法により生成し、パターニング
することにより、図３ （ｈ）に示すようにプラグ５１
に接続されるＡｌ配線５３を形成する。 ［００３０］
リシリコン層２９を成長させ、前記ポリシリコン層２７
との合計膜厚（Ｔ１十Ｔ２、ただしＴ２はポリシリコン
層２９の膜厚）をコンタクトホール径Ｗの０．７〜１．
５倍とすることにより、コンタクトホール２５内をポリ
シリコン層２７．２９で完全に埋込む。 ［００１７］ 次に、ポリシリコン層２７．２９をエッチバックして図
１（ｄ）に示すように層間絶縁膜２４の表面からポリシ
リコン層２７．２９を除去することで、コンタクトホー
ル２５内にのみポリシリコン層２７．２９を選択的に残
し、プラグ３０を形成する。 ［００１８］ 次に、熱処理を加えて、図１（ｄ）中の矢印３１で示す
ように、コンタクトホール２５側壁のイオン注入された
ポリシリコン層２７からプラグ３０全体に横方向に不純
物を拡散させることにより、プラグ３０全体を導体化す
る。この際、従来法では、不純物の拡散が上方から行わ
れていたため、プラグ中の縦方向不純物濃度分布が図２
の曲線ａで示すように上方で高濃度、下方で低濃度とな
っていたのに対して、この発明の第４の実施例ではコン
タクトホール２５側壁からの横方向拡散であるため、図
２の直線すで示すようにプラグ内の縦方向不純物濃度分
布は高濃度で均一になり、プラグ３０下方での濃度低下
が抑制される。 ［００１９］ しかる後、プラグ３０に接続されるように図１（ｅ）に
示すごとく金属配線層３２を形成し、さらにその上に図
示しないが保護膜を形成して全工程を終了する。 ［００２０］ 図３はこの発明の第２の実施例を示す。従来で問題とし
たコンタクト抵抗の増大は、プラグ内にボロンがドープ
されるＰ 拡散層上の埋込みポリシリコンコンタクトに
おいて起る。すなわち、ボロンは拡散速度が遅く、従来
の上面からの拡散では、アスペクト比が高くなると、下
方に充分に拡散しないからである。さらに、コンタクト
ホールが開けられる層間絶縁膜としてＢＰＳＧ膜が使用
され、その膜からリンがプラグ内に拡散し、ボロンの不
足部分はＮ型半導体となってしまうからである。そこで
、図３の第２の実施例では、Ｐ 拡散層上の埋込みポリ
シリコンコンタクト形成に、上記第１の実施例と同様に
コンタクトホール側壁からの横方向不純物（ボロン）拡
散を利用し、Ｎ 拡散層上の埋込みポリシリコンコンタ
クト形成（拡散速度の速いリンがドープされる）には従
来と同様の上方からの不純物拡散を利用する。さらに第
２の実施例では、コンタクトホール側壁のポリシリコン
層にボロンの斜めイオン注入を行う際、複数の方向、例
えば１８０゜異なる２方向、あるいは９０’づつ異なる
４方向から行って、コンタクトホール側壁全体のポリシ
リコン層に余すところなく不純物が注入されるようにす
る。その結果、プラグ内全体により均一に高濃度にボロ
ンをドープできるようにする。 以下第２の実施例を詳述する。 ［００２１］ まず図３（ａ）に示すように、Ｐ型シリコン基板４１に
Ｎウェル層４２、素子分離領域４３、Ｎ 拡散層４４お
よびＰ 拡散層４５を形成する。 ［００２２］ 次に、図３（ｂ）に示すように、基板４１上の全面に層
間絶縁膜としてＢＰＳＧ膜４６全４６ＣＶＤ法により、
１．７μｍ厚に生成し、そ（７）ＢＰＳＧ膜４６全４６
拡散層４４およびＰ 拡散層４５上の各々において径０
．７μｍのコンタクトホール４７を形成する。 ［００２３］ その後、コンタクトホール４７の側壁と底面ならびにＢ
ＰＳＧ膜４６全４６の全面に図３（ｃ）に示すようにポ
リシリコン層４８を１１００ｎ厚に生成する。 ［００２４］ 次に、図３（ｄ）に示すように、Ｎ 拡散層４４側のポ
リシリコン層４８をレジストパターン４９で覆う。そし
て、そのレジストパターン４９をマスクとして、Ｐ 拡
散層４５側のポリシリコン層４８のみにボロン（１１Ｂ
または４９ＢＦ２）の斜めイオン注入（角度は７°）
を、１８０°異なる２方向あるいは９０°づつ方向を変
えた４方向から行う。これにより、Ｐ 拡散層４５側の
ポリシリコン層４８には、コンタクトホール４７の側壁
部分を含む全体にボロンが注入される。 なお、この時のイオン注入条件は、加速エネルギー５０
〜６ＫｅＶ、 ドーズ量５×１５〜１×１０１６ｃｍ
−２とする。 ［００２５］ 次にレジストパターン４９の除去後、今度は１μｍと厚
く基板４上の全面に図３（ｅ）に示すようにポリシリコ
ン層５０を成長させることにより、このポリシリコン層
５０と前記ポリシリコン層４８でコンタクトホール４７
内を完全に埋込む［００２６］ その後、ポリシリコン層５０．４８をエッチバックして
図３（ｆ）に示すようにＢＰＳＧ膜４６の表面からポリ
シリコン層５０．４８を除去することで、コンタクトホ
ール４７内にのみポリシリコン層５０．４８を選択的に
残し、プラグ５１を形成する。 ［００２７］ その後、Ｐ 拡散層４５側のプラグ５１を図３（ｇ）に
示すようにレジストパターン５２で覆い、それをマスク
として、Ｎ 拡散層４４側のプラグ５１のみに垂エネル
ギー６０ｋｅＶ 、 ドーズ量１．５ Ｘ １０１６
ｃｍ ”とする。 ［００２８］ その後、レジストパターン５２を除去した後、９００′
ｃＮ２中で１５分間のアニールを行う。このアニールに
より、Ｎ 拡散層４４上のプラグ５１においては上面の
リン注入部からリンが下方に拡散し、全体が均一高濃度
なリンドープ部となる。一方、Ｐ 拡散層４５上のプラ
グ５１中においては、コンタクトホール４７側壁のボロ
ン注入部からボロンが横方向に拡散しくこの例では、コ
ンタクトホール底部のボロン注入部からの拡散も加わる
）、全体が均一高濃度のボロンドープ部となる。 ［００２９］ 最後にＡｌ膜をスパッタ法により生成し、パターニング
することにより、図３ （ｈ）に示すようにプラグ５１
に接続されるＡｌ配線５３を形成する。 ［００３０］
以上詳細に説明したように、この発明の製造方法によれ
ば、コンタクトホール側壁からの横方向拡散で埋込みポ
リシリコン層（プラグ）全体に不純物を導入するように
したので、上方からの拡散の場合と違って、不純物の拡
散速度によってプラグ下方部での不純物濃度が低下する
という問題がなくなり、層間絶縁膜中の不純物の影響も
受けなくなり、コンタクトホール深さが非常に深い（数
３）場合でも、ポリシリコンプラグを用いたコンタクト
の抵抗値を低く抑えることが可能となる。
ば、コンタクトホール側壁からの横方向拡散で埋込みポ
リシリコン層（プラグ）全体に不純物を導入するように
したので、上方からの拡散の場合と違って、不純物の拡
散速度によってプラグ下方部での不純物濃度が低下する
という問題がなくなり、層間絶縁膜中の不純物の影響も
受けなくなり、コンタクトホール深さが非常に深い（数
３）場合でも、ポリシリコンプラグを用いたコンタクト
の抵抗値を低く抑えることが可能となる。
【図１】
この発明の半導体装置の製造方法の第１の実施例を示す
工程断面図。
工程断面図。
【図２】
この発明の第１の実施例における埋込みポリシリコン層
（プラグ）中の縦方向不純物濃度分布の改善を従来例と
比較して示す特性図。
（プラグ）中の縦方向不純物濃度分布の改善を従来例と
比較して示す特性図。
【図３】
この発明の半導体装置の製造方法の第２の実施例を示す
工程断面図。
工程断面図。
【図４】
従来の埋込みポリシリコンコンタクトの製造方法を示す
工程断面図。
工程断面図。
【図５】
従来例におけるプラグ中の縦方向不純物濃度分布を示す
特性図。
特性図。
２１ 半導体基板
２３ 素子領域
２４ 層間絶縁膜
２５ コンタクトホール
２７ ポリシリコン層
２９ ポリシリコン層
３０ プラグ
４１ Ｐ型シリコン基板
Ｐ 拡散層
ＢＰＳＧ膜
コンタクトホール
ポリシリコン層
ポリシリコン層
プラグ
【図１１
本発明の第１の実施例
【書類芯】
図面
Claims (1)
- 【請求項１】下地上に絶縁膜を形成し、この絶縁膜にコ
ンタクトホールを開孔後、そのコンタクトホールの側壁
および底面ならびに絶縁膜の表面にポリシリコン層を形
成する工程と、 その後、斜めからの不純物のイオン注入を行って、前記
コンタクトホール側壁のポリシリコン層に不純物を注入
する工程と、その後、再びポリシリコン層の成長を全面
に対して行い、コンタクトホール内をポリシリコン層で
埋込む工程と、 その後、ポリシリコン層を前記絶縁膜表面から除去し、
前記コンタクトホール内にのみ残す工程と、 その後、熱処理を行うことにより、前記コンタクトホー
ル側壁の不純物注入ポリシリコン層からコンタクトホー
ル内のポリシリコン層全体に不純物を拡散させる工程と
を具備してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41284390A JPH04118924A (ja) | 1990-02-20 | 1990-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-37326 | 1990-02-20 | ||
| JP3732690 | 1990-02-20 | ||
| JP41284390A JPH04118924A (ja) | 1990-02-20 | 1990-12-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04118924A true JPH04118924A (ja) | 1992-04-20 |
Family
ID=26376464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41284390A Pending JPH04118924A (ja) | 1990-02-20 | 1990-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04118924A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181178A (ja) * | 1995-12-19 | 1997-07-11 | Lg Semicon Co Ltd | 半導体装置の配線方法 |
| KR20020030480A (ko) * | 2000-10-18 | 2002-04-25 | 박종섭 | 반도체장치의 플러그 형성방법 |
| JP2013247332A (ja) * | 2012-05-29 | 2013-12-09 | Tokyo Electron Ltd | シリコン膜の形成方法およびその形成装置 |
| JP2013545306A (ja) * | 2010-10-28 | 2013-12-19 | 日本テキサス・インスツルメンツ株式会社 | 拡張されたドレインｍｏｓトランジスタ |
-
1990
- 1990-12-25 JP JP41284390A patent/JPH04118924A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181178A (ja) * | 1995-12-19 | 1997-07-11 | Lg Semicon Co Ltd | 半導体装置の配線方法 |
| KR20020030480A (ko) * | 2000-10-18 | 2002-04-25 | 박종섭 | 반도체장치의 플러그 형성방법 |
| JP2013545306A (ja) * | 2010-10-28 | 2013-12-19 | 日本テキサス・インスツルメンツ株式会社 | 拡張されたドレインｍｏｓトランジスタ |
| US9806190B2 (en) | 2010-10-28 | 2017-10-31 | Texas Instruments Incorporated | High voltage drain extension on thin buried oxide SOI |
| JP2013247332A (ja) * | 2012-05-29 | 2013-12-09 | Tokyo Electron Ltd | シリコン膜の形成方法およびその形成装置 |
| US9318328B2 (en) | 2012-05-29 | 2016-04-19 | Tokyo Electron Limited | Method and apparatus for forming silicon film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0146895B1 (en) | Method of manufacturing semiconductor device | |
| KR100400079B1 (ko) | 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법 | |
| KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
| JP3189872B2 (ja) | 半導体デバイスの三重ウェル形成方法 | |
| JPS62147778A (ja) | トランジスタ及びその製造方法 | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| EP0046857A2 (en) | Method of making a borderless diffusion contact structure | |
| JPH04118924A (ja) | 半導体装置の製造方法 | |
| KR100190367B1 (ko) | 소자분리막형성방법 | |
| US6051872A (en) | Semiconductor integration device and fabrication method of the same | |
| JPH0136256B2 (ja) | ||
| JPH0548110A (ja) | 半導体素子の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPS6150371A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0376126A (ja) | 半導体装置の製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JP2948892B2 (ja) | Ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| KR100271794B1 (ko) | 반도체장치의콘택형성방법 | |
| JPH01143358A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JP2621686B2 (ja) | 半導体装置の製造方法 | |
| JPS61240682A (ja) | 半導体装置の製造方法 | |
| JPH0719779B2 (ja) | 半導体装置の製造方法 |