JP2013247332A - シリコン膜の形成方法およびその形成装置 - Google Patents

シリコン膜の形成方法およびその形成装置 Download PDF

Info

Publication number
JP2013247332A
JP2013247332A JP2012121940A JP2012121940A JP2013247332A JP 2013247332 A JP2013247332 A JP 2013247332A JP 2012121940 A JP2012121940 A JP 2012121940A JP 2012121940 A JP2012121940 A JP 2012121940A JP 2013247332 A JP2013247332 A JP 2013247332A
Authority
JP
Japan
Prior art keywords
silicon film
film
forming
etching
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012121940A
Other languages
English (en)
Other versions
JP5794949B2 (ja
Inventor
Katsuhiko Komori
克彦 小森
Akinaga Kakimoto
明修 柿本
Mitsuhiro Okada
充弘 岡田
Nobuhiro Takahashi
信広 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012121940A priority Critical patent/JP5794949B2/ja
Priority to KR1020130058189A priority patent/KR101594933B1/ko
Priority to US13/901,712 priority patent/US9318328B2/en
Priority to TW102118448A priority patent/TWI529784B/zh
Publication of JP2013247332A publication Critical patent/JP2013247332A/ja
Application granted granted Critical
Publication of JP5794949B2 publication Critical patent/JP5794949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/20—Diffusion for doping of insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ボイドやシームの発生を抑制することができるシリコン膜の形成方法およびその形成装置を提供する。
【解決手段】シリコン膜の形成方法は、第１成膜工程と、エッチング工程と、ドープ工程と、第２成膜工程とを備えている。第１成膜工程では、被処理体の溝を埋め込むようにホウ素を含む不純物がドープされたシリコン膜を成膜する。エッチング工程では、第１成膜工程で成膜されたシリコン膜をエッチングする。ドープ工程では、エッチング工程でエッチングされたシリコン膜をホウ素を含む不純物でドープする。第２成膜工程では、ドープ工程でドープされたシリコン膜を埋め込むように、ホウ素を含む不純物がドープされたシリコン膜を成膜する。
【選択図】図３

Description

本発明は、シリコン膜の形成方法およびその形成装置に関する。
半導体装置、例えば、ＤＲＡＭ（Dynamic Random Access Memory）のストレージノードコンタクトやフラッシュメモリーのコントロールゲート等の製造プロセスでは、被処理体、例えば、半導体ウエハに形成されたトレンチ、ホール形状の溝内に、ホウ素（Ｂ）のような不純物でドープされたポリシリコン膜等のシリコン膜（Ｓｉ膜）を埋め込む工程がある。
このような工程として、例えば、特許文献１には、水素化合物系のドーピングガスを供給して被処理体の表面を還元する表面処理を行なった後に、ドーピングガスと成膜ガスを供給して成膜を行なう成膜方法が開示されている。
特開平１０−３２１６１２号公報
ところで、半導体装置の微細化に伴って、埋め込む溝の幅も狭くなる傾向にある。このため、埋め込み時に溝内にボイドやシームが発生しやすくなり、これらが抵抗成分となってしまうという問題がある。
本発明は、上記問題に鑑みてなされたものであり、ボイドやシームの発生を抑制することができるシリコン膜の形成方法およびその形成装置を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点にかかるシリコン膜の形成方法は、
表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成方法であって、
前記被処理体の溝を埋め込むようにホウ素を含む不純物がドープされたシリコン膜を成膜する第１成膜工程と、
前記第１成膜工程で成膜されたシリコン膜をエッチングするエッチング工程と、
前記エッチング工程でエッチングされたシリコン膜を埋め込むように、ホウ素を含む不純物がドープされたシリコン膜を成膜する第２成膜工程と、
を備える、ことを特徴とする。
前記第１成膜工程では、前記被処理体の溝に開口部を有するように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜し、
前記エッチング工程では、前記開口部を広げるように、前記成膜されたシリコン膜をエッチングし、
前記第２成膜工程では、前記開口部を埋め込むように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜する、ことが好ましい。
前記エッチング工程では、前記開口部がＶ字形状となるように、前記成膜されたシリコン膜をエッチングする、ことが好ましい。
前記エッチング工程でエッチングされたシリコン膜を前記ホウ素を含む不純物でドープするドープ工程を、さらに備えてもよい。この場合、前記第２成膜工程では、前記ドープ工程でドープされたシリコン膜を埋め込むように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜する。
前記不純物にホウ素と炭素とを含む不純物を用いてもよい。
前記第１成膜工程、及び、前記エッチング工程を複数回繰り返した後、前記第２成膜工程を実行してもよい。
反応室内に前記被処理体が収容された状態で、前記第１成膜工程、前記エッチング工程、及び、前記第２成膜工程を行ってもよい。
本発明の第２の観点にかかるシリコン膜の形成装置は、
表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成装置であって、
前記被処理体の溝を埋め込むようにホウ素を含む不純物がドープされたシリコン膜を成膜する第１成膜手段と、
前記第１成膜手段で成膜されたシリコン膜をエッチングするエッチング手段と、
前記エッチング手段でエッチングされたシリコン膜を埋め込むように、ホウ素を含む不純物がドープされたシリコン膜を成膜する第２成膜手段と、
を備える、ことを特徴とする。
前記第１成膜手段は、前記被処理体の溝に開口部を有するように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜し、
前記エッチング手段は、前記開口部を広げるように、前記成膜されたシリコン膜をエッチングし、
前記第２成膜手段は、前記開口部を埋め込むように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜する、
ことが好ましい。
前記不純物は、ホウ素と炭素とを含む不純物であってもよい。
本発明によれば、ボイドやシームの発生を抑制することができる。
本発明の実施の形態の熱処理装置を示す図である。 図１の制御部の構成を示す図である。 本実施の形態のシリコン膜の形成方法を説明するレシピを示した図である。 本実施の形態のシリコン膜の形成方法を説明するための図である。 本実施の形態のシリコン膜の形成方法を説明するための図である。
以下、本発明のシリコン膜の形成方法およびその形成装置について説明する。本実施の形態では、シリコン膜の形成装置として、図１に示すバッチ式の縦型の熱処理装置を用いた場合を例に説明する。
図１に示すように、熱処理装置１は、長手方向が垂直方向に向けられた略円筒状の反応管２を備えている。反応管２は、内管３と、内管３を覆うとともに内管３と一定の間隔を有するように形成された有天井の外管４とから構成された二重管構造を有する。内管３及び外管４は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
外管４の下方には、筒状に形成されたステンレス鋼（ＳＵＳ）からなるマニホールド５が配置されている。マニホールド５は、外管４の下端と気密に接続されている。また、内管３は、マニホールド５の内壁から突出するとともに、マニホールド５と一体に形成された支持リング６に支持されている。
マニホールド５の下方には蓋体７が配置され、ボートエレベータ８により蓋体７は上下動可能に構成されている。そして、ボートエレベータ８により蓋体７が上昇すると、マニホールド５の下方側（炉口部分）が閉鎖され、ボートエレベータ８により蓋体７が下降すると、マニホールド５の下方側（炉口部分）が開口される。
蓋体７には、例えば、石英からなるウエハボート９が載置されている。ウエハボート９は、被処理体、例えば、半導体ウエハ１０が垂直方向に所定の間隔をおいて複数枚収容可能に構成されている。
反応管２の周囲には、反応管２を取り囲むように断熱体１１が設けられている。断熱体１１の内壁面には、例えば、抵抗発熱体からなる昇温用ヒータ１２が設けられている。この昇温用ヒータ１２により反応管２の内部が所定の温度に加熱され、この結果、半導体ウエハ１０が所定の温度に加熱される。
マニホールド５の側面には、複数の処理ガス導入管１３が挿通（接続）されている。なお、図１では処理ガス導入管１３を１つだけ描いている。処理ガス導入管１３は、内管３内を臨むように配設されている。例えば、図１に示すように、処理ガス導入管１３は、支持リング６より下方（内管３の下方）のマニホールド５の側面に挿通されている。
処理ガス導入管１３は、図示しないマスフローコントローラ等を介して、図示しない処理ガス供給源が接続されている。このため、処理ガス供給源から処理ガス導入管１３を介して所望量の処理ガスが反応管２内に供給される。処理ガス導入管１３から供給される処理ガスとしては、例えば、不純物としてのホウ素（Ｂ）でドープされたポリシリコン膜（Ｓｉ膜）を成膜する成膜用ガスがある。成膜用ガスとして、例えば、ＳｉＨ４等とホウ素（Ｂ）が含まれたガス（ＢＣｌ３、Ｂ２Ｈ６）とが用いられる。また、不純物としてのホウ素（Ｂ）と炭素（Ｃ）とでドープされたポリシリコン膜（Ｓｉ膜）を成膜する場合には、例えば、ＳｉＨ４等と、ホウ素（Ｂ）が含まれたガス（ＢＣｌ３、Ｂ２Ｈ６）と、炭素（Ｃ）が含まれたガス（Ｃ２Ｈ４）とが用いられる。なお、不純物でドープされたポリシリコン膜をさらに不純物でドープする場合には、前述のＢＣｌ３等が用いられる。
また、本発明のシリコン膜の形成方法では、後述するように、半導体ウエハ１０の表面に形成された溝に第１成膜工程でＳｉ膜が埋め込まれた後、エッチング工程で埋め込まれた溝の開口部が広げられ、第２成膜工程で開口部が広げられた溝にＳｉ膜が埋め込まれる。このため、処理ガス導入管１３から供給される処理ガスとして、エッチングガスがある。エッチングガスとしては、例えば、Ｃｌ２、Ｆ２、ＣｌＦ３などのハロゲンガスが用いられる。
また、本発明のシリコン膜の形成方法において、後述するように、第１成膜工程前に溝にシード層を形成する場合には、処理ガス導入管１３からシード層形成用ガス、例えば、アミノ基を含むシラン、Ｓｉ２Ｈ６、Ｓｉ４Ｈ１０等の高次シランが反応管２内に供給される。アミノ基を含むシランとしては、例えば、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、トリ−ジメチルアミノシラン（３ＤＭＡＳ）、テトラ−ジメチルアミノシラン（４ＤＭＡＳ）、ジイソプロピルアミノシラン（ＤＩＰＡＳ）、ビスジエチルアミノシラン（ＢＤＥＡＳ）、ビスジメチルアミノシラン（ＢＤＭＡＳ）等がある。
マニホールド５の側面には反応管２内のガスを排気するための排気口１４が設けられている。排気口１４は支持リング６より上方に設けられており、反応管２内の内管３と外管４との間に形成された空間に連通する。そして、内管３で発生した排ガス等が内管３と外管４との間の空間を通って排気口１４に排気される。
マニホールド５の側面の排気口１４の下方には、パージガス供給管１５が挿通されている。パージガス供給管１５には、図示しないパージガス供給源が接続されており、パージガス供給源からパージガス供給管１５を介して所望量のパージガス、例えば、窒素ガスが反応管２内に供給される。
排気口１４には排気管１６が気密に接続されている。排気管１６には、その上流側から、バルブ１７と、真空ポンプ１８とが介設されている。バルブ１７は、排気管１６の開度を調整して、反応管２内の圧力を所定の圧力に制御する。真空ポンプ１８は、排気管１６を介して反応管２内のガスを排気するとともに、反応管２内の圧力を調整する。
なお、排気管１６には、図示しないトラップ、スクラバー等が介設されており、反応管２から排気された排ガスを、無害化した後、熱処理装置１外に排気するように構成されている。
また、熱処理装置１は、装置各部の制御を行う制御部１００を備えている。図２に制御部１００の構成を示す。図２に示すように、制御部１００には、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等が接続されている。
操作パネル１２１は、表示画面と操作ボタンとを備え、オペレータの操作指示を制御部１００に伝え、また、制御部１００からの様々な情報を表示画面に表示する。
温度センサ（群）１２２は、反応管２内、処理ガス導入管１３内、排気管１６内等の各部の温度を測定し、その測定値を制御部１００に通知する。
圧力計（群）１２３は、反応管２内、処理ガス導入管１３内、排気管１６内等の各部の圧力を測定し、その測定値を制御部１００に通知する。
ヒータコントローラ１２４は、昇温用ヒータ１２を個別に制御するためのものであり、制御部１００からの指示に応答して、これらに通電してこれらを加熱し、また、これらの消費電力を個別に測定して、制御部１００に通知する。
ＭＦＣ制御部１２５は、処理ガス導入管１３、及び、パージガス供給管１５に設けられた図示しないマスフローコントローラ（ＭＦＣ）を制御して、これらに流れるガスの流量を制御部１００から指示された量にするとともに、実際に流れたガスの流量を測定して、制御部１００に通知する。
バルブ制御部１２６は、各管に配置されたバルブの開度を制御部１００から指示された値に制御する。
制御部１００は、レシピ記憶部１１１と、ＲＯＭ１１２と、ＲＡＭ１１３と、Ｉ／Ｏポート１１４と、ＣＰＵ（Central Processing Unit)１１５と、これらを相互に接続するバス１１６とから構成されている。
レシピ記憶部１１１には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。熱処理装置１の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各熱処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行う熱処理（プロセス）毎に用意されるレシピであり、例えば、反応管２への半導体ウエハ１０のロードから、処理済みの半導体ウエハ１０をアンロードするまでの、各部の温度の変化、反応管２内の圧力変化、処理ガスの供給の開始及び停止のタイミングと供給量などを規定する。
ＲＯＭ１１２は、ＥＥＰＲＯＭ、フラッシュメモリ、ハードディスクなどから構成され、ＣＰＵ１１５の動作プログラム等を記憶する記録媒体である。
ＲＡＭ１１３は、ＣＰＵ１１５のワークエリアなどとして機能する。
Ｉ／Ｏポート１１４は、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等に接続され、データや信号の入出力を制御する。
ＣＰＵ１１５は、制御部１００の中枢を構成し、ＲＯＭ１１２に記憶された制御プログラムを実行し、操作パネル１２１からの指示に従って、レシピ記憶部１１１に記憶されているレシピ（プロセス用レシピ）に沿って、熱処理装置１の動作を制御する。すなわち、ＣＰＵ１１５は、温度センサ（群）１２２、圧力計（群）１２３、ＭＦＣ制御部１２５等に反応管２内、処理ガス導入管１３内、及び、排気管１６内の各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。
バス１１６は、各部の間で情報を伝達する。
次に、以上のように構成された熱処理装置１を用いたシリコン膜の形成方法について説明する。なお、以下の説明において、熱処理装置１を構成する各部の動作は、制御部１００（ＣＰＵ１１５）により制御されている。また、各処理における反応管２内の温度、圧力、ガスの流量等は、前述のように、制御部１００（ＣＰＵ１１５）がヒータコントローラ１２４（昇温用ヒータ１２）、ＭＦＣ制御部１２５、バルブ制御部１２６等を制御することにより、例えば、図３に示すようなレシピに従った条件に設定される。
また、本実施の形態では、被処理体としての半導体ウエハ１０には、図４（ａ）に示すように、基板５１上に絶縁膜５２が形成されており、半導体ウエハ１０の表面には溝５３が形成されている。
本実施の形態のシリコン膜の形成方法では、溝５３を埋め込むように、開口部５４を有し、ホウ素（Ｂ）を含む不純物がドープされたシリコン膜（Ｓｉ膜）５５を成膜する第１成膜工程と、成膜されたＳｉ膜５５をエッチングして開口部５４をＶ字形状に広げるエッチング工程と、開口部５４が広げられたＳｉ膜５５をホウ素（Ｂ）を含む不純物でドープするドープ工程と、不純物がドープされたＳｉ膜５５（開口部５４）を埋め込むように、ホウ素（Ｂ）を含む不純物がドープされたＳｉ膜５６を成膜する第２成膜工程と、を備えている。以下、これらの工程を含むシリコン膜の形成方法について説明する。
まず、反応管２（内管３）内を所定の温度、例えば、図３（ａ）に示すように、４００℃に設定する。また、図３（ｃ）に示すように、パージガス供給管１５から内管３（反応管２）内に所定量の窒素を供給する。次に、図４（ａ）に示す半導体ウエハ１０が収容されているウエハボート９を蓋体７上に載置する。そして、ボートエレベータ８により蓋体７を上昇させ、半導体ウエハ１０（ウエハボート９）を反応管２内にロードする（ロード工程）。
続いて、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、５２５℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、７４．５Ｐａ（０．５６Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（安定化工程）。
ここで、反応管２内の温度は、４５０℃〜７００℃であることが好ましく、４９０℃〜６５０℃であることがさらに好ましい。また、反応管２内の圧力は、１．３３Ｐａ〜１３３Ｐａ（０．０１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、Ｓｉ膜をより均一に成膜することができるためである。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図３（ｄ）に示すように、処理ガス導入管１３から反応管２内に所定量の成膜用ガス、例えば、ＳｉＨ４と、図３（ｆ）に示すように、ホウ素（Ｂ）を含むガス、例えば、ＢＣｌ３と、を供給する（第１成膜工程）。この第１成膜工程により、図４（ｂ）に示すように、半導体ウエハ１０の絶縁膜５２上、及び、溝５３内に、開口部５４を有し、ホウ素（不純物）がドープされたＳｉ膜５５が形成される。
ここで、第１成膜工程では、開口部５４を有するように、半導体ウエハ１０の絶縁膜５２上、及び、溝５３内にホウ素がドープされたＳｉ膜５５を形成することが好ましい。すなわち、第１成膜工程では、溝５３を完全に埋めるようにホウ素がドープされたＳｉ膜５５を形成するのではなく、溝５３内に開口部５４を有するようにホウ素がドープされたＳｉ膜５５を形成することが好ましい。これにより、第１成膜工程で溝５３内のボイドが発生することを確実に防止することができる。
半導体ウエハ１０に所定量のホウ素がドープされたＳｉ膜５５が形成されると、処理ガス導入管１３からの成膜用ガスの供給を停止する。次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、３００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、４０Ｐａ（０．３Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（パージ・安定化工程）。なお、反応管２内のガスを確実に排出するために、反応管２内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
ここで、反応管２内の温度は、１００℃〜５５０℃であることが好ましい。１００℃より低いと後述するエッチング工程においてホウ素がドープされたＳｉ膜５５をエッチングできないおそれがあり、５５０℃より高いとホウ素がドープされたＳｉ膜５５のエッチング制御が困難となるおそれがあるためである。反応管２内の圧力は、１．３３Ｐａ〜６６６．７Ｐａ（０．０１Ｔｏｒｒ〜５Ｔｏｒｒ）であることが好ましい。
反応管２内が所定の圧力および温度で安定すると、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、図３（ｅ）に示すように、処理ガス導入管１３から反応管２内に所定量のエッチング用ガス、例えば、Ｃｌ２を供給する（エッチング工程）。このエッチング工程により、図４（ｃ）に示すように、半導体ウエハ１０の溝５３に形成された開口部５４を有するＳｉ膜５５がエッチングされる。
ここで、エッチング工程では、第１成膜工程で形成されたＳｉ膜５５の開口部５４が広がるようにエッチングする。すなわち、図４（ｃ）に示すように、開口部５４に形成されたＳｉ膜５５のエッチング量を多くするとともに、溝５３の底部付近に形成されたＳｉ膜５５のエッチング量を少なくし、開口部５４がＶ字形状となるようにエッチングすることが好ましい。これにより、後述する第２成膜工程で溝５３の底部付近にＳｉ膜を形成しやすくなる。また、後述するドープ工程で溝５３の底部付近のＳｉ膜５５に不純物をドープしやすくなる。
また、エッチング用ガスは、Ｓｉ膜５５のエッチング制御が容易なＣｌ２を用いることが好ましい。エッチング用ガスにＣｌ２を用いた場合には、反応管２内の温度を２５０℃〜３００℃にすることが好ましい。また、反応管２内の圧力を１．３３Ｐａ〜６６６．７Ｐａ（０．０１Ｔｏｒｒ〜５Ｔｏｒｒ）にすることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、エッチング均一性を良好にすることができる。
ホウ素がドープされたＳｉ膜５５の所望のエッチングが完了すると、処理ガス導入管１３からのエッチング用ガスの供給を停止する。次に、反応管２内を所定の温度、例えば、図３（ａ）に示すように、５２５℃に加熱するとともに、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、７４．５Ｐａ（０．５６Ｔｏｒｒ）に減圧する。そして、図３（ｆ）に示すように、処理ガス導入管１３から反応管２内に所定量の不純物、例えば、ホウ素Ｂ（ＢＣｌ３）を供給する（ドープ工程）。このドープ工程により、Ｓｉ膜５５に含まれる不純物（Ｂ）の量を所望の量に調整することができる。
ここで、エッチング工程により第１成膜工程で形成されたＳｉ膜５５の開口部５４が広がるようにエッチングされているので、溝５３の底部付近のＳｉ膜５５に不純物をドープしやすくなる。
次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を５２５℃、７４．５Ｐａ（０．５６Ｔｏｒｒ）で安定させる（パージ・安定化工程）。なお、反応管２内のガスを確実に排出するために、反応管２内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図３（ｄ）及び図３（ｆ）に示すように、処理ガス導入管１３から反応管２内に所定量の成膜用ガス、例えば、ＳｉＨ４及びＢＣｌ３を供給する（第２成膜工程）。この第２成膜工程により、図５（ｅ）に示すように、ホウ素（Ｂ）がドープされたＳｉ膜５５上に、ホウ素（Ｂ）がドープされたＳｉ膜５６が形成される。
ここで、エッチング工程により第１成膜工程で形成されたＳｉ膜５５の開口部５４が広がるようにエッチングされているので、溝５３の底部付近にＳｉ膜５６を形成しやすくなる。このため、溝５３へのＳｉ膜５６埋め込み時に、溝５３内にボイドやシームが発生することを抑制することができる。
所望のＳｉ膜５６が形成されると、処理ガス導入管１３からの成膜用ガスの供給を停止する。次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、４００℃に設定する。また、反応管２内のガスを排出し、反応管２を常圧に戻す（パージ工程）。なお、反応管２内のガスを確実に排出するために、反応管２内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。そして、ボートエレベータ８により蓋体７を下降させることにより、半導体ウエハ１０（ウエハボート９）を反応管２内からアンロードする（アンロード工程）。これにより、Ｓｉ膜の形成が終了する。
次に、本発明のシリコン形成方法の効果を確認するため、図３に示すレシピに沿って、図４（ａ）に示す半導体ウエハ１０に、図５（ｅ）のようにＳｉ膜を形成した。形成したＳｉ膜をＳＥＭ観察したところ、ボイドやシームが発生していないことが確認できた。
以上説明したように、本実施の形態によれば、開口部５４を有するＳｉ膜５５を成膜する第１成膜工程後に、Ｓｉ膜５５をエッチングして開口部５４を広げるエッチング工程、開口部５４が広げられたＳｉ膜５５を不純物でドープするドープ工程、及び、不純物がドープされたＳｉ膜５６を成膜する第２成膜工程を実施しているので、形成するＳｉ膜のボイドやシームの発生を抑制することができる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、開口部５４を有するように、ホウ素がドープされたＳｉ膜５５を成膜した場合を例に本発明を説明したが、例えば、溝５３を埋めるようにホウ素がドープされたＳｉ膜５５を形成してもよい。この場合にも、エッチング工程によるＳｉ膜５５のエッチング、及び、第２成膜工程によるドープされたＳｉ膜５６の成膜により、形成するＳｉ膜のボイドやシームの発生を抑制することができる。
上記実施の形態では、エッチング工程で開口部５４がＶ字形状となるようにエッチングした場合を例に本発明を説明したが、例えば、開口部５４がＵ字形状となるようにエッチングしてもよい。この場合にも形成するＳｉ膜のボイドやシームの発生を抑制することができる。
上記実施の形態では、第１成膜工程、エッチング工程、ドープ工程、及び、第２成膜工程を実施した場合を例に本発明を説明したが、例えば、エッチング工程後にドープ工程を実施せずに第２成膜工程を実施してもよい。この場合にも形成するＳｉ膜のボイドやシームの発生を抑制することができる。
また、第１成膜工程、エッチング工程、及び、ドープ工程を複数回繰り返した後、第２成膜工程を実施してもよい。さらに、第１成膜工程前に、絶縁膜５２及び溝５３上にシード（seed）層を形成するシード層形成工程を実施してもよい。また、第１成膜工程前に、溝５３の底部に形成された自然酸化膜を除去する自然酸化膜除去工程を実施してもよい。
上記実施の形態では、不純物がホウ素（Ｂ）の場合を例に本発明を説明したが、不純物はホウ素を含む不純物であればよく、例えば、ホウ素と炭素とを含む不純物であってもよい。
上記実施の形態では、成膜用ガスとしてＳｉＨ４を用いた場合を例に本発明を説明したが、Ｓｉ膜を成膜可能なガスであれば、他のガスを用いてもよい。
上記実施の形態では、エッチングガスとして、Ｃｌ２を用いた場合を例に本発明を説明したが、第１成膜工程で形成されたホウ素を含む不純物がドープされたＳｉ膜をエッチング可能なガスであればよく、Ｆ２、ＣｌＦ３などの他のハロゲンガスを用いてもよい。
上記実施の形態では、熱処理装置として、二重管構造のバッチ式縦型熱処理装置を用いた場合を例に本発明を説明したが、例えば、本発明を単管構造のバッチ式熱処理装置に適用することも可能である。
本発明の実施の形態にかかる制御部１００は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体（フレキシブルディスク、ＣＤ−ＲＯＭなど）から当該プログラムをインストールすることにより、上述の処理を実行する制御部１００を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板（ＢＢＳ）に当該プログラムを掲示し、これをネットワークを介して搬送波に重畳して提供してもよい。そして、このように提供されたプログラムを起動し、ＯＳの制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明は、シリコン膜の形成方法およびその形成装置に有用である。
１ 熱処理装置
２ 反応管
３ 内管
４ 外管
５ マニホールド
６ 支持リング
７ 蓋体
８ ボートエレベータ
９ ウエハボート
１０ 半導体ウエハ
１１ 断熱体
１２ 昇温用ヒータ
１３ 処理ガス導入管
１４ 排気口
１５ パージガス供給管
１６ 排気管
１７ バルブ
１８ 真空ポンプ
１００ 制御部
１１１ レシピ記憶部
１１２ ＲＯＭ
１１３ ＲＡＭ
１１４ Ｉ／Ｏポート
１１５ ＣＰＵ
１１６ バス
１２１ 操作パネル
１２２ 温度センサ
１２３ 圧力計
１２４ ヒータコントローラ
１２５ ＭＦＣ制御部
１２６ バルブ制御部

Claims (10)

  1. 表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成方法であって、
    前記被処理体の溝を埋め込むようにホウ素を含む不純物がドープされたシリコン膜を成膜する第１成膜工程と、
    前記第１成膜工程で成膜されたシリコン膜をエッチングするエッチング工程と、
    前記エッチング工程でエッチングされたシリコン膜を埋め込むように、ホウ素を含む不純物がドープされたシリコン膜を成膜する第２成膜工程と、
    を備える、ことを特徴とするシリコン膜の形成方法。
  2. 前記第１成膜工程では、前記被処理体の溝に開口部を有するように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜し、
    前記エッチング工程では、前記開口部を広げるように、前記成膜されたシリコン膜をエッチングし、
    前記第２成膜工程では、前記開口部を埋め込むように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜する、
    ことを特徴とする請求項１に記載のシリコン膜の形成方法。
  3. 前記エッチング工程では、前記開口部がＶ字形状となるように、前記成膜されたシリコン膜をエッチングする、ことを特徴とする請求項１または２に記載のシリコン膜の形成方法。
  4. 前記エッチング工程でエッチングされたシリコン膜を前記ホウ素を含む不純物でドープするドープ工程を、さらに備え、
    前記第２成膜工程では、前記ドープ工程でドープされたシリコン膜を埋め込むように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜する、ことを特徴とする請求項１乃至３のいずれか１項に記載のシリコン膜の形成方法。
  5. 前記不純物にホウ素と炭素とを含む不純物を用いる、ことを特徴とする請求項１乃至４のいずれか１項に記載のシリコン膜の形成方法。
  6. 前記第１成膜工程、及び、前記エッチング工程を複数回繰り返した後、前記第２成膜工程を実行する、ことを特徴とする請求項１乃至５のいずれか１項に記載のシリコン膜の形成方法。
  7. 反応室内に前記被処理体が収容された状態で、前記第１成膜工程、前記エッチング工程、及び、前記第２成膜工程を行う、ことを特徴とする請求項１乃至６のいずれか１項に記載のシリコン膜の形成方法。
  8. 表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成装置であって、
    前記被処理体の溝を埋め込むようにホウ素を含む不純物がドープされたシリコン膜を成膜する第１成膜手段と、
    前記第１成膜手段で成膜されたシリコン膜をエッチングするエッチング手段と、
    前記エッチング手段でエッチングされたシリコン膜を埋め込むように、ホウ素を含む不純物がドープされたシリコン膜を成膜する第２成膜手段と、
    を備える、ことを特徴とするシリコン膜の形成装置。
  9. 前記第１成膜手段は、前記被処理体の溝に開口部を有するように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜し、
    前記エッチング手段は、前記開口部を広げるように、前記成膜されたシリコン膜をエッチングし、
    前記第２成膜手段は、前記開口部を埋め込むように、前記ホウ素を含む不純物がドープされたシリコン膜を成膜する、
    ことを特徴とする請求項８に記載のシリコン膜の形成装置。
  10. 前記不純物は、ホウ素と炭素とを含む不純物である、ことを特徴とする請求項８または９に記載のシリコン膜の形成装置。
JP2012121940A 2012-05-29 2012-05-29 シリコン膜の形成方法およびその形成装置 Active JP5794949B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012121940A JP5794949B2 (ja) 2012-05-29 2012-05-29 シリコン膜の形成方法およびその形成装置
KR1020130058189A KR101594933B1 (ko) 2012-05-29 2013-05-23 실리콘막의 형성 방법 및 그의 형성 장치
US13/901,712 US9318328B2 (en) 2012-05-29 2013-05-24 Method and apparatus for forming silicon film
TW102118448A TWI529784B (zh) 2012-05-29 2013-05-24 矽薄膜之形成方法與設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012121940A JP5794949B2 (ja) 2012-05-29 2012-05-29 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
JP2013247332A true JP2013247332A (ja) 2013-12-09
JP5794949B2 JP5794949B2 (ja) 2015-10-14

Family

ID=49670734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012121940A Active JP5794949B2 (ja) 2012-05-29 2012-05-29 シリコン膜の形成方法およびその形成装置

Country Status (4)

Country Link
US (1) US9318328B2 (ja)
JP (1) JP5794949B2 (ja)
KR (1) KR101594933B1 (ja)
TW (1) TWI529784B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490139B2 (en) 2013-08-02 2016-11-08 Tokyo Electron Limited Method and apparatus for forming silicon film

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
KR102437779B1 (ko) 2015-08-11 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
CN110306171B (zh) * 2019-06-28 2023-09-08 郑州磨料磨具磨削研究所有限公司 一种改善气体分布的沉积室及mpcvd装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298747A (ja) * 1985-10-25 1987-05-08 Fujitsu Ltd 半導体装置の製造方法
JPH01111877A (ja) * 1987-10-26 1989-04-28 Hitachi Ltd 成膜方法および装置
JPH04118924A (ja) * 1990-02-20 1992-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH08203847A (ja) * 1995-01-25 1996-08-09 Nec Corp 半導体装置の製造方法
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JPH11340217A (ja) * 1998-05-22 1999-12-10 Tokyo Electron Ltd プラズマ成膜方法
JP2001196573A (ja) * 1999-10-28 2001-07-19 Denso Corp 半導体基板とその製造方法
JP2002141304A (ja) * 2000-11-06 2002-05-17 Denso Corp 半導体装置の製造方法
JP2003142484A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003218037A (ja) * 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP2004336048A (ja) * 2003-05-01 2004-11-25 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔデバイス及び該デバイスを備える電子システム
JP2011254063A (ja) * 2010-05-01 2011-12-15 Tokyo Electron Ltd 薄膜の形成方法及び成膜装置
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2012079745A (ja) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410412A (ja) * 1990-04-26 1992-01-14 Nec Corp 半導体装置およびその製造方法
JP3018408B2 (ja) 1990-06-28 2000-03-13 日本電気株式会社 半導体装置の製造方法
JP3393213B2 (ja) 1997-05-17 2003-04-07 東京エレクトロン株式会社 成膜方法
JP2000232093A (ja) 1999-02-09 2000-08-22 Sony Corp ポリシリコン・プラグの形成方法
KR100455725B1 (ko) 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
KR100809606B1 (ko) * 2006-10-16 2008-03-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
JP5311791B2 (ja) * 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298747A (ja) * 1985-10-25 1987-05-08 Fujitsu Ltd 半導体装置の製造方法
JPH01111877A (ja) * 1987-10-26 1989-04-28 Hitachi Ltd 成膜方法および装置
JPH04118924A (ja) * 1990-02-20 1992-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH08203847A (ja) * 1995-01-25 1996-08-09 Nec Corp 半導体装置の製造方法
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JPH11340217A (ja) * 1998-05-22 1999-12-10 Tokyo Electron Ltd プラズマ成膜方法
JP2001196573A (ja) * 1999-10-28 2001-07-19 Denso Corp 半導体基板とその製造方法
JP2002141304A (ja) * 2000-11-06 2002-05-17 Denso Corp 半導体装置の製造方法
JP2003142484A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003218037A (ja) * 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP2004336048A (ja) * 2003-05-01 2004-11-25 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔデバイス及び該デバイスを備える電子システム
JP2011254063A (ja) * 2010-05-01 2011-12-15 Tokyo Electron Ltd 薄膜の形成方法及び成膜装置
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2012079745A (ja) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490139B2 (en) 2013-08-02 2016-11-08 Tokyo Electron Limited Method and apparatus for forming silicon film

Also Published As

Publication number Publication date
KR20130133672A (ko) 2013-12-09
JP5794949B2 (ja) 2015-10-14
US9318328B2 (en) 2016-04-19
TW201413798A (zh) 2014-04-01
TWI529784B (zh) 2016-04-11
KR101594933B1 (ko) 2016-02-17
US20130323915A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
JP2012004542A (ja) シリコン膜の形成方法およびその形成装置
JP6092040B2 (ja) シリコン膜の形成方法およびその形成装置
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
JP2014207426A (ja) 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
JP5925704B2 (ja) シリコン膜の形成方法およびその形成装置
JP5794949B2 (ja) シリコン膜の形成方法およびその形成装置
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014013837A (ja) シリコン酸化膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150811

R150 Certificate of patent or registration of utility model

Ref document number: 5794949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250