JPH04120733A - シリコン窒化膜の成膜方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン窒化膜の成膜方法に関するものである
。

〔従来の技術〕

シリコン窒化膜は、薄膜トランジスタやＭＯＳ型集積回
路素子のゲート絶縁膜等として用いられている。

このシリコン窒化膜は、一般にプラズマＣＶＤ装置によ
って成膜されており、従来は、絶縁破壊耐圧特性に優れ
たシリコン窒化膜を得るため、約３５０℃の成膜温度で
、ＲＦ放電のパワー密度を１２０〜１３０ｍＷ／ｃｍ２
に制御してシリコン窒化膜を成膜している。

〔発明が解決しようとする課題〕

しかしながら、上記従来のシリコン窒化膜の成膜方法で
は、膜質が緻密でかつ絶縁破壊耐圧の高いシリコン窒化
膜が得られるが、その半面、成膜温度を約３５０℃の高
温にする必要があるため、シリコン窒化膜の成膜を能率
よく行なうことができないという問題をもっていた。

すなわち、プラズマＣＶＤ装置による成膜は、真空チャ
ンバ内にシリコン窒化膜を形成する基板（通常はガラス
基板）を搬入した後、この基板を所定の成膜温度に加熱
するとともに、チャンバ内の温度も基板温度に影響を与
えない程度に加熱してから開始されるが、この場合、基
板を急速に加熱すると基板に割れを発生させるおそれが
あるため、基板の加熱はある程度時間をかけて行なう必
要がある。また、シリコン窒化膜を成膜した基板は、そ
の温度を次に基板がさらされる雰囲気の温度（基板を大
気中に取出す場合は大気温度）に近くなるまで下げてか
らチャンバ外に出されるか、この場合、基板を急速に冷
却すると、基板とシリコン窒化膜とにその熱膨張係数に
違いによる熱歪みが生じて、基板およびシリコン窒化膜
に割れが発生するため、シリコン窒化膜を成膜した後の
基板の冷却は、基板の加熱時よりもさらにゆっくりと行
なう必要がある。

このため、約３５０℃の高い成膜温度でシリコン窒化膜
を成膜する上記従来の成膜方法では、基板の加熱に時間
を要するだけでなく、シリコン窒化膜を成膜した後の基
板の冷却にもさらに長い時間を要し、したがって、シリ
コン窒化膜の成膜を能率よく行なうことができなかった
。

本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、従来の成膜方法に比
べてはるかに低い成膜温度で、絶縁破壊耐圧の十分高い
シリコン窒化膜を能率よく成膜することができる、シリ
コン窒化膜の成膜方法を提供することにある。

〔課題を解決するための手段〕

本発明は、プラズマＣＶＤ装置によるシリコン窒化膜の
成膜において、成膜温度を約２５０℃、Ｒ，Ｆ放電のパ
ワー密度を６０〜１００ｍＷ／ｃｍ２　プロセスガスの
流量比を５ｊＨ４：ＮＨ４：Ｎ２−１＋１：１４〜１：
２．７：１２．３に制御することを特徴とするものであ
る。

〔作用〕

このように、ＲＦ放電のパワー密度を６０〜１００　ｍ
　Ｗ　／　ｃ　ｍ　２に制御して成膜したシリコン窒化
膜は、その成膜温度が約２５０℃と低くても十分な絶縁
破壊耐圧をもち、特に、プロセスガスの流量比をＳｔ　
Ｈ４：　ＮＨ４：　Ｎ２−１　：　１　：１４〜１：２
．７：１２．３に制御して成膜したシリコン窒化膜は、
高い絶縁破壊耐圧。をもつ。そして、本発明では、約２
５０℃の低い成膜温度で十分な絶縁破壊耐圧をもつシリ
コン窒化膜を成膜できるため、シリコン窒化膜の成膜に
際しての基板の加熱時間が短くてすむし、またシリコン
窒化膜を成膜した後の基板の冷却も短縮することができ
るから、シリコン窒化膜の成膜を能率よく行なうことが
できる。

〔実施例〕

以下、本発明の一実施例を説明する。

このシリコン窒化膜の成膜方法は、プラズマＣＶＤ装置
によるガラス基板面へのシリコン窒化膜の成膜に際して
、成膜温度（基板温度）を約２５０℃、ＲＦ放電のパワ
ー密度を６０〜１００ｍ　Ｗ　／　ｃ　ｍ　２に制御し
、かつプロセスガス（ＳＩ　Ｈ４、ＮＨ４、Ｎ２　）の
流量比を、ＳＩ　Ｈ４：　ＮＨ４：　Ｎ２−１　：　１
　：１４〜１：２．７：１２．３に制御してシリコン窒
化膜を成膜するもので、このような成膜条件で成膜した
シリコン窒化膜のシリコン原子Ｓ１と窒素原子Ｎとの組
成比（Ｓｔ　／Ｎ）は、Ｓｉ／Ｎ−０，７５〜０．８５
である。

そして、このような成膜条件で成膜したシリコン窒化膜
は、その成膜温度が約２５０℃と低くいために、膜質の
緻密度はある程度低下するが、従来の成膜方法で成膜し
たシリコン窒化膜とほとんど変わらない十分な絶縁破壊
耐圧をもっている。

これは、ＲＦ放電のパワー密度を６０〜１００ｍ　Ｗ　
／　ｃ　ｍ　２にしているためであり、成膜温度を２５
０℃と低くした場合、放電パワー密度を従来の成膜方法
のように１２０〜１３０ｍＷ／ｃｍ２にすると、成膜さ
れたシリコン窒化膜の絶縁破壊耐圧か悪くなるか、放電
パワー密度を６０〜１００　ｍ　Ｗ　／　ｃ　ｍ　２と
低くすれば、成膜温度が２５０℃と低くても、十分な絶
縁破壊耐圧をもつシリコン窒化膜を得ることができる。

ここで、成膜温度を約２５０℃とし、ＲＦ放電のパワー
密度を６０〜１００　ｍ　Ｗ　／　ｃ　ｍ　２に制御し
て成膜されたシリコン窒化膜の絶縁破壊耐圧について説
明すると、第１図は、 成　　膜　　温　　度　；　　２５０℃ガ　　ス　　流
　　量　；　　　ＳｉＨ＜　　　　３０ＳＣＣＭＮ　Ｈ
３６０８００Ｍ Ｎ２　　３９０ＳＣＣＭ 圧　　　　　　　　力　；　　　０．　５ＴｏｒｒＲＦ
放電周波数；　　１３．５６ＭＨ２放電パワー密度；　
　８４ｍＷ／ｃｍ２の成膜条件で１０００人の膜厚に成
膜したシリコン窒化膜の絶縁破壊耐圧ヒストグラムを示
している。なお、この成膜条件で成膜したシリコン窒化
膜の組成比は、Ｓｉ／Ｎ−０，８３である。

また、第２図は、上記成膜条件のうち、ＲＦ放電のパワ
ー密度だけを高くした成膜条件、例えば、成　膜　温　
度；　２５０℃ ガ　　ス　　流　　量　；　　　５ｉＥ４　　３０ＳＣ
ＣＭＮ　Ｈ、６０ＳＣＣＭ Ｎ２　３９０ＳＣＣＭ 圧　　　　　　　　力　；　　　０．　５ＴｏｒｒＲＦ
放電周波数；　　１Ｂ、５６ＭＨ２放電パワー密度；　
　１２７ｍＷ／ｃｍ２で１０００人の膜厚に成膜したシ
リコン窒化膜の絶縁破壊耐圧ヒストグラムを示している
。なお、この成膜条件で成膜したシリコン窒化膜の組成
比は、Ｓｊ／Ｎ−０，６９である。

この第１図および第２図の絶縁破壊耐圧ヒストグラムは
、第４図および第５図は示した被検体について、そのシ
リコン窒化膜の絶縁破壊耐圧を測定して求めたものであ
る。

この被検体は、ガラス基板１面にストライプ状の下部電
極２を多数本互いに平行に形成し、その上にシリコン窒
化膜３を成膜して、このシリコン窒化膜３の上に前記下
部電極２と直交するストライプ状の上部電極４を多数本
互いに平行に形成したもので、シリコン窒化膜３の絶縁
破壊耐圧は、各下部電極２に順次電圧を印加し、１本の
下部電極２に電圧を印加するごとに各上部電極４に流れ
る電流の有無を順次チエツクする方法により、下部電極
２と上部電極４とが交差している電極対向部の全てにつ
いて測定した。なお、この被検体としては、電極対向部
の総数が６９１，２００、全ての電極対向部の総面積が
２．０７ｃｍ２で、かつシリコン窒化膜３を、平行平板
型プラズマＣＶＤ装置により１０００人の膜厚に成膜し
たものを使用した。

そして、２５０℃の成膜温度で、放電パワー密度を１２
７　ｍＷ／　ｃ　ｍ２に制御してシリコン窒化膜３を成
膜した被検体について、電極２，４間に印加する電界強
度を連続的に変化させながら、シリコン窒化膜３の絶縁
破壊耐圧を測定したところ、このシリコン窒化膜の各印
加電界強度での絶縁破壊発生率（電極対向部の総数に対
する絶縁破壊が発生した電極対向部の数の比率）は、第
２図の通りであった。なお、ここでは、Ｉ　Ｘ　１０−
６Ａ以上の電流が流れた電極対向部を絶縁破壊を生じた
不良部と判定した。

この第２図の絶縁破壊耐圧ヒストグラムのように、成膜
温度を２５０℃とした場合、放電パワー密度を１２７ｍ
Ｗ／ｃｍ２に制御して成膜されたシリコン窒化膜は、３
　Ｍ　Ｖ　／　ｃ　ｍ　２以下の弱い印加電界強度で発
生するＡモード不良（ピンホールによる初期不良）が、
Ｉ　Ｍ　Ｖ　／　ｃ　ｍ　２で約５％、２　Ｍ　Ｖ　／
　ｃ　ｍ　２で約２．５％と大きな比率で発生し、また
３ＭＶ／ｃｍ２より大きな印加電界強度で発生するＢモ
ード不良（ウィークスポットによる不良）が、５　Ｍ　
Ｖ　／　ｃ　ｍ　２で約５．２％、６Ｍ　Ｖ　／　ｃ　
ｍ　２で約１４．３％とかなり大きな比率で発生した。

このように成膜されたシリコン窒化膜の絶縁破壊耐圧が
悪くなるのは、１２０〜１３０ｍＷ／ｃｍ２、の高い放
電パワー密度でシリコン窒化膜を成膜すると、特に成膜
初期に、シリコン窒化物が散在状態（板面にスプレィで
水を吹き付けたときの水滴の付着状態に似た状態）で不
均一に基板面に堆積し、そのためにシリコン窒化膜の成
長の度合が不均一になって、ピンホールやウィークスポ
ット等の欠陥が多くなるからではないかと考えられる。

そして、従来の成膜方法のように成膜温度が約３５０℃
と高ければ、成膜されるシリコン窒化膜は、ピンホール
やウィークスポット等の欠陥のない緻密な膜となるため
、その絶縁破壊耐圧は十分であるが、成膜温度が２５０
℃程度では、シリコン窒化膜の膜質を緻密にすることは
できないため、上記欠陥が発生して絶縁破壊耐圧が低下
してしまう。

なお、第２図には放電パワー密度を１２７ｍＷ７０〜２
に制御して成膜したシリコン窒化膜の絶縁破壊耐圧ヒス
トグラムを示したか、成膜温度を２５０℃とした場合は
、放電パワー密度を１２０〜１．３０　ｍＷ／　ｃ　〜
２の範囲で変えても、成膜されたシリコン窒化膜は、第
２図とほぼ同様な絶縁破壊耐圧を示した。

これに対して、２５０℃の成膜温度で、放電パワー密度
を８４　ｍ　Ｗ　／　ｃ　ｍ　２に制御してシリコン窒
化膜３を成膜した被検体について、上記と同様にしてシ
リコン窒化膜３の絶縁破壊耐圧を測定したところ、この
シリコン窒化膜の各印加電界強度での絶縁破壊発生率は
第１図の通りであった。なお、ここでも、ｌＸ１Ｏ−６
Ａ以上の電流が流れた電極対向部を絶縁破壊を生じた不
良部と判定した。

この第１図の絶縁破壊耐圧ヒストグラムのように、成膜
温度を２５０℃とした場合でも、放電パワー密度を８４
　ｍ　Ｗ　／　ｃ　ｍ　２に制御して成膜されたシリコ
ン窒化膜は、３　Ｍ　Ｖ　／　ｃ　ｍ　２以下の弱い印
加電界強度で発生するＡモード不良はほぼ完全に無くな
っており、また３　Ｍ　Ｖ　／　ｃ　ｍ　２より大きな
印加電界強度で発生するＢモード不良も、５　Ｍ　Ｖ　
／　ｃ　ｍ　２て約０．４％、６　Ｍ　Ｖ　／　ｃ　ｍ
　２て約０．６％と極めて小さい比率でしか発生しなか
った。

これは、ＲＦ放電のパワー密度が８４　ｍ　Ｗ　／ｃｍ
２、程度に低くすると、シリコン窒化物の基板面への堆
積状態が平均化されて、シリコン窒化膜が均一に成長す
るからではないかと考えられる。

そして、このようにシリコン窒化膜か均一に成長すれば
、ピンホールやウィークスポット等の欠陥はほとんど発
生しなくなるから、その成膜温度が２５０℃と低く、シ
たがってシリコン窒化膜の膜質を緻密にすることができ
なくても、このシリコン窒化膜の絶縁破壊耐圧を十分高
くすることができる。

なお、第１図には放電パワー密度を８４　ｍ　Ｗ　／ｃ
ｍ２に制御して成膜したシリコン窒化膜の絶縁破壊耐圧
ヒストグラムを示したが、放電パワー密度が６０〜１０
０　ｍ　Ｗ　／　ｃ　ｍ　２の範囲であれば、成膜温度
が約２５０℃と低くても、成膜されたシリコン窒化膜は
第１図の絶縁破壊耐圧ヒストグラムとほぼ同様な絶縁破
壊耐圧を示す。

また、上記成膜方法においては、プロセスガスの流量比
をＳｉ　Ｈ４：　ＮＨ４：　Ｎ２　”１　：　１　：１
４〜１：２．７＋１２．３に制御しているため、成膜し
たシリコン窒化膜は、その欠陥密度が非常に少なく、よ
り高い絶縁破壊耐圧をもつ。

すなわち、第３図は、前記被検体のシリコン窒化膜３を
、 成　　膜　　温　　度　；　　２５０℃圧　　　　　　
　　力　；　　　０．　５ＴｏｒｒＲＦ放電周波数；　
　１３．５６ＭＨｚ放電パワー密度；　　８４ｍＷ／ｃ
ｍ２の成膜条件で、プロセスガスの流量比を変化させて
種々の組成比のシリコン窒化膜をそれぞれ７５０人の膜
厚に成膜し、この各組成比のシリコン窒化膜について、
電極２，４間に３ＭＶ／ｃｍ２の高電界を印加したとき
に発生する欠陥の密度を調べた結果を示している。

この第３図のように、シリコン窒化膜に高電界を印加し
たときに発生する欠陥の密度は、シリコン窒化膜の組成
比（Ｓｔ　／Ｎ）によって異なるが、ガス流量比をｓｉ
　Ｈ４：ＮＨ４：Ｎ２−１　：　１　：１４（ガス流量
；　Ｓ　Ｉ　Ｈ４３０ＳＣＣＭ、　Ｎ　Ｈ）　３０ＳＣ
ＣＭ、　　Ｎ　２４２０　ＳＣＣＭ）に制御して成膜さ
れた組成比Ｓｊ／Ｎ−０，８５のシリコン窒化膜も、ガ
ス流量比をＳｉ　Ｈ４：　ＮＨ４：　Ｎ２〜１　：　２
．　７　：１２．３（ガス流量；　Ｓ　ｉ　Ｈ４３０Ｓ
ＣＣＭ。

Ｎ　Ｈ３８０ＳＣＣＭ、　　Ｎ２３７０ＳＣＣＭ）に制
御して成膜された組成比Ｓｉ／Ｎ−０，７５のシリコン
窒化膜も、その欠陥密度は５０個／　ｃ　ｍ　２以下と
かなり小さく、また組成比Ｓｉ／Ｎが０．７５〜０．８
５の範囲のシリコン窒化膜は、例えばガス流量比をＳｉ
　Ｈ４：ＮＨ４：Ｎ２−１　：２：　１Ｂ（ガス流量、
　Ｓ　ｉ　Ｈ４３０ＳＣＣＭ、　　ＮＨ３６０ＳＣＣＭ
。

Ｎ　２３９０　ＳＣＣＭ）に制御して成膜された組成比
Ｓｔ／Ｎ−０，８３のシリコン窒化膜で３０個／ｃｍ２
、以下というように、さらに欠陥密度が小さくなってい
る。

このように、上記成膜方法で成膜したシリコン窒化膜は
、その絶縁破壊耐圧が極めて高く、したかって、このシ
リコン窒化膜を薄膜トランジスタやＭＯ５型集積回路素
子のゲート絶縁膜とすれば、この薄膜トランジスタやＭ
Ｏ５型集積回路素子の絶縁不良の発生率を大幅に少なく
して、その製造歩留および信頼性を向上させることかで
きるし、またゲート絶縁膜（シリコン窒化膜）の絶縁破
壊耐圧が高いためにその膜厚を薄くできるから、ゲート
電極に印加するゲート電圧が同じでも、半導体層により
強い電界をかけてオン電流を大きくとることができる。

そして、この成膜方法によれば、従来の成膜方法に比べ
て約１００℃も低い成膜温度（約２５０℃）で、絶縁破
壊耐圧の十分高いシリコン窒化膜を得ることかできるた
め、シリコン窒化膜の成膜に際しての基板の加熱時間が
短くてすむし、またシリコン窒化膜を成膜した後の基板
の冷却も短縮することができるから、シリコン窒化膜の
成膜を能率よく行なうことができる。なお、上記成膜方
法では、ＲＦ放電のパワー密度を６０〜１００　ｍ　Ｗ
　／　ｃ　ｍ　２としているため、シリコレ窒化膜の堆
積速度は、ＲＦ放電のパワー密度を１２０−１３０　ｍ
　Ｗ　／　ｃ　ｍ　２としている従来の成膜方法より低
下するが、この堆積速度の低下に比べれば、基板の加熱
および冷却時間の短縮分の方がはるかに大きいから、堆
積速度の低下は問題にならない。

また、上記成膜方法は、約２５０℃の成膜温度で絶縁破
壊耐圧の十分高いシリコン窒化膜を成膜するものである
ため、例えば薄膜トランジスタの製造において、ゲート
絶縁膜となるシリコン窒化膜の成膜に上記成膜方法を適
用すれば、シリコン窒化膜と半導体層との堆積に要する
時間を短縮して、薄膜トランジスタの製造能率を向上さ
せることができる。

すなわち、例えば逆スタガー型の薄膜トランジスタは、
ガラス基板面にゲート電極を形成した後、その上にシリ
コン窒化膜（ゲート絶縁膜）と１型半導体層とを連続し
て堆積させ、さらにその上にｎ型半導体層とソース、ド
レイン電極となる金属膜を順次堆積させて、この後前記
金属膜とその下のｎ型半導体層とをソース、ドレイン電
極の形状にバターニングするとともに、前記ｌ型半導体
層をトランジスタ素子形状にバターニングする製法で製
造されている。

この薄膜トランジスタの製造においては、前記シリコン
窒化膜と１型半導体層とを、シリコン窒化膜成膜用チャ
ンバと、半導体層成膜用チャンバとを連続させて配置し
たプラズマＣＶＤ装置によって成膜しており、前記シリ
コン窒化膜とｌ型半導体層は、基板を前記各チャンバに
順次移送することによって、この基板上に連続して成膜
されている。また、前記ｌ型半導体層には、一般に水素
化アモルファス・シリコン（ａ−３ｉＨ）が使用されて
おり、この水素化アモルファス・シリコンからなる半導
体層は、約２５０℃の成膜温度で、ＲＦｉ電のパワー密
度を４０〜５０　ｍ　Ｗ　／　ｃ　ｍ　２に制御して成
膜されている。このように約２５０℃の成膜温度でｌ型
半導体層を成膜しているのは、その成膜温度を高くする
と、水素化アモルファス・シリコン中の水素量が少なく
なって半導体特性が悪くなるためである。

そして、上記プラズマＣＶＤ装置によってシリコン窒化
膜と１型半導体層とを、連続して成膜する場合、従来は
、シリコン窒化膜を約３５０℃の成膜温度で成膜してい
るため、シリコン窒化膜成膜用チャンバにおいてシリコ
ン窒化膜を成膜した基板を、その温度が１型半導体層の
成膜温度（約２５０℃）になるまで温度調整してから次
の半導体層成膜用チャンバに移送しなければならない。

このため、従来は、シリコン窒化膜成膜用チャンバと次
の半導体層成膜用チャンバとの間に基板冷却室を設けて
、シリコン窒化膜を成膜した基板をｌ型半導体層の成膜
温度まで冷却しているが、この基板の冷却は〔発明が解
決しようとする課題〕の項で説明したようにゆっくりと
行なわなければならないため、シリコン窒化膜の成膜時
に約３５０℃に加熱した基板を約２５０℃に下げるのに
、かなりの時間を要してしまう。

これに対して、上記ゲート絶縁膜となるシリコン窒化膜
を本発明の成膜方法で成膜すれば、シリコン窒化膜の成
膜温度か、ｉ型半導体層の成膜温度とほぼ同じ約２５０
℃でよいため、シリコン窒化膜成膜用チャンバにおいて
シリコン窒化膜を成膜した基板を、温度調整を行なうこ
となくそのまま次の半導体層成膜用チャンバに移送する
ことができる。したがって、シリコン窒化膜と１型半導
体層との堆積に要する時間を短縮して、薄膜トランジス
タの製造能率を向上させることができるし、また、プラ
ズマＣＶＤ装置のシリコン窒化膜成膜用チャンバと次の
半導体層成膜用チャンバとの間に基板冷却室を設ける必
要もないから、プラズマＣＶＤ装置の構成も簡単にする
ことかできる。

〔発明の効果〕

本発明は、プラズマＣＶＤ装置によるシリコン窒化膜の
成膜において、成膜温度を約２５０℃、ＲＦ放電のパワ
ー密度を６０〜１００　ｍ　Ｗ　７０ｍ２　プロセスガ
スの流量比を５ｊＨ４：ＮＨ４：　Ｎ２　”１　：　１
　＋１４〜１：２．７：１２．３に制御することを特徴
とするものであるから、従来の成膜方法に比べてはるか
に低い成膜温度で、絶縁破壊耐圧の十分高いシリコン窒
化膜を得ることができる。したがって、シリコン窒化膜
の成膜に際しての基板の加熱時間が短くてすむし、また
シリコン窒化膜を成膜した後の基板の冷却も短縮するこ
とができるから、シリコン窒化膜の成膜を能率よく行な
うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例で成膜したシリコン窒化膜の
絶縁破壊耐圧ヒストグラムを示す図、第２図は２５０℃
の成膜温度でＲＦ放電のパワー密度を高くして成膜した
シリコン窒化膜の絶縁破壊耐圧ヒストグラムを示す図、
第３図はシリコン窒化膜の組成比と高電界の印加により
発生する欠陥の密度との関係を示す図、第４図および第
５図はシリコン窒化膜の絶縁破壊耐圧の測定に用いた被
検体の平面図およびその一部分の拡大断面図である。 出願人　　カシオ計算機株式会社 汀例（界鬼屋（ＭＶ／ｃｍ２） 第 ■ 図 ｒＹ力１外弦屋 （ＭＶ／ｃｍ２） 第２図 第３図

Claims (1)

【特許請求の範囲】
1. プラズマＣＶＤ装置によるシリコン窒化膜の成膜におい
   て、成膜温度を約２５０℃、ＲＦ放電のパワー密度を６
   ０〜１００ｍＷ／ｃｍ＾２、プロセスガスの流量比をＳ
   ｉＨ＿４：ＮＨ＿４：Ｎ＿２＝１：１：１４〜１：２．
   ７：１２．３に制御することを特徴とするシリコン窒化
   膜の成膜方法。