JPH0745610A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0745610A JPH0745610A JP18603493A JP18603493A JPH0745610A JP H0745610 A JPH0745610 A JP H0745610A JP 18603493 A JP18603493 A JP 18603493A JP 18603493 A JP18603493 A JP 18603493A JP H0745610 A JPH0745610 A JP H0745610A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- stress
- internal stress
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- 230000001681 protective effect Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 6
- 230000005012 migration Effects 0.000 abstract description 5
- 238000013508 migration Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 238000001459 lithography Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 内部応力が互いに異なる二種の窒化シリコン
膜を積層することで、配線のストレスマイグレーション
の発生を防止する。 【構成】 シリコン基板１の上に、酸化シリコン膜２を
形成する。この上にスパッタ法によりアルミニウムを形
成する。この後、リソグラフィー技術を用いてアルミニ
ウム配線３を形成する。次に、保護膜としてプラズマＣ
ＶＤ法により、内部応力が引っ張り応力である窒化シリ
コン膜４を形成し、続いてその上に、内部応力が圧縮応
力である窒化シリコン膜５を形成する。
膜を積層することで、配線のストレスマイグレーション
の発生を防止する。 【構成】 シリコン基板１の上に、酸化シリコン膜２を
形成する。この上にスパッタ法によりアルミニウムを形
成する。この後、リソグラフィー技術を用いてアルミニ
ウム配線３を形成する。次に、保護膜としてプラズマＣ
ＶＤ法により、内部応力が引っ張り応力である窒化シリ
コン膜４を形成し、続いてその上に、内部応力が圧縮応
力である窒化シリコン膜５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に半導体装置の保護膜あるいは層間絶縁膜の
形成方法に関するものである。
係わり、特に半導体装置の保護膜あるいは層間絶縁膜の
形成方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の配線を形成した後の
保護膜や層間絶縁膜としてプラズマＣＶＤ法によって形
成した窒化シリコン膜が用いられている。窒化シリコン
膜は、耐湿性、機械的強度に優れており、汚染源（Ｎａ
イオン等）に対する保護膜となる等の長所を持ってい
る。
保護膜や層間絶縁膜としてプラズマＣＶＤ法によって形
成した窒化シリコン膜が用いられている。窒化シリコン
膜は、耐湿性、機械的強度に優れており、汚染源（Ｎａ
イオン等）に対する保護膜となる等の長所を持ってい
る。
【０００３】プラズマＣＶＤ法によって形成される窒化
シリコン膜は、反応室内にシランガス、アンモニアガ
ス、窒素ガスを供給し、その後、電極間に高周波電圧を
印加してプラズマを発生させ、励起状態になった分子が
反応することによって形成される。
シリコン膜は、反応室内にシランガス、アンモニアガ
ス、窒素ガスを供給し、その後、電極間に高周波電圧を
印加してプラズマを発生させ、励起状態になった分子が
反応することによって形成される。
【０００４】
【発明が解決しようとする課題】上記従来のプラズマＣ
ＶＤ法による窒化シリコン膜では、膜自体に１×１０8
〜１０9ダイン／ｃｍ2程度の高い圧縮応力が発生してい
る。従って、この窒化シリコン膜を保護膜として配線上
に形成した場合、配線がストレスマイグレーションを起
こすという問題点があった。
ＶＤ法による窒化シリコン膜では、膜自体に１×１０8
〜１０9ダイン／ｃｍ2程度の高い圧縮応力が発生してい
る。従って、この窒化シリコン膜を保護膜として配線上
に形成した場合、配線がストレスマイグレーションを起
こすという問題点があった。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置の製造方法は、半導体基板の主面
上に配線を形成する工程と、前記配線上にプラズマＣＶ
Ｄ法により窒化シリコン膜を形成するにあたり、前記窒
化シリコン膜が、内部応力が圧縮応力である第１の窒化
シリコン膜と内部応力が引っ張り応力である第２の窒化
シリコン膜とで構成されている。
に本発明の半導体装置の製造方法は、半導体基板の主面
上に配線を形成する工程と、前記配線上にプラズマＣＶ
Ｄ法により窒化シリコン膜を形成するにあたり、前記窒
化シリコン膜が、内部応力が圧縮応力である第１の窒化
シリコン膜と内部応力が引っ張り応力である第２の窒化
シリコン膜とで構成されている。
【０００６】
【作用】この発明に係わる半導体装置の製造方法によれ
ば、窒化シリコン膜の内部応力を圧縮応力の窒化シリコ
ン膜と内部応力が引っ張り応力でほぼ相殺することがで
きるので、これを保護膜として配線上に形成した場合、
前記の配線がストレスマイグレーションを起こすという
問題点を解決することができる。
ば、窒化シリコン膜の内部応力を圧縮応力の窒化シリコ
ン膜と内部応力が引っ張り応力でほぼ相殺することがで
きるので、これを保護膜として配線上に形成した場合、
前記の配線がストレスマイグレーションを起こすという
問題点を解決することができる。
【０００７】
【実施例】図１は本発明の実施例を説明するための工程
順に示した半導体装置の断面図である。本実施例は、ア
ルミニウム配線の保護膜として、プラズマＣＶＤ法によ
る圧縮応力の窒化シリコン膜と内部応力が引っ張り応力
の窒化シリコン膜とを用いた例である。
順に示した半導体装置の断面図である。本実施例は、ア
ルミニウム配線の保護膜として、プラズマＣＶＤ法によ
る圧縮応力の窒化シリコン膜と内部応力が引っ張り応力
の窒化シリコン膜とを用いた例である。
【０００８】まず、図１（ａ）に示すように、シリコン
基板１の上に、酸化シリコン膜２を形成する。この上に
スパッタ法によりアルミニウムを形成する。この後、リ
ソグラフィー技術を用いてアルミニウム配線３を形成す
る。次に、図１（ｂ）に示すように保護膜としてプラズ
マＣＶＤ法により、内部応力が引っ張り応力の窒化シリ
コン膜４を形成し、続いて、内部応力が圧縮応力の窒化
シリコン膜５を連続して形成する。この時、形成する窒
化シリコン膜は、シランガス、アンモニアガス、窒素ガ
スを反応室に供給し、高周波電力を印加する。この際、
窒化シリコン膜の内部応力の制御は、高周波電力の印加
電力でのみ制御される。
基板１の上に、酸化シリコン膜２を形成する。この上に
スパッタ法によりアルミニウムを形成する。この後、リ
ソグラフィー技術を用いてアルミニウム配線３を形成す
る。次に、図１（ｂ）に示すように保護膜としてプラズ
マＣＶＤ法により、内部応力が引っ張り応力の窒化シリ
コン膜４を形成し、続いて、内部応力が圧縮応力の窒化
シリコン膜５を連続して形成する。この時、形成する窒
化シリコン膜は、シランガス、アンモニアガス、窒素ガ
スを反応室に供給し、高周波電力を印加する。この際、
窒化シリコン膜の内部応力の制御は、高周波電力の印加
電力でのみ制御される。
【０００９】ここで、内部応力が引っ張り応力の窒化シ
リコン膜４の形成条件は、 シランガス流量 ； １５０ｓｃｃｍ アンモニアガス流量； ５０ｓｃｃｍ 窒素ガス流量 ；３５００ｓｃｃｍ 形成温度 ； ３６０℃ 形成圧力 ； ５.５Ｔｏｒｒ 電極間距離 ； ９.９ｍｍ 印加高周波電力 ； １.７ｗ／ｃｍ2 である。
リコン膜４の形成条件は、 シランガス流量 ； １５０ｓｃｃｍ アンモニアガス流量； ５０ｓｃｃｍ 窒素ガス流量 ；３５００ｓｃｃｍ 形成温度 ； ３６０℃ 形成圧力 ； ５.５Ｔｏｒｒ 電極間距離 ； ９.９ｍｍ 印加高周波電力 ； １.７ｗ／ｃｍ2 である。
【００１０】この形成条件下で内部応力が引っ張り応力
１〜２×１０9ダイン／ｃｍ2程度の窒化シリコン膜が得
られる。
１〜２×１０9ダイン／ｃｍ2程度の窒化シリコン膜が得
られる。
【００１１】この内部応力が引っ張り応力である窒化シ
リコン膜４の膜厚が全体の目標膜厚の約半分形成できた
ら、高周波電力を調整する。そうすると、今度は、内部
応力が圧縮応力である窒化シリコン膜が形成されてい
く。これによって、残りの半分の膜厚を形成する。
リコン膜４の膜厚が全体の目標膜厚の約半分形成できた
ら、高周波電力を調整する。そうすると、今度は、内部
応力が圧縮応力である窒化シリコン膜が形成されてい
く。これによって、残りの半分の膜厚を形成する。
【００１２】この時、内部応力が圧縮応力の窒化シリコ
ン膜５の形成条件は、 シランガス流量 ； １５０ｓｃｃｍ アンモニアガス流量； ５０ｓｃｃｍ 窒素ガス流量 ；３５００ｓｃｃｍ 形成温度 ； ３６０℃ 形成圧力 ； ５.５Ｔｏｒｒ 電極間距離 ； ９.９ｍｍ 印加高周波電力 ； ２.０ｗ／ｃｍ2 である。
ン膜５の形成条件は、 シランガス流量 ； １５０ｓｃｃｍ アンモニアガス流量； ５０ｓｃｃｍ 窒素ガス流量 ；３５００ｓｃｃｍ 形成温度 ； ３６０℃ 形成圧力 ； ５.５Ｔｏｒｒ 電極間距離 ； ９.９ｍｍ 印加高周波電力 ； ２.０ｗ／ｃｍ2 である。
【００１３】この形成条件下で内部応力が圧縮応力１×
１０9〜２×１０9ダイン／ｃｍ2程度の窒化シリコン膜
が得られる。
１０9〜２×１０9ダイン／ｃｍ2程度の窒化シリコン膜
が得られる。
【００１４】以上のようにして窒化シリコン膜４，５を
形成すると、アルミニウム配線３に及ぼす窒化シリコン
膜４，５の応力を緩和することができ、アルミニウム配
線３のストレスマイグレーションを抑制できる。なお、
連続して形成するのは、内部応力が圧縮応力の窒化シリ
コン膜５と引っ張り応力の窒化シリコン膜との密着性を
高めるためである。さらに、高周波電力でのみで制御す
るのは、上記形成条件の中で最も応答性が良いため、ス
ループットを低下させることがない。例えば、ガス流量
を変化させて窒化シリコン膜の内部応力を制御する場
合、反応室内に安定したガスが供給されるまで数秒から
十数秒かかるため、生産性が低下する。
形成すると、アルミニウム配線３に及ぼす窒化シリコン
膜４，５の応力を緩和することができ、アルミニウム配
線３のストレスマイグレーションを抑制できる。なお、
連続して形成するのは、内部応力が圧縮応力の窒化シリ
コン膜５と引っ張り応力の窒化シリコン膜との密着性を
高めるためである。さらに、高周波電力でのみで制御す
るのは、上記形成条件の中で最も応答性が良いため、ス
ループットを低下させることがない。例えば、ガス流量
を変化させて窒化シリコン膜の内部応力を制御する場
合、反応室内に安定したガスが供給されるまで数秒から
十数秒かかるため、生産性が低下する。
【００１５】
【発明の効果】以上のようにこの発明の半導体装置の製
造方法によれば、アルミニウム配線に与える保護膜の内
部応力を緩和でき、配線のストレスマイグレーションを
抑制することができる。
造方法によれば、アルミニウム配線に与える保護膜の内
部応力を緩和でき、配線のストレスマイグレーションを
抑制することができる。
【図１】本発明の一実施例を説明するための半導体装置
の工程順断面図
の工程順断面図
１ シリコン基板 ２ 酸化シリコン膜 ３ アルミニウム配線 ４，５ 窒化シリコン膜
Claims (1)
- 【請求項１】 半導体基板の主面上に配線を形成する工
程と、前記配線上にプラズマＣＶＤ法により窒化シリコ
ン膜を形成するにあたり、前記窒化シリコン膜が、内部
応力が圧縮応力である第１の窒化シリコン膜と内部応力
が引っ張り応力である第２の窒化シリコン膜とで構成さ
れていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18603493A JPH0745610A (ja) | 1993-07-28 | 1993-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18603493A JPH0745610A (ja) | 1993-07-28 | 1993-07-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745610A true JPH0745610A (ja) | 1995-02-14 |
Family
ID=16181245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18603493A Pending JPH0745610A (ja) | 1993-07-28 | 1993-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745610A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100054A (ja) * | 1988-10-07 | 1990-04-12 | Fuji Photo Film Co Ltd | モノマーの製造方法 |
| JPH07106330A (ja) * | 1993-10-08 | 1995-04-21 | Nippon Precision Circuits Kk | 半導体装置における絶縁層の形成方法 |
| JPH09102494A (ja) * | 1995-10-09 | 1997-04-15 | Toshiba Corp | 半導体装置の保護膜およびその形成方法 |
| JP2006043813A (ja) * | 2004-08-04 | 2006-02-16 | Denso Corp | 保護膜付きマイクロシステム構造体及びその製造方法 |
| JP2008300678A (ja) * | 2007-05-31 | 2008-12-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法、及び半導体素子 |
| US20140183720A1 (en) * | 2012-12-31 | 2014-07-03 | International Business Machines Corporation | Methods of manufacturing integrated circuits having a compressive nitride layer |
-
1993
- 1993-07-28 JP JP18603493A patent/JPH0745610A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100054A (ja) * | 1988-10-07 | 1990-04-12 | Fuji Photo Film Co Ltd | モノマーの製造方法 |
| JPH07106330A (ja) * | 1993-10-08 | 1995-04-21 | Nippon Precision Circuits Kk | 半導体装置における絶縁層の形成方法 |
| JPH09102494A (ja) * | 1995-10-09 | 1997-04-15 | Toshiba Corp | 半導体装置の保護膜およびその形成方法 |
| JP2006043813A (ja) * | 2004-08-04 | 2006-02-16 | Denso Corp | 保護膜付きマイクロシステム構造体及びその製造方法 |
| JP2008300678A (ja) * | 2007-05-31 | 2008-12-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法、及び半導体素子 |
| US20140183720A1 (en) * | 2012-12-31 | 2014-07-03 | International Business Machines Corporation | Methods of manufacturing integrated circuits having a compressive nitride layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000114252A (ja) | 半導体装置及びその製造方法 | |
| JPH08111531A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| US6777354B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH04230032A (ja) | 半導体集積回路の製造方法 | |
| JPH0831825A (ja) | 半導体装置の製造方法 | |
| JPH04132220A (ja) | プラズマテーパエッチング方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| JP2900284B2 (ja) | 薄膜形成方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| JP3243816B2 (ja) | 絶縁膜の形成方法 | |
| JPH01304735A (ja) | 半導体装置の保護膜形成方法 | |
| JPS62172732A (ja) | 半導体装置の製法 | |
| JP2000332012A (ja) | シリコン窒化膜の成膜方法 | |
| KR100272579B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| KR100444611B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH07263553A (ja) | 半導体装置の製造方法 | |
| JPH1187272A (ja) | 半導体装置の製造方法 | |
| KR100200301B1 (ko) | 이중 결합 구조의 실리콘층 형성방법 | |
| JPH10256243A (ja) | 薄膜、薄膜形成方法及び装置 | |
| JPH06120358A (ja) | 高集積半導体装置及びその製造方法 | |
| JPH07111979B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH10289901A (ja) | Ｃｖｄ装置およびそれを用いた半導体装置の製造方法 | |
| KR20020046467A (ko) | 반도체소자의 금속배선 형성방법 |