JPH04122037A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH04122037A JPH04122037A JP2244284A JP24428490A JPH04122037A JP H04122037 A JPH04122037 A JP H04122037A JP 2244284 A JP2244284 A JP 2244284A JP 24428490 A JP24428490 A JP 24428490A JP H04122037 A JPH04122037 A JP H04122037A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- solder flux
- solder
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/011—Apparatus therefor
- H10W72/0113—Apparatus for manufacturing die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌａ）産業上の利用分野
この発明は、基板表面に半導体チップをフリップチップ
ボンディングする、半導体チップの実装方法に関する。
ボンディングする、半導体チップの実装方法に関する。
（′ｂ）従来の技術
一般的なフリップチップボンディング方法を表す概略図
を第４図（Ａ）、（Ｂ）に示す。第４図（Ａ）において
６は半導体チップ、７は半導体チップ６に形成されてい
る半田バンプである。また、３は半導体チップ６を搭載
すべき基板であり、その表面に、半導体チップ側に設け
られている複数の半田バンプに対応する位置にそれぞれ
電極９が設けられている。このような基板上に半導体チ
ップをフリップチップボンディングする際、基板′表面
に予め半田フラックス２を塗布し、その後第４図（Ｂ）
に示すように基板表面の電極９と半田バンプ７との位置
合わせを行って半導体チンブ６を基板３上へ搭載する。
を第４図（Ａ）、（Ｂ）に示す。第４図（Ａ）において
６は半導体チップ、７は半導体チップ６に形成されてい
る半田バンプである。また、３は半導体チップ６を搭載
すべき基板であり、その表面に、半導体チップ側に設け
られている複数の半田バンプに対応する位置にそれぞれ
電極９が設けられている。このような基板上に半導体チ
ップをフリップチップボンディングする際、基板′表面
に予め半田フラックス２を塗布し、その後第４図（Ｂ）
に示すように基板表面の電極９と半田バンプ７との位置
合わせを行って半導体チンブ６を基板３上へ搭載する。
これにより、半田バンプ７も半田フラフクス２に濡れ、
半導体チップ６はこの半田フラフクス２によって基板３
上に仮固定される。この第４図（Ｂ）の状態で半田リフ
ローを行って半田バンプ７を溶融し、基板３上の電極９
に接着する。
半導体チップ６はこの半田フラフクス２によって基板３
上に仮固定される。この第４図（Ｂ）の状態で半田リフ
ローを行って半田バンプ７を溶融し、基板３上の電極９
に接着する。
このように半田フラックスを用いて半田リフロ一方式に
よってフリップチップボンディングする場合、半田フラ
フクス２は基板３への半導体チップ６の仮固定と半田バ
ンプ７の電極９への確実な半田接着のために重要な役割
を果たす。
よってフリップチップボンディングする場合、半田フラ
フクス２は基板３への半導体チップ６の仮固定と半田バ
ンプ７の電極９への確実な半田接着のために重要な役割
を果たす。
半田バンプによるフリップチップボンディングにおいて
は、全ての半田バンプが基板表面の全ての電極に確実に
接着されることが必要不可欠なことである。この接着は
半田付けであるから確実に接着させるためには十分な半
田フラックスが必要となり、半田バンプと基板上の電極
が十分に半田フラックスに濡れることが重要である。
は、全ての半田バンプが基板表面の全ての電極に確実に
接着されることが必要不可欠なことである。この接着は
半田付けであるから確実に接着させるためには十分な半
田フラックスが必要となり、半田バンプと基板上の電極
が十分に半田フラックスに濡れることが重要である。
（Ｃ）発明が解決しようとする課題
基板ヒヘ半田フラ７クスを塗布する方法とじてはスタン
ピング（転写）による方法がよく用いられる。
ピング（転写）による方法がよく用いられる。
第５図（Ａ）〜（Ｃ）にスタンピングによる半田フラッ
クスの塗布方法の例を示す、第５図（Ａ）において１は
スタンピングピンであり、その底面に半田フラフクス２
が半田フラックステーブル（不図示）から転写されてい
る。このスタンピングピンを第５図（Ｂ）に示すように
基板３上ヘスタンピングする。第５図（Ｃ）はスタンピ
ング後の基板を示している。この例ではスタンピングピ
ン１と基板３とは平面で接するため、転写された半田フ
ラックス２′の膜厚は薄く、スタンピングピンの周囲に
多くの半田フラックス２″がはみ出した状態となる。こ
のようになれば基板上の電極と半導体チップの半田バン
プとが半田フラックスに十分基れない状態となって、信
頼性の高いフリップチップボンディングができなくなる
。特に・半導体チップの素子形成面の周囲だけでなく、
内側にも半田バンプが形成されている半導体チップをボ
ンディングする際、全ての半田バンプが半田フラックス
に十分基れるためには、半田フラフクスが均一な膜厚で
塗布されていなければならないそこで、半導体チップ搭
載面の半田フラックスの膜厚を確保するため、第６図に
示すようにスタンピングピンの形状を工夫することも考
えられている。第６図（Ａ）に示すように、スタンピン
グピンｌの底面に突起１０を形成し、スタンピングピン
１を基板３上に押圧した際、第６図（Ｂ）に示すように
突起１０が基板３に当接することによってスタンピング
ピン１と基板３間に一定の距離を確保し、これにより第
６図（Ｃ）に示すように半田フラックス２の膜厚を均一
に形成する。
クスの塗布方法の例を示す、第５図（Ａ）において１は
スタンピングピンであり、その底面に半田フラフクス２
が半田フラックステーブル（不図示）から転写されてい
る。このスタンピングピンを第５図（Ｂ）に示すように
基板３上ヘスタンピングする。第５図（Ｃ）はスタンピ
ング後の基板を示している。この例ではスタンピングピ
ン１と基板３とは平面で接するため、転写された半田フ
ラックス２′の膜厚は薄く、スタンピングピンの周囲に
多くの半田フラックス２″がはみ出した状態となる。こ
のようになれば基板上の電極と半導体チップの半田バン
プとが半田フラックスに十分基れない状態となって、信
頼性の高いフリップチップボンディングができなくなる
。特に・半導体チップの素子形成面の周囲だけでなく、
内側にも半田バンプが形成されている半導体チップをボ
ンディングする際、全ての半田バンプが半田フラックス
に十分基れるためには、半田フラフクスが均一な膜厚で
塗布されていなければならないそこで、半導体チップ搭
載面の半田フラックスの膜厚を確保するため、第６図に
示すようにスタンピングピンの形状を工夫することも考
えられている。第６図（Ａ）に示すように、スタンピン
グピンｌの底面に突起１０を形成し、スタンピングピン
１を基板３上に押圧した際、第６図（Ｂ）に示すように
突起１０が基板３に当接することによってスタンピング
ピン１と基板３間に一定の距離を確保し、これにより第
６図（Ｃ）に示すように半田フラックス２の膜厚を均一
に形成する。
このようにスタンピングピンに突起を形成することによ
って、基板上に転写した半田フラックスの膜厚を一応確
保することはできるが、ステンレススチール製のスタン
ピングピンを用いれば、突起により基板面が損傷すると
いう問題があり、樹脂製のスタンピングピンを用いれば
、転写を繰り返すことによって突起が摩耗し、所定膜厚
の半田フラックスが転写できなくなるという問題があっ
た。
って、基板上に転写した半田フラックスの膜厚を一応確
保することはできるが、ステンレススチール製のスタン
ピングピンを用いれば、突起により基板面が損傷すると
いう問題があり、樹脂製のスタンピングピンを用いれば
、転写を繰り返すことによって突起が摩耗し、所定膜厚
の半田フラックスが転写できなくなるという問題があっ
た。
なお、スタンピングピンの底面に細かな溝を設けたもの
も試みたが、半田フラックスの塗布厚の安定性に欠ける
ものであった。
も試みたが、半田フラックスの塗布厚の安定性に欠ける
ものであった。
この発明の目的は、スタンピングピンに特別な加工を施
すことなく、基板上に所定膜厚の半田フラックスを形成
し、信頼性の高いフリップチップボンディングを可能と
した半導体チップの実装方法を提供することにある。
すことなく、基板上に所定膜厚の半田フラックスを形成
し、信頼性の高いフリップチップボンディングを可能と
した半導体チップの実装方法を提供することにある。
（ｄ）課題を解決するための手段
この発明の請求項１に係る半導体チップの実装方法は、
基板表面における半導体チップの搭載領域周囲の特定箇
所に一定膜厚の膜を形成し、この襖ヲストツバとして半
田フラックスのスタンピングピンを用いて上記半導体チ
ップ搭＠領域内に半田フラックスを転写し、半田バンプ
を形成した半導体チップを上記半導体チップ搭載面にフ
リップチップボンディングすることを特徴とする。
基板表面における半導体チップの搭載領域周囲の特定箇
所に一定膜厚の膜を形成し、この襖ヲストツバとして半
田フラックスのスタンピングピンを用いて上記半導体チ
ップ搭＠領域内に半田フラックスを転写し、半田バンプ
を形成した半導体チップを上記半導体チップ搭載面にフ
リップチップボンディングすることを特徴とする。
また、この発明の請求項２に係る半導体チップの実装方
法は、基板表面における半導体チップの搭ａ８１域周囲
の特定箇所に一定膜厚の膜を形成し、この膜をストッパ
として半田フラックスのスタンピングピンを用いて上記
半導体チップ搭載領域内に半田フラックスを転写し、半
田バンプを形成した半導体チップを上記半導体チップ搭
載面にフリップチップボンディングし、上記膜の端面を
ストッパとして上記半導体チップ周囲を樹脂封止するこ
とを特徴とする。
法は、基板表面における半導体チップの搭ａ８１域周囲
の特定箇所に一定膜厚の膜を形成し、この膜をストッパ
として半田フラックスのスタンピングピンを用いて上記
半導体チップ搭載領域内に半田フラックスを転写し、半
田バンプを形成した半導体チップを上記半導体チップ搭
載面にフリップチップボンディングし、上記膜の端面を
ストッパとして上記半導体チップ周囲を樹脂封止するこ
とを特徴とする。
（ｅ）作用
この発明の請求項１に係る半導体チップの実装方法では
基板表面における半導体チップの搭ｉｔ！ ９Ｍ域周囲
の特定箇所に一定膜厚の膜が形成され、基板表面の半導
体チップ搭載領域内に半田フラックスが転写される際、
上記膜がスタンピングピンのストッパとして作用する。
基板表面における半導体チップの搭ｉｔ！ ９Ｍ域周囲
の特定箇所に一定膜厚の膜が形成され、基板表面の半導
体チップ搭載領域内に半田フラックスが転写される際、
上記膜がスタンピングピンのストッパとして作用する。
すなわち、スタンピングピンは上記膜表面に当接し、ス
タンピングピンの底面と基板表面間に上記膜の膜厚分の
一定間隙が形成され、スタンピングピンに塗布されてい
た半田フラックスが一定膜厚の半田フラックスとして基
板表面に転写される。このように一定膜厚の半田フラッ
クスの塗布された基板表面に半導体チップをフリップチ
ップボンディングすることによって信転性の高い半導体
チップ実装基板が得られる。
タンピングピンの底面と基板表面間に上記膜の膜厚分の
一定間隙が形成され、スタンピングピンに塗布されてい
た半田フラックスが一定膜厚の半田フラックスとして基
板表面に転写される。このように一定膜厚の半田フラッ
クスの塗布された基板表面に半導体チップをフリップチ
ップボンディングすることによって信転性の高い半導体
チップ実装基板が得られる。
また、請求項２に係る半導体チップの実装方法では、基
板表面に半導体チップをフリップチップボンディングし
た後、半導体チップ周囲で上記膜の形成されていない領
域が樹脂封止される。その際、半導体チップ搭載面と膜
形成部との間に段差が生じ、この膜による段差部が封止
樹脂の流れる範囲を制限するストッパとして作用し、樹
脂封止の範囲を膜非形成面に限定することができ、これ
により製造作業性が向トする。
板表面に半導体チップをフリップチップボンディングし
た後、半導体チップ周囲で上記膜の形成されていない領
域が樹脂封止される。その際、半導体チップ搭載面と膜
形成部との間に段差が生じ、この膜による段差部が封止
樹脂の流れる範囲を制限するストッパとして作用し、樹
脂封止の範囲を膜非形成面に限定することができ、これ
により製造作業性が向トする。
ｆｆ）実施例
第１図（Ａ）〜（Ｃ）は本発明による基板上への半田フ
ラックスの転写方法の例を示す。但し第１図においては
第４図に示した符号９に相当する電極を省略している。
ラックスの転写方法の例を示す。但し第１図においては
第４図に示した符号９に相当する電極を省略している。
第１図（Ａ）において３は半導体チップの搭載すべき基
板であり、その表面の半導体チップ搭載面４の周囲の相
対向する二辺に保１１１５．５′を形成している。また
１はスタンピングピンであり、半導体チップ搭載面４よ
りも幅を大きく形成している。このスタンピングピン１
の底面に半田フラックステーブル（不図示）から半田フ
ラックス２を転写する。これを第１図（Ｂ）に示すよう
に基板３方向へ押圧させる。これにより、スタンピング
ピン１の底面の一部が保１１ＥＷｉ５．５”に当接し、
半田フラックス２は半導体チップ搭載面４上に保護膜５
，５′と略同じ厚みで塗布されることになる。
板であり、その表面の半導体チップ搭載面４の周囲の相
対向する二辺に保１１１５．５′を形成している。また
１はスタンピングピンであり、半導体チップ搭載面４よ
りも幅を大きく形成している。このスタンピングピン１
の底面に半田フラックステーブル（不図示）から半田フ
ラックス２を転写する。これを第１図（Ｂ）に示すよう
に基板３方向へ押圧させる。これにより、スタンピング
ピン１の底面の一部が保１１ＥＷｉ５．５”に当接し、
半田フラックス２は半導体チップ搭載面４上に保護膜５
，５′と略同じ厚みで塗布されることになる。
なお、保護膜５．５′としては、例えば半田レジストや
オーバーコートガラスなどを用いることができ、基板上
の配線を保護する膜として兼用できる。保護膜の厚みは
、搭載される半導体チップの半田バンプが半田フラック
スに十分基れるようにするため、半田バンプの高さの１
／８〜１／３が適当である。また、保護膜５．５′は相
対向して形成し、半導体チップ搭載面４の他の辺には形
成しない、これは半田フラックス２の転写前に半導体チ
ップ搭載面４上にある空気の排気路を確保するためであ
る。すなわち、保護膜５．５゛を半導体チップ搭載面４
の全周囲に設ければ、空気の逃げ場がなく、転写された
半田フラックス２に気泡が入り、半田フラックス２を安
定して塗布できなくなるが、上記構成はこのことを考慮
している第２図および第３図は本発明のサーマルヘッド
への通用例を示す。但し第２図および第３図においては
第４図に示した符号９に相当する電極を省略している。
オーバーコートガラスなどを用いることができ、基板上
の配線を保護する膜として兼用できる。保護膜の厚みは
、搭載される半導体チップの半田バンプが半田フラック
スに十分基れるようにするため、半田バンプの高さの１
／８〜１／３が適当である。また、保護膜５．５′は相
対向して形成し、半導体チップ搭載面４の他の辺には形
成しない、これは半田フラックス２の転写前に半導体チ
ップ搭載面４上にある空気の排気路を確保するためであ
る。すなわち、保護膜５．５゛を半導体チップ搭載面４
の全周囲に設ければ、空気の逃げ場がなく、転写された
半田フラックス２に気泡が入り、半田フラックス２を安
定して塗布できなくなるが、上記構成はこのことを考慮
している第２図および第３図は本発明のサーマルヘッド
への通用例を示す。但し第２図および第３図においては
第４図に示した符号９に相当する電極を省略している。
第２図および第３図においてそれぞれ（Ａ）は上面図、
（Ｂ）は垂直断面図である。
（Ｂ）は垂直断面図である。
第２図（Ｂ）において基板３はサーマルヘッド基板であ
り、保護膜５，５′はサーマルへラドの耐摩耗層を兼用
する例えばオーバーガラス膜または半田レジスト膜など
からなる膜である。このような基板に対してサーマルヘ
ッド駆動制御用の半導体チップ６を搭載する。半導体チ
ップ６のサイズは例えば７ｍｍＸ１ｍｍであり、半田バ
ンプ７は直径１１０μｍ、高さ８５μｍ、ピッチ２１０
μｍで形成されている。したがって、保ｇｌｌ１５．
５′の膜厚は１０〜３０ａｍが通している。第２図（Ａ
）においてＡで示す範囲は半導体チップ６の搭載範囲を
示している。
り、保護膜５，５′はサーマルへラドの耐摩耗層を兼用
する例えばオーバーガラス膜または半田レジスト膜など
からなる膜である。このような基板に対してサーマルヘ
ッド駆動制御用の半導体チップ６を搭載する。半導体チ
ップ６のサイズは例えば７ｍｍＸ１ｍｍであり、半田バ
ンプ７は直径１１０μｍ、高さ８５μｍ、ピッチ２１０
μｍで形成されている。したがって、保ｇｌｌ１５．
５′の膜厚は１０〜３０ａｍが通している。第２図（Ａ
）においてＡで示す範囲は半導体チップ６の搭載範囲を
示している。
このように第２図に示した基板に対し保護膜５５′をス
タンピングピンのストッパとして、半導体チップ搭載面
４に半田フラックスを塗布する、その後、半導体チンプ
ロを搭載し、半田フラックスにより仮固定する。その後
、さらに半田リフローによって半田バンプ７を溶融し、
基板３上の電極に接着する。
タンピングピンのストッパとして、半導体チップ搭載面
４に半田フラックスを塗布する、その後、半導体チンプ
ロを搭載し、半田フラックスにより仮固定する。その後
、さらに半田リフローによって半田バンプ７を溶融し、
基板３上の電極に接着する。
サーマルへラド駆動制御用半導体チップをフリップチッ
プボンディングした後、第３図に示すように、半導体チ
ップ搭載面を樹脂８によって封止する。この封止樹脂８
は例えばフィラーを分散させた熱硬化型エポキシ系樹脂
を用いる。この封止樹脂８は熱硬化前に基板３上を流動
するが、保護膜５．５′が封止樹脂の流れを食い止め、
封止樹脂８の封止範囲を規定する。したがって、少量の
封止樹脂によって必要十分な範囲を樹脂封止することが
できる。
プボンディングした後、第３図に示すように、半導体チ
ップ搭載面を樹脂８によって封止する。この封止樹脂８
は例えばフィラーを分散させた熱硬化型エポキシ系樹脂
を用いる。この封止樹脂８は熱硬化前に基板３上を流動
するが、保護膜５．５′が封止樹脂の流れを食い止め、
封止樹脂８の封止範囲を規定する。したがって、少量の
封止樹脂によって必要十分な範囲を樹脂封止することが
できる。
（ｇ１発明の効果
この発明によれば、基板上に半導体チップをフリップチ
ップボンディングする際、半導体チ・ノブ搭載面に半田
フラックスを所定の均一な膜Ｉで塗布することができる
ため、半導体チップに形成されている多数の半田バンプ
が半田フラックスに十分濡れ、半田付けによるフリ７ブ
チツプボンデイングを確実に行うことができる。その結
果、製造歩留まりが向上し、製造コストが低減し、信頼
性が向上するという効果がある。
ップボンディングする際、半導体チ・ノブ搭載面に半田
フラックスを所定の均一な膜Ｉで塗布することができる
ため、半導体チップに形成されている多数の半田バンプ
が半田フラックスに十分濡れ、半田付けによるフリ７ブ
チツプボンデイングを確実に行うことができる。その結
果、製造歩留まりが向上し、製造コストが低減し、信頼
性が向上するという効果がある。
また、半田フラックスを転写するスタンピングピンのス
ト７パとして作用する膜はフリ７ブチツプボンデイング
後の樹脂封止の際の封止樹脂の流れを規制するストッパ
としても利用でき、樹脂封止が確実となるため、製造作
業性および信頼性が向上する。
ト７パとして作用する膜はフリ７ブチツプボンデイング
後の樹脂封止の際の封止樹脂の流れを規制するストッパ
としても利用でき、樹脂封止が確実となるため、製造作
業性および信頼性が向上する。
第１図はこの発明の実施例に係る基板上への半田フラッ
クスの塗布方法を示す図である。第２図および第３図は
本発明をサーマルヘッドに適用した場合の基板の構造お
よびボンディング後の構造を表す図である。第４図は一
般的なフリ７ブチツプボンデイング方法を説明するため
の図である。 第５図および第６図は従来技術による基板上への半田フ
ラックスの塗布方法の例を示す図である。 −スタンピングピン、 一半田フランクス、 一基板、 一半導体チツブ搭載面１ ．５′−保！Ｉｌｌ！！。 一半導体チツブ、 一半田バンプ、 一封止樹脂、 一電極、 〇−突起。
クスの塗布方法を示す図である。第２図および第３図は
本発明をサーマルヘッドに適用した場合の基板の構造お
よびボンディング後の構造を表す図である。第４図は一
般的なフリ７ブチツプボンデイング方法を説明するため
の図である。 第５図および第６図は従来技術による基板上への半田フ
ラックスの塗布方法の例を示す図である。 −スタンピングピン、 一半田フランクス、 一基板、 一半導体チツブ搭載面１ ．５′−保！Ｉｌｌ！！。 一半導体チツブ、 一半田バンプ、 一封止樹脂、 一電極、 〇−突起。
Claims (2)
- （１）基板表面における半導体チップの搭載領域周囲の
特定箇所に一定膜厚の膜を形成し、この膜をストッパと
して半田フラックスのスタンピングピンを用いて上記半
導体チップ搭載領域内に半田フラックスを転写し、半田
バンプを形成した半導体チップを上記半導体チップ搭載
面にフリップチップボンディングすることを特徴とする
半導体チップの実装方法。 - （２）基板表面における半導体チップの搭載領域周囲の
特定箇所に一定膜厚の膜を形成し、この膜をストッパと
して半田フラックスのスタンピングピンを用いて上記半
導体チップ搭載領域内に半田フラックスを転写し、半田
バンプを形成した半導体チップを上記半導体チップ搭載
面にフリップチップボンディングし、上記膜の端面をス
トッパとして上記半導体チップ周囲を樹脂封止すること
を特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2244284A JP2505636B2 (ja) | 1990-09-13 | 1990-09-13 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2244284A JP2505636B2 (ja) | 1990-09-13 | 1990-09-13 | 半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04122037A true JPH04122037A (ja) | 1992-04-22 |
| JP2505636B2 JP2505636B2 (ja) | 1996-06-12 |
Family
ID=17116458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2244284A Expired - Fee Related JP2505636B2 (ja) | 1990-09-13 | 1990-09-13 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505636B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11196774A (ja) * | 1998-01-20 | 1999-07-27 | Shiraishi Calcium Kaisha Ltd | ペレット状脂肪酸含有混合飼料造粒品及びその製造方法 |
| US6609791B1 (en) * | 1999-06-17 | 2003-08-26 | Canon Finetech Inc. | Ink jet type image forming device |
-
1990
- 1990-09-13 JP JP2244284A patent/JP2505636B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11196774A (ja) * | 1998-01-20 | 1999-07-27 | Shiraishi Calcium Kaisha Ltd | ペレット状脂肪酸含有混合飼料造粒品及びその製造方法 |
| US6609791B1 (en) * | 1999-06-17 | 2003-08-26 | Canon Finetech Inc. | Ink jet type image forming device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2505636B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP5096782B2 (ja) | 半導体装置 | |
| US6046077A (en) | Semiconductor device assembly method and semiconductor device produced by the method | |
| US8021932B2 (en) | Semiconductor device, and manufacturing method therefor | |
| CN100552929C (zh) | 半导体装置及其制造方法、半导体模块装置以及布线基片 | |
| JPH10242208A (ja) | 半導体装置の製造方法 | |
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| WO2004064142A1 (ja) | 半導体装置及びその製造方法 | |
| JPH0763067B2 (ja) | 集積回路キャリアアセンブリ及びその製造方法、ならびに液体材料の選択的塗布方法 | |
| WO2024012033A1 (zh) | 封装方法以及封装体 | |
| JP2000260819A (ja) | 半導体装置の製造方法 | |
| JP7189672B2 (ja) | 半導体装置及びその製造方法 | |
| JP2505636B2 (ja) | 半導体チップの実装方法 | |
| JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| WO2003003798A1 (fr) | Methode d'assemblage utilisant un adhesif conducteur anisotrope | |
| JPH0547841A (ja) | 半導体装置の実装方法およびその実装構造 | |
| JP4688443B2 (ja) | 半導体装置の製造方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JP3431316B2 (ja) | 半導体装置の製造方法及び半導体チツプの実装方法 | |
| TWI239609B (en) | Method for manufacturing multi package module | |
| JPH07115227A (ja) | 発光装置およびこれを用いた発光ユニット | |
| JPH0442922Y2 (ja) | ||
| JP3759703B2 (ja) | Ｃｏｆフィルムを用いた半導体装置及びその製造方法 | |
| JP5104149B2 (ja) | 半導体装置およびその製造方法 | |
| JP4286640B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |