JPH04122141A - バス試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバス試験方式に関し、特にパケットデータを送
受するデータ端末を加入者回路に収容しデータ端末から
のパケットデータを一時蓄積して高速バスの使用権を得
た加入者回路が該パケットデータを高速バスに対して送
信することで交換動作を行うパケット交換機のハス試験
方式に関する。

〔従来の技術〕

従来、この種のバス試験方式としては、■複数のデータ
端末を接続してデータ端末同土間で通信を行う方式、■
送信側の試験回路と受信側の試験回路との間でテストパ
ケットの通信を行う方式、■試験回路からテストパケッ
トを各加入者回路（データ端末）に送信する方式などが
ある。

〔発明が解決しようとする課題〕

上述した従来のバス試験方式は、■既存のデータ端末を
利用する方式では、加入者回路に高速回線を介してデー
タ端末を接続して通信させるので、障害が発生した場合
に高速バス、加入者回路、高速回線およびデータ端末の
いずれが不良であるかを見極めることが困難であり、ま
たパケット交換機の局データおよびソフトウェアの設定
をしなくてはならないという欠点がある。

また、■試験回路を各加入者回路毎に設けて送信側の試
験回路と受信側の試験回路との間でテストパケットの通
信を行う方式では、１つの試験回路に送信側および受信
側の両モードが必要となるので、回路規模が大きくなり
、不経済であるという欠点がある。

さらに、■１つの試験回路からテストパケットを他の各
加入者回路に対して送信する方式では、試験回路が加入
者回路の交換機内実装位置や端末アドレスを常に把握す
る必要があるので、システムデータを参照しなければな
らず、手順が複雑になるという欠点がある。

また、上記■〜■のいずれの方式においても、システム
データの変更等を必要とするので、システム運用時には
影響が出やすいという欠点がある。

本発明の目的は、上述の点に鑑み、テストパケット送受
信部でテストパケットを自動生成して高速バスに送信し
、テストパケット折り返し部でテストパケットの宛先ア
ドレスと発信元アドレスとを入れ替えて再送信テストパ
ケットとして返送し、テストパケット送受信部で送信し
たテストパケットのデータ内容と受信した再送信テスト
パケットのデータ内容とを比較して、高速バスの正常性
を試験するようにしたバス試験方式を提供することにあ
る。

〔課題を解決するための手段〕

本発明のバス試験方式は、パケットデータを送受するデ
ータ端末を加入者回路に収容し、データ端末からのパケ
ットデータを一時蓄積して、高速バスの使用権を得た加
入者回路が該パケットデータを高速バスに対して送信す
ることで交換動作を行うパケット交換機において、パケ
ット交換機中の物理収容位置を！！！識する収容位置識
別手段と、この収容位置識別手段により認識された収容
位置情報を発信元アドレスとし定められたある値を宛先
アドレスとしたテストパケットを発生するテストパケッ
ト発生手段と、このテストパケット発生手段により発生
されたテストパケットに他のデータパケットとの識別子
を付加して高速バスに送出するテストパケット送出手段
と、再送信テストパケットの識別子および宛先アドレス
を認識するテストパケット／宛先アドレス識別手段と、
テストパケットのデータ内容と再送信テストパケットの
データ内容とを比較して一致／不一致を判断する比較手
段とを含むテストパケ−／　）送受信部と、テストパケ
ットの識別子および宛先アドレスを認識するテストパケ
ット／宛先アドレス識別手段と、このテストパケット／
宛先アドレス識別手段により認識されたテストパケット
を一時蓄積する蓄積手段と、この蓄積手段に蓄積された
テストパケットの宛先アドレスと発信元アドレスとを入
れ替えて再送信テストパケットとして高速バスに再び送
信させる読出し制御手段とを含むテストパケット折り返
し部とを有する。

〔作用〕

本発明のバス試験方式では、テストパケット送受信部の
収容位置識別手段がパケット交換機中の物理収容位置を
認識し、テストパケット発生手段が収容位置識別手段に
より認識された収容位置情報を発信元アドレスとし定め
られたある値を宛先アドレスとしたテストパケットを発
生し、テストパケット送出手段がテストパケット発注手
段により発生されたテストパケットに他のデータパケン
トとの識別子を付加して高速バスに送出し、テストパケ
ット折り返し部のテストパケット／宛先アドレス識別手
段がテストパケットの識別子および宛先アドレスを認識
し、蓄積手段がテストパケット／宛先アドレス識別手段
により認識されたテストパケ７）を−時蓄積し、読出し
制御手段が蓄積手段に蓄積されたテストパケットの宛先
アドレスと発信元アドレスとを入れ替えて再送信テスト
パケットとして高速バスに再び送信させ、テストパケッ
ト送受信部のテストパケット／宛先アドレス識別手段が
再送信テストパケットの識別子および宛先アドレスを認
識し、比較手段がテストパケットのデータ内容と再送信
テストパケットのデータ内容とを比較して一致／不一致
を判断する。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明の一実施例に係るバス試験方式が適用
されたパケット交換機１の構成を示すブロック図である
。このパケット交換機１は、高速バス１１と、バス競合
調整部（以下、アービタという）１２と、アービタバス
１３と、制御部１４と、テストパケット送受信部２０と
、テストパケット折り返し部３０とを含んで構成されて
いる。

高速ハス１１は、パケット交換用の双方向の高速バスで
あり、図示していないが各加入者回路に接続され、高速
回線を介してデータ端末のパケットデータの交換を行っ
ている。

アービタ１２は、高速バス１１の使用権を１つのデータ
端末（テストパケット送受信部２０およびテストパケッ
ト折り返し部３０を含む）に与えるために競合を調整す
るものである。

アービタバス１３は、高速バス１１と並行しており、図
示されない各加入者回路（テストパケット送受信部２０
およびテストパケット折り返し部３０を含む）からの送
信権要求信号とアービタ１２からの送信権許可信号とを
扱う。

テストパケット送受信部２０およびテストパケット折り
返し部３０は、それぞれ他の加入者回路と同様に、高速
バス１工およびアービタバス１３に接続されており、ま
たテストパケット送受信部２０は、制御部１４とも接続
されている。

第２図を参照すると、テストパケット送受信部２０は、
収容位置識別回路２１と、テストパケット発生回路２２
と、アドレスフィルタ２３と、バス送出制御回路２４と
、テストパケット送出回路２５と、比較回路２６と、双
方向パスバッファ２７と、テストパケット識別回路２８
とを含んで構成されている。

収容位置識別回路２１は、パケット交換機１中の物理収
容位置情報を入力し、物理収容位置を認識して、認識し
た物理収容値１をテストパケット発生回路２２とアドレ
スフィルタ２３とに出力する。

テストパケット発生回路２２は、制御部１４゜バス送出
制御回路２４およびテストパケット送出回路２５にも接
続され、制御部１４からの命令に従って収容位置識別回
路２１により認識された物理収容位置を発信元アドレス
として定められたある値を宛先アドレスとするテストパ
ケットを発生し、バス送出制御回路２４に送信権の獲得
を要求する。

バス送出制御回路２４は、送信権要求信号をアービタバ
ス１３に出力し、アービタバス１３から送信権許可信号
を入力する。

テストパケット送出回路２５は、テストパケット発生回
路２２により発生されたテストパケットにテストパケッ
ト識別子を付加して、比較回路２６と双方向バスバッフ
ァ２７とに出力する。

双方向パスバッファ２７は、高速バス１１に接続され、
高速バス１１との間でパケットデータの送受を行う、双
方向パスバッファ２７は、バス送出制御回路２４からの
信号により送受信の方向が制御され、送信時にはテスト
パケット送出回路２５からのテストパケットを高速バス
１１に送信し、受信時には高速バス１１からの再送信テ
ストパケットをテストパケット識別回路２８に入力させ
る。

テストパケット識別回路２８は、再送信テストパケット
のテストパケット識別子を認識し、再送信テストパケッ
トであればアドレスフィルタ２３に入力させる。

アドレスフィルタ２３は、再送信テストパケットの宛先
アドレスを認識し、テストパケット送受信部２０への再
送信テストパケットであれば比較回路２６に入力させる
。

比較回路２６は、送信したテストパケットのデータ内容
と受信した再送信テストパケットのデータ内容とを比較
して、比較結果を制御部１４に通知する。

第３図を参照すると、テストパケット折り返し部３０は
、双方向バスバッファ３１と、テストパケット識別回路
３２と、アドレスフィルタ３３と、蓄積メモリ３４と、
メモリ書込み制御回路３５と、メモリ読出し制御回路３
６と、バス送出制御回路３７とを含んで構成されている
。

双方向パスバッファ３１は、高速バス１１に接続され、
高速ハス１１との間でパケットデータの送受を行う、双
方向パスバッファ３１は、バス送出制御回路３７からの
信号により送受信の方向が制御され、受信時には高速バ
ス１１からのテストパケットをテストパケット識別回路
３２に入力させ、送信時にはメモリ読出し制御回路３６
により蓄積メモリ３４から読み出された再送信テストパ
ケットを高速ハス１１に送信する。

テストパケット識別回路３２は、テストパケットのテス
トパケット識別子を認識し、テストパケットであればア
ドレスフィルタ３３に入力させる。

アドレスフィルタ３３は、テストパケットの宛先アドレ
スを認識し、テストパケット折り返し部３０へのテスト
パケットであれば蓄積メモリ３４に入力させる。

蓄積メモリ３４は、テストパケットを一時的に蓄積する
。蓄積メモリ３４の出力は、双方向パスハソファ３１に
接続されている。

テストパケット識別回路３２およびアドレスフィルタ３
３は、メモリ書込み制御回路３５にも接続されている。

メモリ書込み制御回路３５は、テストパケット識別回路
３２およびアドレスフィルタ３３からの制御信号に従っ
て、アドレスフィルタ３３からのテストパケットの蓄積
メモリ３４への書込みを制御する。また、メモリ書込み
制御回路３５は、テストパケットの蓄積メモリ３４への
書込み完了後に、バス送出制御回路３７に双方向パスバ
ッファ３１の高速バス１１の方向への切替えと送信権の
獲得とを要求する。

メモリ読出し制御回路３６は、バス送出制御回路３７か
らの送信権の獲得通知を受けて、蓄積メモリ３４に蓄積
されたテストパケットの宛先アドレスと発信元アドレス
とを入れ替えて再送信テストパケットとして双方向パス
バッファ３１に送出させる。

バス送出制御回路３７は、メモリ書込み制御回路３５か
らの指示を受けて、双方向パスバンファ３１の方向の切
替えを行わせるとともに、送信権要求信号をアービタバ
ス１３に送出し、アービタバス１３から送信権許可信号
を受信して、メモリ読出し制御回路３６に蓄積メモリ３
４からのテストパケットの読出しを行わせる。

第４図は、ＩＥＥＥ　（Ｉｎｓｔｉｔｕｔｅ　　。

ｆ　　　Ｅｌｅｃｔｒｉｃａｌ　　　ａｎｄ　　　Ｅｌ
ｅｃｔｒｏｎｉｃｓ　　Ｅｎｇｉｎｅｅｒｓ）８０２．
３Ｃ３ＭＡ／ＣＤ　　（Ｃａｒｒｉｅｒ　　　Ｓｅｎｓ
ｅＭｕｌｔｉｐｌｅ　　Ａｃｃｅｓｓ　　ｗｉｔｈ　　
Ｃｏ１１ｉｓｉｏｎ　　Ｄｅｔｅｃｔｉｏｎ）　　（Ｉ
ｓ○　（Ｉｎｔｅｒｎａｔｉｏｎａｌ　　Ｏｒｇａｎｉ
ｚａｔ　ｊ　ｏｎ　　　ｆｏｒ　　　５ｔａｎｄａｒｄ
ｉｚａｔｉｏｎ）　　　Ｉｓ　　（Ｉｎｔｅｒｎａｔｉ
ｏｎａｌＳｔａｎｄａｒｄ）８８０２−３）のパケット
の高速バス１１上のフォーマットの一例を示す図である
。ここでは、高速バス１１を１６ビツトのパラレルバス
として示しているが、もちろん他のピント幅でもかまわ
ない、他のプロトコルのパケットも同じ高速バス１１上
を通すために、パケットデータのプロトコルを区別する
ヘッダを付加し、このヘッダの中の１ピントをテストパ
ケット識別子と定義し、これが“１″のときにテストパ
ケットとする。

次に、このように構成された本実施例のバス試験方式の
動作について説明する。

テストパケット送受信部２０内の収容位置識別回路２１
は、テストパケット送受信部２０のパケット交換ＩＩＩ
中の物理収容位置を検出しており、その結果がテストパ
ケット発生回路２２およびアドレスフィルタ２３に通知
される。物理収容位置の検出方法は、ここでは示してい
ないが、テストパケット送受信部２０の実装位置を７１
−ドウエアで検出する方法等が考えられる。

テストパケット発生回路２２は、図示されていない制御
用端末からの操作、あるいはパケ−／　ト交換機１の本
体ソフトウェアにより、制御部１４からテスト実行の命
令を受けると、定められたある値（仮にＭとする）を宛
先アドレスとし、前記物理収容位置より作成した値（仮
にＮとする）を発信元アドレスとしたテストパケットを
発生する。

以下、このテストパケットをテストパケットＡとする。

テストパケットＡのフォーマットは、例えば第５図に示
すように、パケント長は１５１８Ｂ（ハイド）で固定と
し、データば００ＩＩ　（下付のＨは１６進数を示す、
以下同様）からＦＦＨの繰返しとする。

テストパケット発生回路２２でテストパケットＡの発生
が完了すると、バス送出制御回路２４は、アービタバス
１３を介してアービタ１２に対して送信権要求信号を送
出する。

アービタ１２からアービタハス１３を介して送信権許可
信号が返送されてくると、バス送出制御回路２４は、双
方向バスバッファ２７をテストパケット送受信部２０か
ら高速バス１１の方向にイネーブルにするとともに、テ
ストパケット送出図路２５から双方向パスバッファ２７
を介して高速バス１１にテストパケットＡを送出させる
。

テストパケットＡは、高速バス１１を介して伝送され、
テストパケット折り返し部３０に到達し、双方向パスバ
ッファ３１を通ってテストパケット識別回路３２に入力
される。

テストパケット識別回路３２は、到達したパケットの識
別子が“１”であるとき（すなわち、テストパケットＡ
であるとき）、テストパケットＡを通過させることによ
り、局データとして登録されている各加入者回路のアド
レスとテストパケットＡのアドレスとが重複した場合に
も両者を識別することができる。

次に、テストパケットａ別回路３２を通過したテストパ
ケットＡは、アドレスフィルタ３３に入力され、ここで
宛先アドレスがＭであれば通過して、テストパケット識
別回路３２とアドレスフィルタ３３との出力に応じてメ
モリ書込み制御回路３５がテストパケットＡを蓄積メモ
リ３４に書き込む。

テストバケツ）Ａの蓄積メモリ３４への書込みが終了す
ると、メモリ書込み制御回路３５からハス送出制御回路
３７にその旨が通知され、バス送出制御回路３７は、前
述したテストパケット送受信部２０内のバス送出制御回
路２４と同様に動作して、高速バス１１の使用権を獲得
する。

すると、バス送出制御回路３７は、メモリ読出し制御回
路３６に高速バス１１の使用権が獲得されたことを通知
するとともに、双方向パスバッファ３１をテストパケッ
ト折り返し部３０から高速バス１１の方向にイネーブル
とする。

メモリ読出し制御回路３６は、蓄積メモリ３４からテス
トパケソ）Ａを読み出す、この際、メモリ読出し制御回
路３６は、第５図に示したテストパケットへの宛先アド
レス（ＤＡ＝“Ｍ″）と発信元アドレス（ＳＡ＝“Ｎ”
）との順序を逆にして読み出し、第６図に示すようなテ
ストパケットＢとして、双方向パスバッファ３１を介し
て高速バス１１に送信させる。

テストパケットＢは、高速バス１１を介して伝送され、
再びテストバケット送受信部２０に到達し、テストパケ
ット折り返し部３０と同様の動作で、双方向バスバッフ
ァ２フ、テストパケフト識別回路２８およびアドレスフ
ィルタ２３を通過する。なお、アドレスフィルタ２３に
登録されているアドレスは、前述した収容位置識別回路
２１により設定された“Ｎ”となっている。

比較回路２６は、前述したテストパケット送出回路２５
から送出されたテストパケットＡのデータ内容とアドレ
スフィルタ２３を通過したテストバケツ）Ｈのデータ内
容とを比較し、比較結果を制御部１４に通知する。

したがって、制御部１４は、比較回路２６がら通知され
た比較結果に基づいて、テストパケット送受信部２０と
テストパケット折り返し部３０との間の高速バス１１の
正常性を確認することができる。

既述したように、パケット交換Ｉｌｌは、中に含む各モ
ジュールの実装位置をハードウェアで検出できるため、
テストパケット送受信部２０およびテストパケット折り
返し部３０は、それぞれパケット交換機１内の任意の物
理スロットに実装してよく、またテストパケット送受信
部２０を複数実装することも差し支えない。

また、本実施例では、テストパケット送受信部２０およ
びテストパケット折り返し部３ｏを独立したモジュール
として示しているが、各加入者回路にテストパケット送
受信部２０、高速バス１１の終端部にテストパケット折
り返し部３０をそれぞれ設ければ、各加入者回路と終端
との間の高速バス１１の正常性を確認することができる
。また、テストパケットＡの宛先アドレスを複数個設定
することができれば、テストパケット折り返し部３０を
複数設けることもできる。

このように、本実施例の説明が本発明を限定するもので
はない。

〔発明の効果〕

以上説明したように本発明は、テストパケット送受信部
でテストパケット送受信部の物理収容位置を認識してこ
れをテストパケットの発信元アドレスとし、別に設けた
テストパケット折り返し部の前もって定めたある値を宛
先アドレスとするテストパケットを自動生成して制御部
からの指示で高速バスに送信し、テストパケット折り返
し部でテストパケットの宛先アドレスと発信元アドレス
とを入れ替えて再送信テストパケットとしてテストパケ
ット送受信部に返送し、テストパケット送受信部で送信
したテストパケットのデータ内容と受信した再送信テス
トパケットのデータ内容とを比較することにより、高速
バスの正常性を簡単な構成で迅速に試験することができ
るという効果がある。

また、高速バス上のテストパケットにテストパケット識
別子を設けて通常のパケットと区別することにより、ネ
ットワーク運用中にもサービスに支障なく高速バスの試
験を行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るバス試験方式が適用さ
れたパケット交換機の構成を示すブロック図、 第２図は第１図中のテストパケット送受信部の詳細ブロ
ック図、 第３図は第１図中のテストパケット折り返し部の詳細ブ
ロック図、 第４図は第１図中の高速バス上のパケットデータのフォ
ーマントの一例を示す図、 第５図は送信テストパケットの一例を示す図、第６図は
再送信テストパケットの一例を示す図である。 図において、 １・・・パケット交換機、 １１・・高速バス、 １２・・バス競合調整部（アービタ）、１３・・アービ
タバス、 １４・・制御部、 ２０・・テストパケット送受信部、 ２１・・収容位置識別回路、 ２２・・テストパケット発生回路、 ２３・・アドレスフィルタ、 ２４・・バス送出制御回路、 ２５・・テストパケット退出回路、 ２６・・比較回路、 ２７・・双方向バスバッファ、 ２８・・テストパケット識別回路、 ３０・・テストパケット折り返し部、 ３１・・双方向パスバッファ、 ３２・・テストパケット識別回路、 ３３　・ ３４　・ ３５　・ ３６　・ ３７　・ ・アドレスフィルタ、 ・蓄積メモリ、 ・メモリ書込み制御回路、 ・メモリ読出し制御回路、 ・バス送出制御回路である。

Claims (1)

1. 【特許請求の範囲】 パケットデータを送受するデータ端末を加入者回路に収
   容し、データ端末からのパケットデータを一時蓄積して
   、高速バスの使用権を得た加入者回路が該パケットデー
   タを高速バスに対して送信することで交換動作を行うパ
   ケット交換機において、 パケット交換機中の物理収容位置を認識する収容位置識
   別手段と、この収容位置識別手段により認識された収容
   位置情報を発信元アドレスとし定められたある値を宛先
   アドレスとしたテストパケットを発生するテストパケッ
   ト発生手段と、このテストパケット発生手段により発生
   されたテストパケットに他のデータパケットとの識別子
   を付加して高速バスに送出するテストパケット送出手段
   と、再送信テストパケットの識別子および宛先アドレス
   を認識するテストパケット／宛先アドレス識別手段と、
   テストパケットのデータ内容と再送信テストパケットの
   データ内容とを比較して一致／不一致を判断する比較手
   段とを含むテストパケット送受信部と、 テストパケットの識別子および宛先アドレスを認識する
   テストパケット／宛先アドレス識別手段と、このテスト
   パケット／宛先アドレス識別手段により認識されたテス
   トパケットを一時蓄積する蓄積手段と、この蓄積手段に
   蓄積されたテストパケットの宛先アドレスと発信元アド
   レスとを入れ替えて再送信テストパケットとして高速バ
   スに再び送信させる読出し制御手段とを含むテストパケ
   ット折り返し部と を有することを特徴とするバス試験方式。