JPH04123448A - 半導体実装装置 - Google Patents

半導体実装装置

Info

Publication number
JPH04123448A
JPH04123448A JP2242513A JP24251390A JPH04123448A JP H04123448 A JPH04123448 A JP H04123448A JP 2242513 A JP2242513 A JP 2242513A JP 24251390 A JP24251390 A JP 24251390A JP H04123448 A JPH04123448 A JP H04123448A
Authority
JP
Japan
Prior art keywords
film
chip
lead
inner lead
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2242513A
Other languages
English (en)
Inventor
Tomoaki Takubo
知章 田窪
Hiroshi Tazawa
田沢 浩
Yoshiharu Tsuboi
義治 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2242513A priority Critical patent/JPH04123448A/ja
Priority to US07/757,523 priority patent/US5220486A/en
Priority to KR1019910015945A priority patent/KR950014677B1/ko
Priority to DE4130569A priority patent/DE4130569A1/de
Publication of JPH04123448A publication Critical patent/JPH04123448A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/70Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77Auxiliary members characterised by their shape
    • H10W40/778Auxiliary members characterised by their shape in encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/464Additional interconnections in combination with leadframes
    • H10W70/466Tape carriers or flat leads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/877Bump connectors and die-attach connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、IC,LSIなどの半導体素子を実装するフ
ィルムキャリアを用いた半導体装置に関する。
(従来の技術) ICやLSIなどの半導体装置の高集積化が進むにつれ
て、入出力信号や電源を供給するための半導体素子(以
下、チップという)上の電極パッド数は益々増え、消費
、電力も増大して動作速度が速くなってきている。これ
まで、パッケージ内部配線とチップ上の端子との間は、
ボンディングワイヤで接続する方法が多く行われていた
が、半導体装置の高集積化が進み、ポンディングパッド
が高密度になるとボンディングツールが隣接するワイヤ
と接触してボンディングができなくなったり、ポンディ
ングパッドの大きさやピッチをある程度以上小さくでき
ないためにチップサイズを余り小さくできず、チップ上
での信号配線長を短くできないという問題等もある。こ
のような問題を避けるために、テープキャリアを用いた
いわゆるTAB (Tape Automated B
onding)技術が提唱されている。この方法は、長
尺状の可撓性樹脂フィルム基板上に金属配線を施し、こ
れと前記チップの入出力電極パッドとをバンブといわれ
る突起電極を介して接続を行う技術であって、これをG
aAs集積回路などの速い動作速度が要求される半導体
装置の実装に適用することにより多数の入出力電極ノ<
・ンドおよび高速動作に対応することが可能になる。
第4図(a)〜(b)は、従来のTAB方法に用いられ
るフィルムキャリアおよびチ・ノブが搭載された状態を
示す図である。フィルムキャリア基材となる樹脂フィル
ム(以下、フィルムという)20は、可撓性を有するポ
リイミド樹脂やポリエステルなどのプラスチックからな
る絶縁材料から形成されている。このフィルム20は、
帯状部材であり、その両側縁には長手方向にフィルムを
移動させる送り孔13が所定の間隔をもって設けられて
おり、軸方向中央部には、チップ1を載置するための開
口部2が形成されている。また、このチップ載置用開口
部2には、この開口部の各辺に対向するように所定の間
隔をおいて細長い台形の開口部4が、チップ載置用開口
部2を囲むように4つ形成されている。この4つの台形
の開口部4を隔てるフィルムは、4本の細い架橋部14
となっており、この4本の架橋部が中心部とその周辺部
に形成された開口部の間のフィルム領域3を支持する、
配線6は主としてこの開口部間のフィルム領域3上に形
成される、この配線6は、通常のフオトエ・ソチング技
術を用いてフィルム20に形成されるので、セラミック
パッケージ内のリード配線に比較してリード配線の配線
幅や間隔を十分小さく、かつ、高精度に設定することか
できる。この配線6は、端に外部接続端子であるアウタ
ーリード7と他端にインナーリード5を備えており、そ
れらの中間は、いわゆる中間リードと云われていて前記
フィルム20の開口部間の領域3によって支持されてい
る。インナー リード5は、チップ1内の電極/り・ソ
ドとバンブ電極(図示せず)を介して直接接続される。
したかって、このリードの先端は、チップ搭載用開口部
2まで延びている。一方、アウターリード7は前記開口
部2の周囲に形成されたアウターリード用開口部4上に
配置されている。このフィルム20上の配線6は、チッ
プ1上の電極パッドがチップの各辺に沿って規則正しく
配置されているので、通常は各辺につながるリード群が
、それぞれ同一のパターンを有するように配置されてい
る。したがって、各辺の配線パターン間は、アウター 
リード用開口部4で囲まれたほぼ正方形の部分の対角線
上にあり、その部分は、リードが形成されていない比較
的広いマージン部になっている。ここに形成される配線
パターンは、このように規則正しい形をしているとは限
らない。たとえば、バイポーラICなどにその例が多く
見られるように、チップ上の電極パッドが不均等に配列
されていると、それに応じて配線パターンは変形する場
合がある。このような場合は、必しも前記の配線パター
ン間が前記対角線上にあるとは限らず、多少離れること
もある。チップ1の裏面は、放熱基板9に接着剤lOを
介して固定さると共にフィルム下面に設けられた金属配
線面8とも接着剤11を介して接続されている。なお接
着剤10.11とじては、例えばポリイミドよりなるダ
イボンディング剤などが使用される。放熱基板9はアル
ミニウムや銅系の合金等よりなる金属であり、チップ1
が搭載されるべき部分が略チップの厚さ分、例えば50
0μI程度の厚さで凹形状となっている。
この装置を組み立てるには、まずチップ1を放熱基板9
上に接着剤31で固定した後、放熱基板付チップの電極
パッドとインナーリード5が接合されるように位置合わ
せをして、放熱基板9とフィルム裏面に設けられた配線
面8を接着剤11等で接続する。この後にチップ1のパ
ッドと、インナーリード5は接合用金属バンブにより接
合されることになる。
このようにして組み立てられた半導体装置のインナーリ
ード5付近の断面は(第4図(a))フィルム上の配線
6よりチップ1の電極パッドが低いため、折れ曲った形
となる。これは、チップ1の電極パッドがフィルム上の
配線6より高い場合インナーリード5がチップのエツジ
に当たり、電気的にショートする恐れが生じるためであ
る。従つて、フィルム上の配線6よりチップ1の電極パ
ッドは低くなるように設定される。しかし、この高さの
差は接着剤の厚さのばらつきや、チップ裏面を研磨しチ
ップの厚さをうすくする場合にはそのチ・ツブの厚さの
ばらつきなどにより設計値より大きくなることがある。
その場合、インナーリード5の折れ曲がりが大きくなり
、インナーリードが該部分で切断されてしまうという問
題が生じる。
とくに多ビンになると、インナーリードピッチの縮小化
にともないインナーリードの巾や厚さが小さくなり、イ
ンナーリードの機械的強度が低下する為、該折れ曲がり
部で切断されやすくなる傾向にある。又、これを回避す
るために、インナーリード長を長くすることが考えられ
るが前述した機械的強度の低下により、製造過程でイン
ナーリードが破損しないためには、その長さにも制限が
ある。又インナーリードを長くすることは電気的特性の
面から見て、インダクタンスの増加をまねき高速な信号
を劣化させるという問題を生じさせる。
(発明が解決しようとする課題) 以上のようにLSIが高集積化し、ピン数が多くなると
インナーリードピッチの縮小化が計られインナーリード
巾及び厚さが小さくなることによるインナーリード強度
の低下が生じ、インナーリードボンディング時に、イン
ナーリードが折れ曲がりが生じた際該部分において破断
が起こるという問題が生じていた。
本発明は、上記の事情に鑑み発明されたもので、インナ
ーリードに生じる力を小さくし、折れ曲がりを小さくし
該部分における破断が起こらないような構造の半導体装
置提供することを目的としている。
C発明の構成コ (課題を解決するための課題) 上記目的を達成するために、本発明の半導体装置は、フ
ィルムキャリアのチップ搭載部に設けられたフィルム開
口部において、インナーリードを支えるフィルムがイン
ナーリードボンディング時に変形し折れ曲がるように、
フィルム開口部周辺に複数の切り込みを設けた構成とす
る。
(作  用) このような構成とすることによりインナーリードボンデ
ィング時にチップ上の電極パッドよりインナーリードが
かなりの差をもって上方にあっても、インナーリードを
支えるフィルムが変形し、インナーリードが大きく折れ
曲がることを防ぎ結果としてインナーリード破断を防ぐ
ことが出来る。
(実施例) 実施例1 以下本発明の実施例を図面を参照して説明する。
第1図(a)は第1の実施例に用いられるフィルムキャ
リアの平面図、第1図(b)は第1図(a)に示された
フィルムキャリアのA−A’断面図である。まずフィル
ムキャリアの基板は例えば、ポリイミドのフィルム20
からなる。フィルムは両側端に所定間隔に送り孔13が
形成されているのは前述した従来のものと同じである。
その他チップ1を載置する開口部2、この開口部2を囲
むアウターリードを支持する開口部4および開口部2.
4に囲まれた領域に配線が形成されるフィルム領域3が
形成されているのも同様である。この領域にリード群6
が形成される。これらのリードは、この領域の中心に形
成された開口部2に載置された例えば、GaAs半導体
チップの電極パッドに接続されている。電極パッドとリ
ードとはバンブ電極を介して接続される。各リードはた
とえば銅箔をフォトエツチングして形成される。この銅
箔の上には、Ni−8nもしくはNi−Auメツキが施
される。ここで、フィルム20の厚さは25〜125μ
■であり、リードの厚さは15〜35μm程度である。
また前記フィルム領域3は大体7韻角であり、この中心
に2關角のチップが配置されている。
チップ1を載置する開口部2の四隅のリードを支えるフ
ィルム上に切込み部I2を形成する。この場合は3角形
に近いものである。フィルムの開口には他の開口と同じ
く金型による打ち抜きでもよいしポリイミド樹脂をエツ
チングする方法でもかまわない。ここでこの切り込み部
分の大きさは3角形の短辺が100μ麿、他の長辺が5
00μ麿程度の大きさであるが、特にこの大きさに限定
されるものではなく、フィルムの大きさ、チップの大き
さ、フィルムの厚さ等によって適宜の大きさに決められ
る。その形は、長細い三角形であり、4つとも同じ大き
さであるが、これもとくにこの形に限定されるものでな
く、フィルムの大きさ、フィルムの厚さ、開口部4辺の
それぞれのインナーリードの数やピッチ等によって適宜
、その形が四角形などの多角形でもよいし、曲線で形成
される形でもよく、互いの形が異なってもよい。
チップ1の裏面には、放熱基板9に接着剤If)を介し
て固定されると共にフィルム下面に設けられた金属配線
面8とも接着剤11を介して接続されている。この接着
剤lOと11としてはポリイミドよりなるダイボンディ
ング剤であり、その厚さは10〜30μm程度である。
放熱基板9は、銅系の合金よりなる金属であり、チップ
1が載置されるべき部分が略チップの厚さ分、約50(
l u−程度の厚さで凹形状となっている。このように
して構成されたときにインナーリード下面と、チップ1
の電極パッド上に形成された接続用Auや半田等の金属
バンブ(図示せず)の上面との差は100〜150μm
程度となった状態でインナーリードボンディングが行な
われインナーリードと電極パッドが熱圧着される。その
時、第1図(b)のように、フィルム部が変形すること
により、インナーリード部5の過度な変形を防ぐことが
出来、インナーリードの破断を起こすことがない。
第2図(a) 、 (b)を参照して第2の実施例を説
明する。
この例は、チップ1を載置する開口部2の四隅のリード
を支えるフィルム上に設けられた切り込み部12の形状
が実施例1と異なり、長方形であることに特徴がある、
ここでこの短辺の長さが100μ誼長辺の長さが500
μ−程度である。実施例1で記述したようにこれらの切
り込みの形、大きさはフィルムの大きさ、チップの大き
さフィルムの厚さ、開口部4辺のそれぞれのインナーリ
ードのピッチ等によって、適宜選択され、切り込み部同
志の形や大きさも互いに異っていてよい。
第3図(a) 、 (b)を参照して第3の実施例を説
明する。
この例は、チップ1を載置する開口部2の四隅のリード
を支えるフィルム上に設けられた切り込み部の他に、該
四辺のインナーリード間のフィルムにも切り込みを設け
たところに特徴がある。ここで四隅に設けられた切り込
み部の形状及び大きさは実施例1のものと同じである。
四辺のインナーリード間のフィルムに設けられた切り込
み部の形は長方形でありその短辺の長さは100μm、
長辺の長さは500μm程度である。この場合実施例1
.2で記述したように、これらの切り込みの形。
大きさはフィルムの大きさ、チップの大きさ、開口部4
辺のそれぞれのインナーリードのピッチ等によって適宜
選択され、切り込み部同志の大きさや形も互いに異なっ
ていてよい。更に、該スリットを入れることが出来るよ
うな領域を作るように、フィルム上の配線6及びインナ
ーリードを迂回させるようにしても何ら差しつかえない
C発明の効果] 以上述べたように、本発明によれば、フィルムキャリア
のチップが載置される開口部周辺の樹脂フィルムに切り
込み部を適宜形成することにより、インナーリードとチ
ップ上のパッド電極を接続用金属バンブを介して接続す
る際に、開口部周辺のフィルム部分から変形、折れ曲が
ることにより、インナーリードの過度な変形、折れ曲が
りを少なくし、インナーリード破断を防ぐことが出来る
ようになる。
【図面の簡単な説明】
第1図、第2図及び第3図は本発明の詳細な説明する図
、第4図は従来例を説明する図である。 図において、 1・・・チップ、2・・・チップ搭載用開口部、4・・
・アウターリード用開口部、5・・・インナーリード、
6・・・金属配線、7・・・アウターリード、8・・・
裏面金属配線、9・・・放熱基板、10.11・・・接
着剤、12・・・切り込み部。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体素子に対応して開口部が設けられた可撓性
    フィルムと、この可撓性フィルム上に設けられた配線と
    、前記開口部周辺の可撓性フィルムに設けられた切り込
    みとを備えたことを特徴とする半導体実装装置。
  2. (2)半導体素子と、この半導体素子に対応して開口部
    が設けられた可撓性フィルムと、この可撓性フィルム上
    に設けられた配線と、前記開口部周辺の可撓性フィルム
    に設けられた切り込みとを備えたことを特徴とする半導
    体実装装置。
  3. (3)半導体素子裏面に取付けられた放熱手段を備えた
    ことを特徴とする請求項(2)記載の半導体実装装置。
JP2242513A 1990-09-14 1990-09-14 半導体実装装置 Pending JPH04123448A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2242513A JPH04123448A (ja) 1990-09-14 1990-09-14 半導体実装装置
US07/757,523 US5220486A (en) 1990-09-14 1991-09-11 Ic packing device
KR1019910015945A KR950014677B1 (ko) 1990-09-14 1991-09-13 Ic 실장장치
DE4130569A DE4130569A1 (de) 1990-09-14 1991-09-13 Ic-paketiereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2242513A JPH04123448A (ja) 1990-09-14 1990-09-14 半導体実装装置

Publications (1)

Publication Number Publication Date
JPH04123448A true JPH04123448A (ja) 1992-04-23

Family

ID=17090225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2242513A Pending JPH04123448A (ja) 1990-09-14 1990-09-14 半導体実装装置

Country Status (4)

Country Link
US (1) US5220486A (ja)
JP (1) JPH04123448A (ja)
KR (1) KR950014677B1 (ja)
DE (1) DE4130569A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
JP2586344B2 (ja) * 1994-09-30 1997-02-26 日本電気株式会社 キャリアフィルム
KR0155843B1 (ko) * 1995-07-07 1998-12-01 이대원 반도체장치
JP2000216188A (ja) 1999-01-22 2000-08-04 Seiko Epson Corp ワイヤボンディング方法、半導体装置、回路基板、電子機器及びワイヤボンディング装置
JP3555927B2 (ja) * 1999-04-07 2004-08-18 Necエレクトロニクス株式会社 テープキャリアパッケージ
JP2000323599A (ja) * 1999-05-13 2000-11-24 Nec Corp Lsiのパッケージ構造
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
DE102004042145A1 (de) * 2004-08-31 2006-03-02 Infineon Technologies Ag Chipmodul

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920454A (en) * 1983-09-15 1990-04-24 Mosaic Systems, Inc. Wafer scale package system and header and method of manufacture thereof
US4782589A (en) * 1987-04-06 1988-11-08 Dennis Richard K Process of connecting lead frame to a semi-conductor device and a device to effect same
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
JP2601867B2 (ja) * 1988-03-31 1997-04-16 株式会社東芝 半導体集積回路実装基板、その製造方法および半導体集積回路装置
JPH02121342A (ja) * 1988-10-28 1990-05-09 Ibiden Co Ltd フィルムキャリア
JPH02121344A (ja) * 1988-10-28 1990-05-09 Ibiden Co Ltd フィルムキャリア
JPH02180039A (ja) * 1989-01-04 1990-07-12 Nec Corp フィルムキャリアデバイスの接続方法
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置

Also Published As

Publication number Publication date
US5220486A (en) 1993-06-15
DE4130569A1 (de) 1992-03-19
KR950014677B1 (ko) 1995-12-13

Similar Documents

Publication Publication Date Title
CA1252912A (en) Semiconductor package with high density i/o lead connection
US8044509B2 (en) Semiconductor device
US4949224A (en) Structure for mounting a semiconductor device
KR100590634B1 (ko) 반도체 장치
US5569956A (en) Interposer connecting leadframe and integrated circuit
JPH04123448A (ja) 半導体実装装置
TW487996B (en) Wiring substrate and semiconductor device
JP2002134674A (ja) 半導体装置およびその製造方法
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPH04233244A (ja) 集積回路アセンブリ
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
USRE36894E (en) Semiconductor package with high density I/O lead connection
JPH03174749A (ja) 半導体装置
KR970001891B1 (ko) 반도체장치와 반도체장치의 제조방법
JP2961839B2 (ja) 集積回路装置
JP2507852B2 (ja) 半導体装置
JPH07283274A (ja) 半導体装置及び接合シート
JP2002026179A (ja) 半導体装置およびその製造方法
JPH04359464A (ja) 半導体装置
JPH0982752A (ja) 半導体装置
JPH0834282B2 (ja) 半導体装置用リードフレーム
JPH0372643A (ja) 半導体装置
JP2600898B2 (ja) 薄型パッケージ装置
JP3194300B2 (ja) 半導体装置
JP2004228264A (ja) リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法