JPH0834282B2 - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH0834282B2 JPH0834282B2 JP63274761A JP27476188A JPH0834282B2 JP H0834282 B2 JPH0834282 B2 JP H0834282B2 JP 63274761 A JP63274761 A JP 63274761A JP 27476188 A JP27476188 A JP 27476188A JP H0834282 B2 JPH0834282 B2 JP H0834282B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- semiconductor element
- frame
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は電極の数が多い半導体素子を搭載するのに好
適の半導体装置用リードフレームに関する。
適の半導体装置用リードフレームに関する。
[従来の技術] 樹脂封止型半導体装置(以下、プラスチックパッケー
ジという)に使用される従来のリードフレームは、第8
図に示すように、外部導出用リード(以下、外部リード
という)1aと、半導体素子搭載部(以下、アイランドと
いう)3aと、外部リード1aとアイランド3aとの間に外部
リード1aに接続されて配設された内部リード4aとを備え
ている。このリードフレーム2aに対し、そのアイランド
3aに半導体素子(図示せず)を固着し、内部リード4aと
半導体素子とを金属細線(以下、ワイヤという)により
ボンディングした後、外部リードが露呈するように半導
体素子及びワイヤをエポキシ樹脂等で封止することによ
り樹脂封止型半導体装置が製造される。
ジという)に使用される従来のリードフレームは、第8
図に示すように、外部導出用リード(以下、外部リード
という)1aと、半導体素子搭載部(以下、アイランドと
いう)3aと、外部リード1aとアイランド3aとの間に外部
リード1aに接続されて配設された内部リード4aとを備え
ている。このリードフレーム2aに対し、そのアイランド
3aに半導体素子(図示せず)を固着し、内部リード4aと
半導体素子とを金属細線(以下、ワイヤという)により
ボンディングした後、外部リードが露呈するように半導
体素子及びワイヤをエポキシ樹脂等で封止することによ
り樹脂封止型半導体装置が製造される。
ここで、上記半導体装置(以下、パッケージという)
の製造工程のうち、半導体素子上の電極(以下、パッド
という)とアイランド3aの周囲に配列された内部リード
4aとをワイヤで結ぶボンディング工程においては、最近
の半導体素子能力の向上に伴い、パッド数が著しく増加
しているため、種々の問題が生じてきている。特に、最
近は500乃至1000リードのボンディングが要求されてお
り、これらのリード数又はそれ以上のリード数について
のボンディングを考えた場合、従来のリードフレームで
は殆ど対処することができない。
の製造工程のうち、半導体素子上の電極(以下、パッド
という)とアイランド3aの周囲に配列された内部リード
4aとをワイヤで結ぶボンディング工程においては、最近
の半導体素子能力の向上に伴い、パッド数が著しく増加
しているため、種々の問題が生じてきている。特に、最
近は500乃至1000リードのボンディングが要求されてお
り、これらのリード数又はそれ以上のリード数について
のボンディングを考えた場合、従来のリードフレームで
は殆ど対処することができない。
例えば、1000リードのワイヤボンディングを考えた場
合、以下のような問題点が考えられる。
合、以下のような問題点が考えられる。
半導体素子サイズが一辺長で15mmまで大型化した場
合においても、パッドピッチは約60μm以下にせざるを
得ず、この60μmはパッドピッチ限界をはるかに超えて
いる。一般に、ワイヤの熱圧着ボンディングには第9図
に示すようなボンディングツール5aを使用する。先ず、
Au等のワイヤ6aの先端に、電気放電等によりボール7aを
形成し、このボール7aを加熱しつつ半導体素子8aの上の
パッド9aにボンディングツール5aにより押し付けてボン
ディングする。しかし、パッドピッチが小さくなると、
ボンディングツールが直前にボンディングしたワイヤと
接触してワイヤを押し倒す等の事故が発生し易くなる。
また、圧着後のボール径は接着強度上最低でも約50乃至
60μm必要である。これらのことから、パッドピッチを
小さくすることには限界があり、ボンディング技術上の
改良を加えても最小パッドピッチは100乃至120μmが現
状の一般的な限界である。
合においても、パッドピッチは約60μm以下にせざるを
得ず、この60μmはパッドピッチ限界をはるかに超えて
いる。一般に、ワイヤの熱圧着ボンディングには第9図
に示すようなボンディングツール5aを使用する。先ず、
Au等のワイヤ6aの先端に、電気放電等によりボール7aを
形成し、このボール7aを加熱しつつ半導体素子8aの上の
パッド9aにボンディングツール5aにより押し付けてボン
ディングする。しかし、パッドピッチが小さくなると、
ボンディングツールが直前にボンディングしたワイヤと
接触してワイヤを押し倒す等の事故が発生し易くなる。
また、圧着後のボール径は接着強度上最低でも約50乃至
60μm必要である。これらのことから、パッドピッチを
小さくすることには限界があり、ボンディング技術上の
改良を加えても最小パッドピッチは100乃至120μmが現
状の一般的な限界である。
パッド数の増加により、アイランド周囲に配列する
リード数が増加する。しかし、リードフレームの製造能
力に限界があること、及びワイヤが半導体素子又はアイ
ランドの縁に接触しないように、ワイヤループを正常に
形成するためのワイヤ長さに制約があること等の理由に
よって、アイランド周囲に配列可能なリード数には限度
がある。
リード数が増加する。しかし、リードフレームの製造能
力に限界があること、及びワイヤが半導体素子又はアイ
ランドの縁に接触しないように、ワイヤループを正常に
形成するためのワイヤ長さに制約があること等の理由に
よって、アイランド周囲に配列可能なリード数には限度
がある。
一般にリードフレームの厚さは100μmが現状で最も
薄いものであるが、このときリードピッチのエッチング
製造上の限界は一般的には約200μmである。従って、1
000リードの場合、一辺長が約50mmの正方形の4辺の位
置にリード先端が配置される。このとき、半導体素子サ
イズが一辺長で15mmであっても、ワイヤの長さはワイヤ
に角度をもたせてボンディングすることを考慮すると約
18乃至25mmにもなり、ワイヤ長の限界が通常数mmである
ことを考えるとこの限界をはるかに超えている。
薄いものであるが、このときリードピッチのエッチング
製造上の限界は一般的には約200μmである。従って、1
000リードの場合、一辺長が約50mmの正方形の4辺の位
置にリード先端が配置される。このとき、半導体素子サ
イズが一辺長で15mmであっても、ワイヤの長さはワイヤ
に角度をもたせてボンディングすることを考慮すると約
18乃至25mmにもなり、ワイヤ長の限界が通常数mmである
ことを考えるとこの限界をはるかに超えている。
以上の主要な問題点の他に、ワイヤボンディングに関
してはボンディングの高精度化及び半導体素子搭載の高
精度化等があるが、これらは装置の改良により実現可能
であると考えられる。
してはボンディングの高精度化及び半導体素子搭載の高
精度化等があるが、これらは装置の改良により実現可能
であると考えられる。
更に、多数リード化により、リード曲がりを主因とす
るリードフレームの製造歩留の低下、樹脂封止時のワイ
ヤ変形による電気的ショートの発生、パッケージの大型
化に伴う樹脂封止の困難性と熱的衝撃試験時における樹
脂クラックの発生及び外部リードピッチの縮小化に伴う
外部リード曲がりの発生等の多くの問題点があり、多数
リードパッケージを実現する上ではこれらもあわせて考
慮する必要がある。
るリードフレームの製造歩留の低下、樹脂封止時のワイ
ヤ変形による電気的ショートの発生、パッケージの大型
化に伴う樹脂封止の困難性と熱的衝撃試験時における樹
脂クラックの発生及び外部リードピッチの縮小化に伴う
外部リード曲がりの発生等の多くの問題点があり、多数
リードパッケージを実現する上ではこれらもあわせて考
慮する必要がある。
以上多くの問題点からプラスチックパッケージについ
ては、約200リード前後のリードフレームが実用化され
ているにすぎない。
ては、約200リード前後のリードフレームが実用化され
ているにすぎない。
これに対して、500リード又はそれ以上のリード数の
ボンディングを実現しているものとしては、セラミック
パッケージ、フィルムキャリヤパッケージ又はフリップ
チップ等がある。
ボンディングを実現しているものとしては、セラミック
パッケージ、フィルムキャリヤパッケージ又はフリップ
チップ等がある。
セラミックパッケージは、プラスチックパッケージと
同様に、ワイヤボンディングが一般的である。この場合
に、第10図及び第11図に示すように、セラミックパッケ
ージ30上に搭載された半導体素子31のパッド32とパッケ
ージ30のステッチランドに形成された内部リード33の接
続部とを二列に且つ千鳥配列にすることにより、実質上
のパッドピッチ及び内部リードピッチを半減させる効果
を利用している。これにより、例えば、一列のパッドピ
ッチが120μmであっても、千鳥配列により実質的には6
0μmのパッドピッチが実現されたことになる。内部リ
ード側もセラミックパッケージ10aの多層構造を利用し
て千鳥配列にすることにより、内部リード幅を十分なも
のにすることができ、内部リードピッチの半減を実現し
ている。更に、多層構造により内側と外側のワイヤに高
さ方向の差を効果的に生じさせ、ワイヤにショートを防
止するのに有効な構造としている。
同様に、ワイヤボンディングが一般的である。この場合
に、第10図及び第11図に示すように、セラミックパッケ
ージ30上に搭載された半導体素子31のパッド32とパッケ
ージ30のステッチランドに形成された内部リード33の接
続部とを二列に且つ千鳥配列にすることにより、実質上
のパッドピッチ及び内部リードピッチを半減させる効果
を利用している。これにより、例えば、一列のパッドピ
ッチが120μmであっても、千鳥配列により実質的には6
0μmのパッドピッチが実現されたことになる。内部リ
ード側もセラミックパッケージ10aの多層構造を利用し
て千鳥配列にすることにより、内部リード幅を十分なも
のにすることができ、内部リードピッチの半減を実現し
ている。更に、多層構造により内側と外側のワイヤに高
さ方向の差を効果的に生じさせ、ワイヤにショートを防
止するのに有効な構造としている。
しかしながら、セラミックパッケージの製造上、内部
リード33は、厚膜印刷により形成したパターンを焼成し
て形成するため、内部リードピッチは200乃至300μm程
度が限界であり、従って千鳥配列にしても100乃至150μ
mが限界となる。また、ワイヤに角度を持たせてボンデ
ィングすると、隣接する内部リードとショートするの
で、原則的には第10図に示すようにパッド32と内部リー
ド33とは一直線上に結ぶ位置に配列した方が良く、結
局、パッドピッチも100乃至150μmとなる。
リード33は、厚膜印刷により形成したパターンを焼成し
て形成するため、内部リードピッチは200乃至300μm程
度が限界であり、従って千鳥配列にしても100乃至150μ
mが限界となる。また、ワイヤに角度を持たせてボンデ
ィングすると、隣接する内部リードとショートするの
で、原則的には第10図に示すようにパッド32と内部リー
ド33とは一直線上に結ぶ位置に配列した方が良く、結
局、パッドピッチも100乃至150μmとなる。
内部リードパターンの形成を厚膜印刷から薄膜蒸着等
の方法に変更することにより、パターンの微細化を図る
ことができるが、製造コストが極めて高くなる。また、
配列を三重又は四重にすれば、更に多数リード化が可能
であるが、ボンディング上の問題がある。従ってセラミ
ックパッケージとしては、500リード前後が妥当な限界
であると考えられる。
の方法に変更することにより、パターンの微細化を図る
ことができるが、製造コストが極めて高くなる。また、
配列を三重又は四重にすれば、更に多数リード化が可能
であるが、ボンディング上の問題がある。従ってセラミ
ックパッケージとしては、500リード前後が妥当な限界
であると考えられる。
なお、セラミックパッケージと略々同様の構造をセラ
ミックの代わりにガラスエポキシ基板を利用した多層樹
脂基板で実現することができる。
ミックの代わりにガラスエポキシ基板を利用した多層樹
脂基板で実現することができる。
このとき、内部リードは基板上に接着されたCu箔をエ
ッチング法によりパターン形成して得るため、Cu箔の厚
さを薄くすることにより内部リードピッチを縮小化する
ことは可能である。このため、千鳥配列と組合せること
により、100乃至120μmの内部リードピッチを実現する
可能性は十分にあるといえる。
ッチング法によりパターン形成して得るため、Cu箔の厚
さを薄くすることにより内部リードピッチを縮小化する
ことは可能である。このため、千鳥配列と組合せること
により、100乃至120μmの内部リードピッチを実現する
可能性は十分にあるといえる。
ところで、セラミック及び多層樹脂基板のパッケージ
は、多数リードの場合は第11図に示す如く、パッケージ
の下面に格子状に外部リード35を設けた所謂PGA(ピン
グリッド アレイ)構造を一般的に有している。
は、多数リードの場合は第11図に示す如く、パッケージ
の下面に格子状に外部リード35を設けた所謂PGA(ピン
グリッド アレイ)構造を一般的に有している。
いずれのパッケージも、多数リード化に有利であるこ
と、熱放散性が比較的良好であること、高密度実装が可
能であること等幾つかの利点を有しているが、コスト的
な面ではプラスチックパッケージの数倍になり、このた
めプラスチックパッケージを多数リード化する技術の開
発が重要な課題となっている。
と、熱放散性が比較的良好であること、高密度実装が可
能であること等幾つかの利点を有しているが、コスト的
な面ではプラスチックパッケージの数倍になり、このた
めプラスチックパッケージを多数リード化する技術の開
発が重要な課題となっている。
フィルムキャリヤパッケージにおいては、第12図及び
第13図に示す如く、搬送及び位置決め用のスプロケット
ホール41と、半導体素子40が入るデバイスホール42とを
有するポリイミド等からなる絶縁フィルム上に、Cu箔を
接着した後これをエッチングすることにより、内部リー
ド43,外部リード44及び電気選別用パッド45を形成して
フィルムキャリヤテープ46が構成されている。そして、
こ内部リード43と半導体素子40のパッド上に設けた金属
突起物であるバンプ47とをボンディングし、必要に応じ
て樹脂封止を行なってフィルムキャリアパッケージが製
造される。フィルムキャリヤパッケージを実装する場合
は、外部リード44を所望の長さに切断してリードと半導
体素子をフィルムキャリヤテープ46から分離した後、接
着剤等により半導体素子40をプリント基板上に固着し、
外部リード44をプリント基板上のボンディングパッドに
ボンディングする。
第13図に示す如く、搬送及び位置決め用のスプロケット
ホール41と、半導体素子40が入るデバイスホール42とを
有するポリイミド等からなる絶縁フィルム上に、Cu箔を
接着した後これをエッチングすることにより、内部リー
ド43,外部リード44及び電気選別用パッド45を形成して
フィルムキャリヤテープ46が構成されている。そして、
こ内部リード43と半導体素子40のパッド上に設けた金属
突起物であるバンプ47とをボンディングし、必要に応じ
て樹脂封止を行なってフィルムキャリアパッケージが製
造される。フィルムキャリヤパッケージを実装する場合
は、外部リード44を所望の長さに切断してリードと半導
体素子をフィルムキャリヤテープ46から分離した後、接
着剤等により半導体素子40をプリント基板上に固着し、
外部リード44をプリント基板上のボンディングパッドに
ボンディングする。
このフィルムキャリヤパッケージは、バンプ47と内部
リード43とのボンディングを、ブロック状のボンディン
グツールによりバンプと位置合わせされた内部リード43
の上方から一括して過熱加圧することにより実施するた
め、ボンディングツールによるバンプピッチに対する制
約が無いこと、殆んどのリードがフィルムキャリヤテー
プ46上に支持されているのでフィルムキャリヤテープ上
のリードの長さに制約が無いこと、リードはエッチング
によりパターン形成されるのでリード厚を薄くすれば内
部リードピッチを100μm以下に縮小することが可能で
あること等の理由により、500リード以上のパッケージ
を実現することができる。
リード43とのボンディングを、ブロック状のボンディン
グツールによりバンプと位置合わせされた内部リード43
の上方から一括して過熱加圧することにより実施するた
め、ボンディングツールによるバンプピッチに対する制
約が無いこと、殆んどのリードがフィルムキャリヤテー
プ46上に支持されているのでフィルムキャリヤテープ上
のリードの長さに制約が無いこと、リードはエッチング
によりパターン形成されるのでリード厚を薄くすれば内
部リードピッチを100μm以下に縮小することが可能で
あること等の理由により、500リード以上のパッケージ
を実現することができる。
なお、これらのフィルムキャリヤパッケージをプリン
ト基板に直接実装するのではなく、プラスチックパッケ
ージのリードフレーム又はセラミックパッケージのセラ
ミックケースにボンディングすることにより、夫々ワイ
ヤの代替としてフィルムキャリヤパッケージを使用する
ことも可能である。
ト基板に直接実装するのではなく、プラスチックパッケ
ージのリードフレーム又はセラミックパッケージのセラ
ミックケースにボンディングすることにより、夫々ワイ
ヤの代替としてフィルムキャリヤパッケージを使用する
ことも可能である。
しかしながら、フィルムキャリヤパッケージの場合、
ワイヤボンディングのように高さ方向への段差を設ける
ことが困難であるため、千鳥配列による効果が得られな
いこと及び半導体素子上に設けるバンプの形成コストが
高いこと等の問題点がある。
ワイヤボンディングのように高さ方向への段差を設ける
ことが困難であるため、千鳥配列による効果が得られな
いこと及び半導体素子上に設けるバンプの形成コストが
高いこと等の問題点がある。
フリップチップは、半導体素子上に格子状にパッドを
配列し、更にパッド上に半田の突起物である半田バンプ
を設け、半導体素子の表面をプリント基板の表面と一致
させ、半田バンプとプリント基板上に設けられたボンデ
ィングパッドとを直接ボンディングして実装するもので
ある。このフリップチップは、最近は半田バンプの他、
導電性樹脂等を利用した例もみられ、所謂面実装方式で
ある。従って、その構造上多数パッド化が可能であり、
コスト的にも安価であるが、半導体素子とプリント基板
との熱膨張差によるボンディング部の劣化があること、
熱放散性が悪いこと、実装前の半導体素子の電気選別又
はスクリーニングが難しいこと等の信頼性上の問題が幾
つかあり、実用上の制約が多い。
配列し、更にパッド上に半田の突起物である半田バンプ
を設け、半導体素子の表面をプリント基板の表面と一致
させ、半田バンプとプリント基板上に設けられたボンデ
ィングパッドとを直接ボンディングして実装するもので
ある。このフリップチップは、最近は半田バンプの他、
導電性樹脂等を利用した例もみられ、所謂面実装方式で
ある。従って、その構造上多数パッド化が可能であり、
コスト的にも安価であるが、半導体素子とプリント基板
との熱膨張差によるボンディング部の劣化があること、
熱放散性が悪いこと、実装前の半導体素子の電気選別又
はスクリーニングが難しいこと等の信頼性上の問題が幾
つかあり、実用上の制約が多い。
上述した従来の技術を背景として、リード数が約200
乃至500以上であって、信頼性を有し、コスト上有利な
ワイヤボンディングによるプラスチックパッケージを考
えると以下のようになる。
乃至500以上であって、信頼性を有し、コスト上有利な
ワイヤボンディングによるプラスチックパッケージを考
えると以下のようになる。
(1)半導体素子のパッド及びリードフレームの内部リ
ードは2列の千鳥配列とし、夫々内側と外側のパッドと
内部リードとを高さ方向の段差を設けてワイヤボンディ
ングする。
ードは2列の千鳥配列とし、夫々内側と外側のパッドと
内部リードとを高さ方向の段差を設けてワイヤボンディ
ングする。
(2)ワイヤと隣接した内部リードとの間のショートを
防止するため、パッドと内部リードとは一直線上に配列
される方が良い。
防止するため、パッドと内部リードとは一直線上に配列
される方が良い。
[発明が解決しようとする課題] しかしながら、上記条件を満足するためには従来技術
では幾つかの問題点がある。
では幾つかの問題点がある。
即ち、従来技術の中で説明したように、リードフレー
ムのエッチング製造上の問題から、アイランド近傍に配
列できる内部リード数には限界があり、特に上記(2)
の条件のように、パッドと一直線上に内部リードを配列
することは更に内部リードピッチを縮小化する必要が生
じてくる。例えば500リードを考えた場合、内部リード
ピッチは約120μm以下が要求される。上述のセラミッ
クパッケージの場合は多層構造のため、千鳥配列にすれ
ば一つの層における内部リードピッチは240μmで良い
が、リードフレームの場合は多層構造ではないため、12
0μmのピッチにする必要がある。この場合に、リード
厚を約60μm以下にすればこのような微細間隔のエッチ
ングが可能となるが、内部リードの曲がりによるリード
フレーム製造上及びボンディング精度上の問題と外部リ
ードの曲がりによる電気選別と実装上の問題が生じる。
ムのエッチング製造上の問題から、アイランド近傍に配
列できる内部リード数には限界があり、特に上記(2)
の条件のように、パッドと一直線上に内部リードを配列
することは更に内部リードピッチを縮小化する必要が生
じてくる。例えば500リードを考えた場合、内部リード
ピッチは約120μm以下が要求される。上述のセラミッ
クパッケージの場合は多層構造のため、千鳥配列にすれ
ば一つの層における内部リードピッチは240μmで良い
が、リードフレームの場合は多層構造ではないため、12
0μmのピッチにする必要がある。この場合に、リード
厚を約60μm以下にすればこのような微細間隔のエッチ
ングが可能となるが、内部リードの曲がりによるリード
フレーム製造上及びボンディング精度上の問題と外部リ
ードの曲がりによる電気選別と実装上の問題が生じる。
また、内部リードを千鳥配列とした場合でも、セラミ
ックパッケージのように多層構造による段差を設けるこ
とがむずかしいので、内側と外側のワイヤについて十分
な高さ方向の段差を設けることが困難である。
ックパッケージのように多層構造による段差を設けるこ
とがむずかしいので、内側と外側のワイヤについて十分
な高さ方向の段差を設けることが困難である。
なお、特開昭54−116462号等で提案されているよう
に、プレス加工により、内部リードに段差を設けること
は可能であるが、上述のようにリードピッチが縮小化
し、更にリード厚も薄い内部リードに対し段差を加えた
場合、内部リード曲がりが一層著しくなることが予想さ
れ、実際上は多数リード化に制限が生じる。
に、プレス加工により、内部リードに段差を設けること
は可能であるが、上述のようにリードピッチが縮小化
し、更にリード厚も薄い内部リードに対し段差を加えた
場合、内部リード曲がりが一層著しくなることが予想さ
れ、実際上は多数リード化に制限が生じる。
本発明はかかる問題点に鑑みてなされたものであっ
て、多数のリードを備え、パッド数が増大した半導体素
子を低コストで且つ高信頼性で搭載することができる半
導体装置用リードフレームを提供することを目的とす
る。
て、多数のリードを備え、パッド数が増大した半導体素
子を低コストで且つ高信頼性で搭載することができる半
導体装置用リードフレームを提供することを目的とす
る。
[課題を解決するための手段] 本発明に係る半導体装置用リードフレームは、半導体
素子搭載部と上記半導体素子搭載部を囲んで配列された
複数のリードとを有する半導体素子用リードフレームに
おいて、上記半導体素子搭載部を囲んで配置され上記複
数のリードをその表面上に支持する絶縁性枠を有し、さ
らに、上記複数のリードのうち、隣り合うリードの一方
のリードは上記絶縁性枠を通り越して上記絶縁性枠の側
面に沿って下方に曲がりさらに上記絶縁性枠の裏面位置
で上記半導体素子搭載部に向けて曲がって上記半導体素
子搭載部の近傍で終端しており、他方のリードは上記絶
縁性枠上で終端していることを特徴としている。
素子搭載部と上記半導体素子搭載部を囲んで配列された
複数のリードとを有する半導体素子用リードフレームに
おいて、上記半導体素子搭載部を囲んで配置され上記複
数のリードをその表面上に支持する絶縁性枠を有し、さ
らに、上記複数のリードのうち、隣り合うリードの一方
のリードは上記絶縁性枠を通り越して上記絶縁性枠の側
面に沿って下方に曲がりさらに上記絶縁性枠の裏面位置
で上記半導体素子搭載部に向けて曲がって上記半導体素
子搭載部の近傍で終端しており、他方のリードは上記絶
縁性枠上で終端していることを特徴としている。
本発明に係る他の半導体装置用リードフレームは、半
導体素子搭載部と上記半導体素子搭載部を囲んで配列さ
れた複数のリードとを有する半導体素子用リードフレー
ムにおいて、上記半導体素子搭載部を囲んで配置され上
記複数のリードをその表面上に支持する絶縁性枠を有
し、さらに、上記複数のリードのうち、隣り合うリード
の一方は上記絶縁性枠の上記表面から上記絶縁性枠に形
成されたスルーホールを介して上記絶縁性枠の裏面に沿
って延びさらに延出されて上記半導体素子搭載部の近傍
で終端しており、他方のリードは上記絶縁性枠上で終端
していることを特徴としている。
導体素子搭載部と上記半導体素子搭載部を囲んで配列さ
れた複数のリードとを有する半導体素子用リードフレー
ムにおいて、上記半導体素子搭載部を囲んで配置され上
記複数のリードをその表面上に支持する絶縁性枠を有
し、さらに、上記複数のリードのうち、隣り合うリード
の一方は上記絶縁性枠の上記表面から上記絶縁性枠に形
成されたスルーホールを介して上記絶縁性枠の裏面に沿
って延びさらに延出されて上記半導体素子搭載部の近傍
で終端しており、他方のリードは上記絶縁性枠上で終端
していることを特徴としている。
[作用] 本発明においては、リードが絶縁性枠に支持されてい
るので、リード厚を薄くしてリードピッチを微細にし、
リード数を大幅に増加させることができる。そして、隣
り合うリードの一方のリードの先端を絶縁性枠の裏面側
に位置させ、他方のリードの先端を表面側に位置させ、
更に前記一方のリードの先端を絶縁枠よりも内側に延出
させて、この先端部と前記他方のリードの先端部とを2
列の千鳥状に配置してある。このため、同様に、パッド
が2列に千鳥状に配置された半導体素子を用意すれば、
絶縁性枠よりも内側の前記一方のリードの先端部と外側
のパッドとをワイヤボンディングし、前記他方の外側の
リードの先端部と内側のパッドとをワイヤボンディング
することにより、ショート等の問題を発生させることな
く、高信頼性で半導体素子を搭載することができる。
るので、リード厚を薄くしてリードピッチを微細にし、
リード数を大幅に増加させることができる。そして、隣
り合うリードの一方のリードの先端を絶縁性枠の裏面側
に位置させ、他方のリードの先端を表面側に位置させ、
更に前記一方のリードの先端を絶縁枠よりも内側に延出
させて、この先端部と前記他方のリードの先端部とを2
列の千鳥状に配置してある。このため、同様に、パッド
が2列に千鳥状に配置された半導体素子を用意すれば、
絶縁性枠よりも内側の前記一方のリードの先端部と外側
のパッドとをワイヤボンディングし、前記他方の外側の
リードの先端部と内側のパッドとをワイヤボンディング
することにより、ショート等の問題を発生させることな
く、高信頼性で半導体素子を搭載することができる。
[実施例] 次に、本発明の実施例について添付の図面を参照して
説明する。
説明する。
第1図及び第2図は夫々本発明の第1の実施例に係る
リードフレームを示す平面図及び縦断面図である。リー
ドフレーム2bは、搬送及び位置決め用の孔であるスプロ
ケットホール11b及びデバイスホール12bが穿孔され、支
持枠となるサスペンダ16bが設けられたポリイミド等の
樹脂フィルム上に、エッチング等により内部リード17b,
18b、外部リード1b及び半導体素子搭載用のアイランド3
bを少なくとも形成したCu箔を積層させた構造を有して
いる。この内部リード17b,18bはその先端部が交互に千
鳥状に配列され、外側の内部リード17bはサスペンダ16b
上にその先端部があり、内側の内部リード18bの先端部
はデバイスホール12b内に延出し、しかもサスペンダ16b
の側面に沿って下方に曲がり、更にサスペンダ16bの裏
面位置でアイランド3bに向けて曲がり、アイランド部3b
の近傍に位置している。従って、リード17bとリード18b
とはその先端部が高低差を有している。また、アイラン
ド3bもアイランド支持リード19bに段差を設けることに
より、内側の内部リード18bの先端部と同一面上にある
構造となっている。
リードフレームを示す平面図及び縦断面図である。リー
ドフレーム2bは、搬送及び位置決め用の孔であるスプロ
ケットホール11b及びデバイスホール12bが穿孔され、支
持枠となるサスペンダ16bが設けられたポリイミド等の
樹脂フィルム上に、エッチング等により内部リード17b,
18b、外部リード1b及び半導体素子搭載用のアイランド3
bを少なくとも形成したCu箔を積層させた構造を有して
いる。この内部リード17b,18bはその先端部が交互に千
鳥状に配列され、外側の内部リード17bはサスペンダ16b
上にその先端部があり、内側の内部リード18bの先端部
はデバイスホール12b内に延出し、しかもサスペンダ16b
の側面に沿って下方に曲がり、更にサスペンダ16bの裏
面位置でアイランド3bに向けて曲がり、アイランド部3b
の近傍に位置している。従って、リード17bとリード18b
とはその先端部が高低差を有している。また、アイラン
ド3bもアイランド支持リード19bに段差を設けることに
より、内側の内部リード18bの先端部と同一面上にある
構造となっている。
上記リードフレーム2bのアイランド3b上には第2図に
示す如く半導体素子8bが搭載され、半導体素子8b上のパ
ッドと内部リード17b、18bとがワイヤ6bにより接続され
ている。ここで、半導体素子上のパッドも半導体素子周
縁に沿って2列の千鳥配列となっており、内側のパッド
と外側の内部リード17bとを、また外側のパッドと内側
の内部リード18bとを夫々ワイヤ6bで接続する。
示す如く半導体素子8bが搭載され、半導体素子8b上のパ
ッドと内部リード17b、18bとがワイヤ6bにより接続され
ている。ここで、半導体素子上のパッドも半導体素子周
縁に沿って2列の千鳥配列となっており、内側のパッド
と外側の内部リード17bとを、また外側のパッドと内側
の内部リード18bとを夫々ワイヤ6bで接続する。
次に、上述の構造を有するプラスチックパッケージの
製造方法について説明する。
製造方法について説明する。
第1図に示すように、ポリイミド等の絶縁フィルムに
スプロケットホール11b、デバイスホール12b及び外部リ
ード用ホール21bを穿孔し、これによりサスペンダ16b及
びサスペンダ支持枠20bを形成する。絶縁フィルム上にC
u等の金属箔を接着し、この金属箔をエッチングするこ
とにより所望の形状の内部リード17b,18b、外部リード1
b、アイランド3b、アイランド支持リード19b、樹脂ダム
22b及び電気選別用パッド13bを形成する。次に、リード
1b,17b,18b及びアイランド3b等の金属部に必要に応じて
Au、Ag又ははんだ等のめっきを行う。めっきについては
従来技術を利用して実施すれば良く、例えばボンディン
グ性を考慮して内部リード17b,18bの先端部のみにAu又
はAgをめっきし、実装性を考慮して外部リード部1bのみ
に半田を施す等、その種類や組合せについて特に制約は
無い。
スプロケットホール11b、デバイスホール12b及び外部リ
ード用ホール21bを穿孔し、これによりサスペンダ16b及
びサスペンダ支持枠20bを形成する。絶縁フィルム上にC
u等の金属箔を接着し、この金属箔をエッチングするこ
とにより所望の形状の内部リード17b,18b、外部リード1
b、アイランド3b、アイランド支持リード19b、樹脂ダム
22b及び電気選別用パッド13bを形成する。次に、リード
1b,17b,18b及びアイランド3b等の金属部に必要に応じて
Au、Ag又ははんだ等のめっきを行う。めっきについては
従来技術を利用して実施すれば良く、例えばボンディン
グ性を考慮して内部リード17b,18bの先端部のみにAu又
はAgをめっきし、実装性を考慮して外部リード部1bのみ
に半田を施す等、その種類や組合せについて特に制約は
無い。
次に、金型を使用したプレス加工により、内部リード
のうち内側の内部リード18bにおけるデバイスホール12b
内に延出した部分及びアイランド支持リード19bの一部
に段差を設け、内側の内部リード18bの先端部とアイラ
ンド3bとがサスペンダ16bの裏面と同一面上に位置する
ようにする。
のうち内側の内部リード18bにおけるデバイスホール12b
内に延出した部分及びアイランド支持リード19bの一部
に段差を設け、内側の内部リード18bの先端部とアイラ
ンド3bとがサスペンダ16bの裏面と同一面上に位置する
ようにする。
なお、ワイヤのループをより容易に形成するため、ア
イランド3bを内側の内部リード18bの先端部より更に下
方に位置させて段差を設けても良いが、プレス加工性及
びリードフレームの搬送性等を考慮すると、アイランド
3bと内部リード18bの先端部とは同一面上に位置し、更
にサスペンダ16bの裏面と同一か、又はこの裏面よりが
少し上方に位置した方が良い。
イランド3bを内側の内部リード18bの先端部より更に下
方に位置させて段差を設けても良いが、プレス加工性及
びリードフレームの搬送性等を考慮すると、アイランド
3bと内部リード18bの先端部とは同一面上に位置し、更
にサスペンダ16bの裏面と同一か、又はこの裏面よりが
少し上方に位置した方が良い。
次に、サスペンダ支持枠20bの一部をプレス加工等に
より打ち抜き除去する。除去する部分は、第1図に示す
実施例においては、金属箔のある部分とサスペンダー16
b本体とに挾まれた部分である。
より打ち抜き除去する。除去する部分は、第1図に示す
実施例においては、金属箔のある部分とサスペンダー16
b本体とに挾まれた部分である。
なお、本工程は前記の内側内部リード18b及びアイラ
ンド3bに段差を設ける工程と同様に実施することも可能
であり、また、後工程にまわすことも可能である。更に
リードフレーム製造段階からサスペンダ支持枠20bを設
けないことも可能である。
ンド3bに段差を設ける工程と同様に実施することも可能
であり、また、後工程にまわすことも可能である。更に
リードフレーム製造段階からサスペンダ支持枠20bを設
けないことも可能である。
次に、第2図に示すように半導体素子8bをアイランド
3b上に固着した後、半導体素子8b上のパッドと内部リー
ド17b,18bとをワイヤで接続する。ここでパッドは半導
体素子8b上に予め2列の千鳥配列で形成してあり、内即
のパッドと外側の内部リード17bとを、また外側のパッ
ドと内側の内部リード18bとを夫々接続する。
3b上に固着した後、半導体素子8b上のパッドと内部リー
ド17b,18bとをワイヤで接続する。ここでパッドは半導
体素子8b上に予め2列の千鳥配列で形成してあり、内即
のパッドと外側の内部リード17bとを、また外側のパッ
ドと内側の内部リード18bとを夫々接続する。
次いで、第3図に示す如く、半導体素子8bと内部リー
ド17b,18bとを含む部分を樹脂封止する。なお、第3図
においては、樹脂封止部23bと樹脂ダム22bとの間に流出
する樹脂バリについては図示を省略している。
ド17b,18bとを含む部分を樹脂封止する。なお、第3図
においては、樹脂封止部23bと樹脂ダム22bとの間に流出
する樹脂バリについては図示を省略している。
その後、樹脂ダム22bをプレス加工等により切断除去
した後、選別パッド13bを利用して電気選別を行ない、
外部リード1bを所望の長さに切断成形すると共にリード
フレーム2bから分離して本実施例のプラスチックパッケ
ージが完成する。
した後、選別パッド13bを利用して電気選別を行ない、
外部リード1bを所望の長さに切断成形すると共にリード
フレーム2bから分離して本実施例のプラスチックパッケ
ージが完成する。
プラスチックパッケージは、従来のプラスチックパッ
ケージと比べて多くの利点と応用例を有する。即ち、 (1)リードフレーム2bの製造は、フィルムキャリヤテ
ープの製造技術を利用して容易に実施することができ
る。
ケージと比べて多くの利点と応用例を有する。即ち、 (1)リードフレーム2bの製造は、フィルムキャリヤテ
ープの製造技術を利用して容易に実施することができ
る。
(2)リード厚を薄くすることにより、リードパターン
の微細化が可能であり、アイランド3bの周囲に多数のリ
ード17b,18bを配置することが可能である。
の微細化が可能であり、アイランド3bの周囲に多数のリ
ード17b,18bを配置することが可能である。
(3)内部リードは千鳥配列で、且つ内側の内部リード
18bと外側の内部リード17bとは互いに段差を有している
ので、半導体素子上のパッドを千鳥配列として夫々をワ
イヤで接続した場合、内側と外側のワイヤは高さ方向の
差を有し、ワイヤショートを防止することができる。
18bと外側の内部リード17bとは互いに段差を有している
ので、半導体素子上のパッドを千鳥配列として夫々をワ
イヤで接続した場合、内側と外側のワイヤは高さ方向の
差を有し、ワイヤショートを防止することができる。
(4)少なくとも内部リードを千鳥配列にすることによ
り、パッドは一列であっても、多数リードのワイヤボン
ディングが可能となる。
り、パッドは一列であっても、多数リードのワイヤボン
ディングが可能となる。
(5)内部リードは多数リード化のため、リード厚が薄
く、リード幅が細く、更に一部は段差を有しているが、
絶縁性枠としてのサスペンダ16bに支持されているの
で、リード曲がりが殆ど生じない。
く、リード幅が細く、更に一部は段差を有しているが、
絶縁性枠としてのサスペンダ16bに支持されているの
で、リード曲がりが殆ど生じない。
(6)外部リードについても、リードが薄くかつ細くな
るため、電気選別及び実装時にリード曲がりが問題とな
るが、外部リードが絶縁フィルムに接続されている状態
で接触子を接触させて電気選別すれば、リード曲がりは
殆ど生じない。また、リードが極端に細い場合は上記実
施例の如く予め別に設けた選別用パッド13bで電気選択
を実施することができる。また、実装時のリード曲がり
については、外部リードの切断位置を絶縁フィルムの一
部が残るように設定すれば、第4図に示すように、絶縁
フィルムの支持枠24bが残存するので、リード曲がりを
防止することができる。
るため、電気選別及び実装時にリード曲がりが問題とな
るが、外部リードが絶縁フィルムに接続されている状態
で接触子を接触させて電気選別すれば、リード曲がりは
殆ど生じない。また、リードが極端に細い場合は上記実
施例の如く予め別に設けた選別用パッド13bで電気選択
を実施することができる。また、実装時のリード曲がり
については、外部リードの切断位置を絶縁フィルムの一
部が残るように設定すれば、第4図に示すように、絶縁
フィルムの支持枠24bが残存するので、リード曲がりを
防止することができる。
このような効果により、200乃至500リード以上の多数
リード化に対応したプラスチックパッケージを実現する
ことができる。
リード化に対応したプラスチックパッケージを実現する
ことができる。
なお、上記実施例では、フィルムキャリヤーテープを
基本としたリードフレームの製造方法を示したが、第8
図に示す従来のプラスチックパッケージ用のリードフレ
ームに対し、サスペンダのみを、リードフレーム形成後
所定の位置に接着し、プレス加工により所望の段差を設
けることによっても、同一効果のあるリードフレームを
形成することが可能である。
基本としたリードフレームの製造方法を示したが、第8
図に示す従来のプラスチックパッケージ用のリードフレ
ームに対し、サスペンダのみを、リードフレーム形成後
所定の位置に接着し、プレス加工により所望の段差を設
けることによっても、同一効果のあるリードフレームを
形成することが可能である。
また、リード数を更に一層増大させるためには、従来
技術で述べたように、対応するパッドと内部リードとを
一直線上に配置することが効果的である。
技術で述べたように、対応するパッドと内部リードとを
一直線上に配置することが効果的である。
第5図及び第6図は本発明の第2の実施例に係るリー
ドフレームの平面図及び縦断面図である。リードフレー
ム2cは、搬送及び位置決め用の孔25c、デバイスホール1
2c及び支持枠となるサスペンダー16cを有するガラスエ
ポキシ等からなる絶縁基板上に、Cu箔等を接着した後こ
のCu箔をエッチングすることにより内部リード26c,27
c、外部リード1c及び半導体素子搭載用のアイランド3c
を形成した構造を有する。更に、上述のCu箔のエッチン
グにより形成されるパターンは絶縁基板の両面に存在
し、アイランド3c及び内部リードの一部が下層に形成さ
れる。下層の内部リード26cはスルホール28cを介して上
層の外部リード1cと接続されている。
ドフレームの平面図及び縦断面図である。リードフレー
ム2cは、搬送及び位置決め用の孔25c、デバイスホール1
2c及び支持枠となるサスペンダー16cを有するガラスエ
ポキシ等からなる絶縁基板上に、Cu箔等を接着した後こ
のCu箔をエッチングすることにより内部リード26c,27
c、外部リード1c及び半導体素子搭載用のアイランド3c
を形成した構造を有する。更に、上述のCu箔のエッチン
グにより形成されるパターンは絶縁基板の両面に存在
し、アイランド3c及び内部リードの一部が下層に形成さ
れる。下層の内部リード26cはスルホール28cを介して上
層の外部リード1cと接続されている。
また、下層の内部リード26cはデバイスホール12c内に
延出し、その先端部はサスペンダ16c上に位置する上層
の内部リード27cの先端部と交互に、即ち千鳥状になる
ように配列されている。
延出し、その先端部はサスペンダ16c上に位置する上層
の内部リード27cの先端部と交互に、即ち千鳥状になる
ように配列されている。
リードフレーム2cのアイランド3c上には、第6図に示
す如く、半導体素子8cが搭載され、半導体素子8c上のパ
ッドと内部リード26c,27cとがワイヤ6cにより接続され
ている。ここで半導体素子8c上のパッドも第1の実施例
と同様に2列の千鳥配列となっており、内側のパッドと
上層の外側の内部リード27cとが、また外側のパッドと
下層の内側の内部リード26cとが夫々ワイヤ6cで接続さ
れている。
す如く、半導体素子8cが搭載され、半導体素子8c上のパ
ッドと内部リード26c,27cとがワイヤ6cにより接続され
ている。ここで半導体素子8c上のパッドも第1の実施例
と同様に2列の千鳥配列となっており、内側のパッドと
上層の外側の内部リード27cとが、また外側のパッドと
下層の内側の内部リード26cとが夫々ワイヤ6cで接続さ
れている。
次に、このように構成されたプラスチックパッケージ
の製造方法について説明する。
の製造方法について説明する。
第5図に示すように、搬送及び位置決め用の孔25cが
穿設され、サスペンダ16c及びサスペンダ支持枠20cを形
成するように外部リード用ホール21cが穿設されたガラ
スエポキシ等からなる絶縁基板の表面に、Cu等の金属箔
を接着した後、金属箔及び絶縁基板の双方を穿設してデ
バイスホール12cを形成し、更に前記絶縁基板の裏面にC
u等の金属箔を接着して両面に金属箔を有する絶縁基板
を製造する。次に、金属箔を所望の形状にパターニング
して、内部リード26c,27c、外部リード1c、アイランド3
c、アイランド支持リード19c、樹脂ダム22c及び電気選
別用パッド13cを形成する。次に、スルーホール28cを形
成し、スルーホール内をめっきすると共に、リード及び
アイランド等の金属部に必要に応じてAu、Ag又は半田等
のめっきを行なう。
穿設され、サスペンダ16c及びサスペンダ支持枠20cを形
成するように外部リード用ホール21cが穿設されたガラ
スエポキシ等からなる絶縁基板の表面に、Cu等の金属箔
を接着した後、金属箔及び絶縁基板の双方を穿設してデ
バイスホール12cを形成し、更に前記絶縁基板の裏面にC
u等の金属箔を接着して両面に金属箔を有する絶縁基板
を製造する。次に、金属箔を所望の形状にパターニング
して、内部リード26c,27c、外部リード1c、アイランド3
c、アイランド支持リード19c、樹脂ダム22c及び電気選
別用パッド13cを形成する。次に、スルーホール28cを形
成し、スルーホール内をめっきすると共に、リード及び
アイランド等の金属部に必要に応じてAu、Ag又は半田等
のめっきを行なう。
上述のリードフレーム2cの製造方法は、基本的には両
面パターンのプリント基板の製造方法と類似している
が、各種ホール内にパターンが突出しているので工程は
若干複雑である。なお、リードフレーム2cの製造方法と
しては、上記方法以外にも、種々考えられる。例えば搬
送及び位置決め用の孔25cをデバイスホール12cの形成時
に設けることも可能である。
面パターンのプリント基板の製造方法と類似している
が、各種ホール内にパターンが突出しているので工程は
若干複雑である。なお、リードフレーム2cの製造方法と
しては、上記方法以外にも、種々考えられる。例えば搬
送及び位置決め用の孔25cをデバイスホール12cの形成時
に設けることも可能である。
次に、第6図に示すように、半導体素子6cをアイラン
ド3c上に固着した後、そのパッドと内部リード26c、27c
とをワイヤ6cにより接続する。パッドは第1の実施例と
同様に2列の千鳥配列に形成されており、内側のパッド
は外側の内部リードである上層の内部リード27cと、ま
た外側のパッドは内側の内部リードである下層の内部リ
ード26cと夫々接続する。
ド3c上に固着した後、そのパッドと内部リード26c、27c
とをワイヤ6cにより接続する。パッドは第1の実施例と
同様に2列の千鳥配列に形成されており、内側のパッド
は外側の内部リードである上層の内部リード27cと、ま
た外側のパッドは内側の内部リードである下層の内部リ
ード26cと夫々接続する。
次いで、第1の実施例と同様に、樹脂封止、樹脂ダム
切断除去、電気選別及び外部リード切断成形等を経て本
実施例のプラスチックパッケージが完成する。
切断除去、電気選別及び外部リード切断成形等を経て本
実施例のプラスチックパッケージが完成する。
以上に示した第2の実施例のプラスチックパッケージ
は、第1の実施例と同様の効果を有している他、内部リ
ードが上層と下層の2層に分離しているため、第1の実
施例と同一のリードピッチであってもリード幅を広くと
ることができ、リード上へのボンディングの安定性が良
いという利点を有し、第1の実施例よりも更に一層の多
数リード化が可能となる。
は、第1の実施例と同様の効果を有している他、内部リ
ードが上層と下層の2層に分離しているため、第1の実
施例と同一のリードピッチであってもリード幅を広くと
ることができ、リード上へのボンディングの安定性が良
いという利点を有し、第1の実施例よりも更に一層の多
数リード化が可能となる。
但し、リードフレームが2層構造のため、製造工程が
複雑になり、第1の実施例よりはコスト高となる。
複雑になり、第1の実施例よりはコスト高となる。
なお、第2の実施例の場合、下層のパターンであるア
イランド3c及び下層の内部リード26cが絶縁基板の下面
に位置しているため、第7図に示すように、絶縁基板29
cをリードフレーム2cの下面に接着する構造とすると、
リード曲がり等に対し略々完全な対策となる。
イランド3c及び下層の内部リード26cが絶縁基板の下面
に位置しているため、第7図に示すように、絶縁基板29
cをリードフレーム2cの下面に接着する構造とすると、
リード曲がり等に対し略々完全な対策となる。
また、第1の実施例においてはフィルムキャリヤテー
プの製造方法を基本にした長尺状態、第2の実施例にお
いてはプリント基板の製造方法を基本にした個片又は短
冊状態でのリードフレームの製造方法を示したが、夫々
いずれの方法でも製造可能であり、製造方法に制約は無
い。
プの製造方法を基本にした長尺状態、第2の実施例にお
いてはプリント基板の製造方法を基本にした個片又は短
冊状態でのリードフレームの製造方法を示したが、夫々
いずれの方法でも製造可能であり、製造方法に制約は無
い。
更に、樹脂封止についても第1及び第2の実施例では
従来のトランスファーモールドで実施しているが、液状
樹脂の滴下等でも可能であり、樹脂封止後の工程におい
ても制約は無い。
従来のトランスファーモールドで実施しているが、液状
樹脂の滴下等でも可能であり、樹脂封止後の工程におい
ても制約は無い。
[発明の効果] 以上説明したように本発明は、リードを絶縁性の枠に
支持させたから、リード厚を薄くすることによりリード
ピッチを縮小してアイランドの周囲に配列可能なリード
数を大幅に増加させることができる。また、隣り合う一
方のリードと他方のリードとはその先端部を2列に千鳥
状に配列すると共に、絶縁性枠の厚さ方向に段差を設け
たから、半導体素子上のパッドも同様に2列の千鳥配列
とし、内側の内部リードと外側のパッド及び外側の内部
リードと内側のパッドとを夫々ワイヤボンディングする
ことにより、ワイヤのショートを回避しつつ更に一層多
数のリードを設けることができる。以上の効果により、
従来200リード前後であった多数リード化を、200乃至50
0リード以上に迄増大させることが可能であり、本発明
に係るリードフレームを使用することにより、多数のリ
ードを有する半導体装置を安価でかつ高信頼性で製造す
ることができる。
支持させたから、リード厚を薄くすることによりリード
ピッチを縮小してアイランドの周囲に配列可能なリード
数を大幅に増加させることができる。また、隣り合う一
方のリードと他方のリードとはその先端部を2列に千鳥
状に配列すると共に、絶縁性枠の厚さ方向に段差を設け
たから、半導体素子上のパッドも同様に2列の千鳥配列
とし、内側の内部リードと外側のパッド及び外側の内部
リードと内側のパッドとを夫々ワイヤボンディングする
ことにより、ワイヤのショートを回避しつつ更に一層多
数のリードを設けることができる。以上の効果により、
従来200リード前後であった多数リード化を、200乃至50
0リード以上に迄増大させることが可能であり、本発明
に係るリードフレームを使用することにより、多数のリ
ードを有する半導体装置を安価でかつ高信頼性で製造す
ることができる。
第1図は本発明の第1の実施例に係るリードフレームを
示す平面図、第2図乃至第4図はこのリードフレームを
使用した半導体装置の製造途中の工程における図で、第
2図はワイヤボンディング後の状態を示す断面図、第3
図は樹脂封止後の状態を示す平面図、第4図はリード切
断成形後の状態を示す断面図、第5図は本発明の第2の
実施例に係るリードフレームを示す平面図、第6図はワ
イヤボンディング後の状態を示す断面図、第7図は同じ
くその変形例を示す断面図、第8図は従来のリードフレ
ームを示す平面図、第9図乃至第11図はボンディングの
状態を示す図、第12図及び第13図は夫々フィルムキャリ
ヤパッケージの平面図及び断面図である。 1a,1b,1c;外部リード、2a,2b,2c;リードフレーム、3a,3
b,3c;アイランド、4a;内部リード、5a;ボンディングツ
ール、6a,6b,6c;ワイヤ、7a、ボール、8a,8b,8c;半導体
素子、9a;パッド、11b;スプロケットホール、12a,12b,1
2c;デバイスホール、13a,13b,13c;電気選別用パッド、1
6b,16c;サスペンダ、17b;外側の内部リード、18b;内側
の内部リード、19b,19c;アイランド支持リード、20b,20
c;サスペンダ支持枠、22b,22c;樹脂ダム、23b;樹脂封止
部、24b;絶縁フィルム支持枠、25a,25c;搬送及び位置決
め用孔、26c;下層の内部リード、27c;上層の内部リー
ド、28c;スルーホール
示す平面図、第2図乃至第4図はこのリードフレームを
使用した半導体装置の製造途中の工程における図で、第
2図はワイヤボンディング後の状態を示す断面図、第3
図は樹脂封止後の状態を示す平面図、第4図はリード切
断成形後の状態を示す断面図、第5図は本発明の第2の
実施例に係るリードフレームを示す平面図、第6図はワ
イヤボンディング後の状態を示す断面図、第7図は同じ
くその変形例を示す断面図、第8図は従来のリードフレ
ームを示す平面図、第9図乃至第11図はボンディングの
状態を示す図、第12図及び第13図は夫々フィルムキャリ
ヤパッケージの平面図及び断面図である。 1a,1b,1c;外部リード、2a,2b,2c;リードフレーム、3a,3
b,3c;アイランド、4a;内部リード、5a;ボンディングツ
ール、6a,6b,6c;ワイヤ、7a、ボール、8a,8b,8c;半導体
素子、9a;パッド、11b;スプロケットホール、12a,12b,1
2c;デバイスホール、13a,13b,13c;電気選別用パッド、1
6b,16c;サスペンダ、17b;外側の内部リード、18b;内側
の内部リード、19b,19c;アイランド支持リード、20b,20
c;サスペンダ支持枠、22b,22c;樹脂ダム、23b;樹脂封止
部、24b;絶縁フィルム支持枠、25a,25c;搬送及び位置決
め用孔、26c;下層の内部リード、27c;上層の内部リー
ド、28c;スルーホール
Claims (2)
- 【請求項1】半導体素子搭載部と前記半導体素子搭載部
を囲んで配列された複数のリードとを有する半導体素子
用リードフレームにおいて、前記半導体素子搭載部を囲
んで配置され前記複数のリードをその表面上に支持する
絶縁性枠を有し、さらに、前記複数のリードのうち、隣
り合うリードの一方のリードは前記絶縁性枠を通り越し
て前記絶縁性枠の側面に沿って下方に曲がりさらに前記
絶縁性枠の裏面位置で前記半導体素子搭載部に向けて曲
がって前記半導体素子搭載部の近傍で終端しており、他
方のリードは前記絶縁性枠上で終端していることを特徴
とする半導体装置用リードフレーム。 - 【請求項2】半導体素子搭載部と前記半導体素子搭載部
を囲んで配列された複数のリードとを有する半導体素子
用リードフレームにおいて、前記半導体素子搭載部を囲
んで配置され前記複数のリードをその表面上に支持する
絶縁性枠を有し、さらに、前記複数のリードのうち、隣
り合うリードの一方は前記絶縁性枠の前記表面から前記
絶縁性枠に形成されたスルーホールを介して前記絶縁性
枠の裏面に沿って延びさらに延出されて前記半導体素子
搭載部の近傍で終端しており、他方のリードは前記絶縁
性枠上で終端していることを特徴とする半導体装置用リ
ードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274761A JPH0834282B2 (ja) | 1988-10-31 | 1988-10-31 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274761A JPH0834282B2 (ja) | 1988-10-31 | 1988-10-31 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02121361A JPH02121361A (ja) | 1990-05-09 |
| JPH0834282B2 true JPH0834282B2 (ja) | 1996-03-29 |
Family
ID=17546212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63274761A Expired - Lifetime JPH0834282B2 (ja) | 1988-10-31 | 1988-10-31 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834282B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2551354B2 (ja) * | 1993-10-07 | 1996-11-06 | 日本電気株式会社 | 樹脂封止型半導体装置 |
| JP2806761B2 (ja) * | 1993-11-08 | 1998-09-30 | 九州日本電気株式会社 | 半導体装置 |
| JP2542795B2 (ja) * | 1994-09-22 | 1996-10-09 | 九州日本電気株式会社 | 樹脂封止型半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150253A (ja) * | 1984-12-24 | 1986-07-08 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム |
-
1988
- 1988-10-31 JP JP63274761A patent/JPH0834282B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02121361A (ja) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| US6589810B1 (en) | BGA package and method of fabrication | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US6972214B2 (en) | Method for fabricating a semiconductor package with multi layered leadframe | |
| US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
| JP4790157B2 (ja) | 半導体装置 | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| TW201034151A (en) | Leadless integrated circuit package having high density contacts and manufacturing method | |
| US7566969B2 (en) | Semiconductor device with improved arrangement of a through-hole in a wiring substrate | |
| US6423580B2 (en) | Method for manufacturing a dual chip package | |
| JP3437477B2 (ja) | 配線基板および半導体装置 | |
| US20090039509A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPH11163040A (ja) | 半導体装置およびその製造方法 | |
| JPH0831869A (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
| JP3502377B2 (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH02121361A (ja) | 半導体装置用リードフレーム | |
| KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 |