JPH04124843A - 半導体回路装置 - Google Patents

半導体回路装置

Info

Publication number
JPH04124843A
JPH04124843A JP2244522A JP24452290A JPH04124843A JP H04124843 A JPH04124843 A JP H04124843A JP 2244522 A JP2244522 A JP 2244522A JP 24452290 A JP24452290 A JP 24452290A JP H04124843 A JPH04124843 A JP H04124843A
Authority
JP
Japan
Prior art keywords
leads
circuit device
pads
semiconductor circuit
frame member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2244522A
Other languages
English (en)
Inventor
Iwao Takiguchi
滝口　岩夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2244522A priority Critical patent/JPH04124843A/ja
Publication of JPH04124843A publication Critical patent/JPH04124843A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えば自動車電装品に使用される混成集積回路
装置等の半導体回路装置に関するものである。
〔従来の技術〕
第４図は従来の半導体回路装置としての混成集積回路装
置の縦断面図であり、第５図は第４図の一部拡大断面図
、第６図は従来の混成集積回路装置の部分破断平面図で
ある。
図中５は例えばアルミナ製の基板であり、基板５は大き
さが基板５より大であるヒートシンク７上にシリコン系
樹脂層６により接着されている。
図中８は熱可塑性樹脂製パッケージの枠部材であり、枠
部材８の一組の対向側面には夫々例えば黄銅製のリード
（インサートと称する）３．３・・・が平行に挿嵌され
ており、リード３，３・・・の端部はヒートシンク７の
両側の端部に固定されている。
ヒートシンク７は枠部材８の下面内側に設けられた凹み
に嵌め込まれ、接着されている。
また枠部材８の上面内側にも凹みが設けられており、こ
こにパッケージのカバー９が嵌め込まれている。
リード３，３・・・の端部にはアルミニウム（八１）台
２，２・・・がはんだ（４）付けされている。基板５の
両端には図示しない銀とパラジウムとの合金製の導体部
が印刷焼成されでおり、該導体部には前記Ａ１台２．２
・・・と対向するようにしてＡ１台２，２・・・がはん
だ（４）付けされている。
そしてリード３．３・・・にはんだ付けされたＡ１台２
，２・・・と基板５の導体部にはんだ付けされたＡ１台
２，２・・・とは、ＡＩ製のボンディングパッド１．１
・・・により接続されている。
〔発明が解決しようとする課題〕
上述の混成集積回路装置では、基板５の導体部とリード
３，３・・・とをはんだ付は等により直接接続すると、
夫々の熱膨張係数の差により基板５の導体部が剥離する
という問題があるのでこれらは超音波ワイヤボンディン
グにより接続されている。
このときり一部３．３・・・及び基板５の導体部は、ボ
ンディングパッド１，１・・・と直接接続することは材
質が異なるため困難であり、夫々Ａ１台２，２・・・を
してボンディングパッド１．１・・・と接続されている
。
そしてリード３，３・・・に４１台２，２・・・をはん
だ付けするときには、４１台２，２・・・の表面が平坦
であり清浄であること、はんだ付けの位置が正確である
こと等が要求されており、これらにばらつきがあると品
質が安定しないという問題があった。
本発明は斯かる事情に鑑みてなされたものであり、例え
ばインサート等のリードの端部にＡ１台をはんだ付けす
る代わりに、ＡＩ！被覆層からなるポンディングパッド
を形成することにより、作業性が向上し、品質が安定す
る、例えば混成集積回路装置等の半導体回路装置を提供
することを目的とする。
〔課題を解決するための手段〕
本発明に係る半導体回路装置は、リードの端部にｉ台を
はんだ付けする代わりに、ｉ蒸着又はへｌクラッドによ
りホンディングパットとしての１［被覆層を形成したも
のである。
〔作用〕
本発明の半導体回路装置にあっては、予め前工程として
、リードにすべき板材の端部にＩｆ蒸着又はＡ１クラッ
ドによりＡｌ被覆層を形成してからリードを製造するの
で、リードにｉ台をはんだ付けする場合の作業の煩雑さ
、困難性がない。
〔実施例〕
以下、本発明をその実施例を示す図面に基づいて具体的
に説明する。
第１図に本発明に係る半導体回路装置としての混成集積
回路装置の縦断面図を示す。
第２図は第１図の一部拡大断面図である。
図中５は例えばアルミナ製の基板であり、基板５は大き
さが基板５より大であるヒートシンク７上にシリコン系
樹脂層６により接着されている。
図中８は熱可塑性樹脂製パッケージの枠部材であり、枠
部材８の一組の対向側面には夫々例えば黄銅製のリード
（インサートと称する）３，３・・・が平行に挿嵌され
ており、リード３，３・・・の端部はヒートシンク７の
両側の端部に固定されている。
ヒートシンク７は枠部材８の下面内側に設けられた凹み
に嵌め込まれ、接着されている。
また枠部材８の上面内側にも凹みが設けられており、こ
こにパッケージのカバー９が嵌め込まれている。
リード３．３・・・の端部にはＡｌ被覆層からなるポン
ディングパッド１０，１０・・・が形成されている。
ホンディングパット１０．１０・・・の厚みはＡ１蒸着
により形成した場合３〜５μｍであり、ｉクラッドによ
り形成した場合５０〜１００　μｍである。基板５の両
端には図示しない銀とパラジウムとの合金からなる導体
部が印刷焼成されており、該導体部にはホンディングパ
ット１０．１０・・・と対向するようにして４１台２，
２・・・がはんだ（４）付けされている。
そしてホンディングパット１０１０・・・とＡβ台２゜
２・・・とはＡＩ製のボンディングパッド１．１・・・
により接続されている。
第３図は本発明の混成集積回路装置の製造工程を示す平
面図である。まず、第３図（ａ）に示したように例えば
黄銅製のリード材の一端部に蒸着によりＡＡ蒸着膜を形
成する。次に第３図（ｂｌに示したようにリード材の他
端部を固定して打抜きを行い、櫛状の打抜き材を形成す
る。そして第３図（Ｃ１に示したようにリード３．３・
・・が枠部材８の対向する１組の側面に夫々挿嵌された
形にモールド成形し、前記他端部を切断する。
次にヒートシンク７を枠部材８の下面内側の凹みに貼設
してリード３．３・・・をヒートシンク７の両端の上に
固定し、リード３．３・・・のホンディングパット１０
．１０・・・と基板５の導体部に設けられたｉ台２，２
・・・とをボンディングパッド１，１・・・により超音
波ワイヤボンディングする。そして、枠部材８の上面内
側の凹みにカバー９を貼設する。
以上の如くして本発明ではリート３，３・・・の端部に
容易にホンディングパッド１０．１０・・・を形成する
ことができる。
なお、上述の第３図の説明ではＡ１蒸着によりポンディ
ングパッドを形成する場合につき説明しているが、何ら
これに限定されるものではなく、リードに被覆Ａβ板を
密着させ、熱間圧延する方法（クラッド）を採用するこ
とにしてもよい。
さらに本発明の実施例では混成集積回路装置として構成
した場合につき説明しているが、何らこれに限定される
ものではなく、他の半導体回路装置に適用できることは
言うまでもない。
〔発明の効果〕
以上詳述した如く、本発明の半導体回路装置では、予め
リードにすべき板材の端部にＡｆｆｉ着又はへｌクラッ
ドによりへｐ被覆層を形成してからリードを構成するの
で、リードにへ１台をはんだ付けする場合の作業の煩雑
さ、困難性がなくなり、また安価にホンディングパッド
を設けることがてきる。
そして従来のようにはんだ付けの位置がばらつく等の問
題がなくなるので装置の品質が安定する等、本発明は優
れた効果を奏するものである。
【図面の簡単な説明】
第１図は本発明に係る混成集積回路装置の縦断面図、第
２図は第１図の一部拡大断面図、第３図は本発明に係る
混成集積回路装置の製造工程を示す平面図、第４図は従
来の混成集積回路装置の縦断面図、第５図は第４図の一
部拡大断面図、第６図は従来の混成集積回路装置の部分
破断平面図である。 １・・・ボンディングパッド　２・・・ｉ台　３・・・
リード　４・・・はんだ層　５・・・基板　６・・・シ
リコン系樹脂層　７・・・ヒートシンク　８・・・枠部
材　９・・・カバー　１０・・・ホンディングパッド なお、図中、同一符号は同一、又は相当部分を示す。 代理人　　　大　　　岩　　　増　　　雄１０・・・ボ
“ンデンンク″ハ９ヅド 第 を 図 ｒ〜 図

Claims (1)

    【特許請求の範囲】
  1. （１）リードの端部にアルミニウム被覆層からなるボン
    ディングパッドを設けたことを特徴とする半導体回路装
    置。
JP2244522A 1990-09-14 1990-09-14 半導体回路装置 Pending JPH04124843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2244522A JPH04124843A (ja) 1990-09-14 1990-09-14 半導体回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2244522A JPH04124843A (ja) 1990-09-14 1990-09-14 半導体回路装置

Publications (1)

Publication Number Publication Date
JPH04124843A true JPH04124843A (ja) 1992-04-24

Family

ID=17119939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2244522A Pending JPH04124843A (ja) 1990-09-14 1990-09-14 半導体回路装置

Country Status (1)

Country Link
JP (1) JPH04124843A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036511A (ja) * 1998-07-01 2000-02-02 Motorola Inc 電子部品の製造方法
US6042442A (en) * 1996-02-28 2000-03-28 Nec Corporation Enhancement in bonding strength in field emission electron source

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042442A (en) * 1996-02-28 2000-03-28 Nec Corporation Enhancement in bonding strength in field emission electron source
JP2000036511A (ja) * 1998-07-01 2000-02-02 Motorola Inc 電子部品の製造方法

Similar Documents

Publication Publication Date Title
KR930024140A (ko) 반도체장치 및 그 제조방법
JPH01313979A (ja) 半導体材料内の電気素子に発生するピエゾ効果を防止する装置及びその形成方法
JPS6227544B2 (ja)
JP2000031308A (ja) 半導体コンポ―ネントおよび半導体素子の結合方法
JP3295987B2 (ja) 半導体装置の製造方法
JPH0442937Y2 (ja)
JPH0442938Y2 (ja)
JPS6334281Y2 (ja)
JPH0631723Y2 (ja) 半導体装置
JPS6130286Y2 (ja)
JP2542227B2 (ja) 混成ｉｃ基板装置
JPH023954A (ja) 集積回路装置
JPS63248155A (ja) 半導体装置
JPH0519975Y2 (ja)
JPH0241863Y2 (ja)
JPS6292354A (ja) ハイブリツドｉｃ
US20020081779A1 (en) Device comprising an electrical circuit carried by a carrier element and method for the manufacture of such a device
JPS61239693A (ja) 多層配線板とその製法
JPS6077448A (ja) 混成集積回路装置
JPH03138967A (ja) Ｉｃカード用モジュール
JPH03238851A (ja) 大電力絶縁樹脂封止型半導体装置
JPH06252332A (ja) 電子デバイスの実装基板
JPH04297046A (ja) フィルムキャリヤ
JPH07112025B2 (ja) 混成集積回路装置
JPS6327028A (ja) 混成集積回路の構造