JPH0241863Y2 - - Google Patents

Info

Publication number
JPH0241863Y2
JPH0241863Y2 JP1983067885U JP6788583U JPH0241863Y2 JP H0241863 Y2 JPH0241863 Y2 JP H0241863Y2 JP 1983067885 U JP1983067885 U JP 1983067885U JP 6788583 U JP6788583 U JP 6788583U JP H0241863 Y2 JPH0241863 Y2 JP H0241863Y2
Authority
JP
Japan
Prior art keywords
brazing material
storage container
opening
package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983067885U
Other languages
English (en)
Other versions
JPS59173336U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1983067885U priority Critical patent/JPS59173336U/ja
Publication of JPS59173336U publication Critical patent/JPS59173336U/ja
Application granted granted Critical
Publication of JPH0241863Y2 publication Critical patent/JPH0241863Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は半導体素子収納容器に関するものであ
る。
従来例の構成とその問題点 半導体装置は近年ますます高密度、高集積化、
さらにはチツプサイズの大面積化が進み、その機
能も複雑化している。それに伴い耐熱性の低い半
導体素子や、チツプサイズが大きくなり取り扱い
上Au−Si共晶によるダイスボンデイングが難し
い素子などについては、導伝性樹脂やAgペース
ト等のロウ材によるダイスボンデイングがなされ
ている。
ところが、従来の収納容器ではロウ材のはみ出
し等が生じる。例えばセラミツクパツケージを例
に以下に説明する。第１図において、１はセラミ
ツクパツケージ本体、２は半導体素子、３はダイ
スボンデイング用ロウ材、４は金属細線、５はパ
ツケージ内部リード、６は半導体素子電極であ
る。このようなセラミツクパツケージは、例えば
第１図中の破線で示した如く薄いセラミツクシー
ト上に所定の配線を印刷したのち重ね合わせて焼
成し造られた多層構造となつている。
このようなパツケージにおけるダイスボンデイ
ングを第２図を用いて以下に説明する。第２図Ａ
は、ダイアタツチ部７にロウ材３、半導体素子２
を順次載置し、半導体素子２を矢印の方向に加圧
することによつてボンデイングされる様子を示し
たものである。加圧によつてはみ出されたロウ材
３は、第２図Ｂの如く半導体素子周辺で盛り上が
り、パツケージ内部リード５あるいは素子電極６
に接触して不良の原因となつていた。
また第２図では１パツケージ１素子で構成して
いるが、１パツケージに多品種の複数素子を収納
する例えばライセンサの場合には、素子サイズ、
素子厚が異なつても素子の表面は合致させなけれ
ばならない。そこで、これら素子に対して密着性
を保ち、ロウ材による接触不良を防止するために
は接着に用いるロウ材量および加圧力のコントロ
ールが必須となつていた。
考案の目的 本考案は、上記従来例の問題点であるはみ出し
ロウ材による接触不良を防止し、かつロウ材量お
よび加圧力コントロールを不用としダイスボンデ
イング時の作業性向上をはかり得る半導体素子収
納容器を提供することを目的とする。
考案の構成 本考案の半導体収納容器は多層構造から成り、
下層であるダイアタツチ層に接する中間層の開口
部を上層の開口部よりも大きく形成することによ
り、ダイスボンデイング時にはみ出したるロウ材
を収容するロウ材収容部を収納容器凹部の内壁部
に有する構成から成る。ロウ材収容部は水平方向
に充分なスペースを有し、いかなる素子に対して
もダイスボンデイング時にはみ出したるロウ材を
収容し、盛り上がりロウ材による素子電極、パツ
ケージ内部リードとの接触不良防止を図つたこと
を特徴とする半導体素子収納容器を提供するもの
である。
実施例の説明 本考案の一実施例として多層構造より成るセラ
ミツクパツケージの場合を第３図に示す。１ａ，
１ｂ，１ｃ，１ｄは積層されたセラミツクシート
である。下層のダイアタツチ層１ａに接する２層
目の中間層1bの開口部８ａは、３層目の１ｃの
開口部８ｂよりも大きく開口されており、素子加
圧によつてはみ出したロウ材３は前記セラミツク
シートの開口差によつてできた凹部９に収容され
る。
なお、本実施例の説明には素子収納容器の断面
構成図を記載し、前記開口部についても断面図で
の表示となつているが、開口差によつてできる凹
部は平面より観て半導体素子周辺の連通した四辺
に限らない。
考案の効果 本考案の半導体素子収納容器によると、はみ出
しロウ材による半導体素子電極、パツケージ内部
リードへの接触不良を防止することができるた
め、素子サイズ、素子厚にかかわらず、微妙なロ
ウ材量のコントロールや接着時の加圧力のコント
ロール等の管理を必要とせずに作業性よくダイス
ボンデイングを行なうことができる。
また、本実施例では１パツケージ１素子で構成
したものを記載しているが、１パツケージに多品
種の複数素子を収納する例えばライセンサのよう
な場合においても、たとえ素子サイズ、素子厚が
異なつていたとしても、素子の体積差をロウ材量
がカバーし、はみ出しロウ材量の多少にかからわ
ずはみ出しロウ材収容凹部が吸収するため素子表
面を同一面共通加圧によつて合致させることが容
易である。
さらに、本実施例ではセラミツクシートを積層
したセラミツクパツケージについて説明している
が、セラミツクシートに限らず、例えばプリント
基板に用いる樹脂シートのように加工上多層構造
が得られるものであれば、本考案の目的は達せら
れ本効果が得られることは言うまでもない。
【図面の簡単な説明】
第１図は従来の半導体素子収納容器による半導
体素子の概略構成断面図、第２図Ａ，Ｂは従来の
半導体素子収納容器を用いたダイスボンデイング
状態を示す構成断面図、第３図は本考案の一実施
例である半導体素子収納容器を用いたダイスボン
デイング状態を示す構成断面図である。 １……セラミツクパツケージ、１ａ，１ｂ，１
ｃ，１ｄ……セラミツクシート、２……半導体素
子、３……ロウ材、７……ダイアタツチ部、８
ａ，８ｂ……開口部、９……はみ出しロウ材収容
凹部。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体素子収納部が凹状で多層構造から成り、
    ダイアタツチ層に接する中間層の開口部を上層の
    開口部よりも大きく形成することにより、ダイス
    ボンデイング時にはみ出した余分のロウ材を収容
    するロウ材収容部を有する構成からなることを特
    徴とする半導体素子収納容器。
JP1983067885U 1983-05-06 1983-05-06 半導体素子収納容器 Granted JPS59173336U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1983067885U JPS59173336U (ja) 1983-05-06 1983-05-06 半導体素子収納容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1983067885U JPS59173336U (ja) 1983-05-06 1983-05-06 半導体素子収納容器

Publications (2)

Publication Number Publication Date
JPS59173336U JPS59173336U (ja) 1984-11-19
JPH0241863Y2 true JPH0241863Y2 (ja) 1990-11-08

Family

ID=30198069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1983067885U Granted JPS59173336U (ja) 1983-05-06 1983-05-06 半導体素子収納容器

Country Status (1)

Country Link
JP (1) JPS59173336U (ja)

Also Published As

Publication number Publication date
JPS59173336U (ja) 1984-11-19

Similar Documents

Publication Publication Date Title
US6313520B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JPH03169062A (ja) 半導体装置
US4167413A (en) Making hybrid IC with photoresist laminate
JPH0241863Y2 (ja)
JP3767704B2 (ja) チップ型電子部品
JPH03187253A (ja) 半導体装置
JPH06216296A (ja) 半導体パッケージ
WO2022065395A1 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
JP2545964B2 (ja) 磁気抵抗効果素子
CN216288417U (zh) 一种半导体封装器件
JPH0414919Y2 (ja)
JP2002184890A (ja) 表面実装型半導体装置
JPH05183066A (ja) 面実装用電子機能回路装置
JPS6038843A (ja) 半導体装置およびその製造方法
JPS6334281Y2 (ja)
JPH0766327A (ja) 放熱板を有する半導体装置及び放熱板の製造方法
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2996090B2 (ja) 半導体装置
JPH04359457A (ja) 半導体装置およびその製造方法
JPH0353779B2 (ja)
JPH0238462Y2 (ja)
JPH0440284Y2 (ja)
JP2853695B2 (ja) チップキャリア及び半導体集積回路装置
JPS587345U (ja) 半導体装置
JPS60171747A (ja) 半導体装置