JPH04124860A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH04124860A JPH04124860A JP2245329A JP24532990A JPH04124860A JP H04124860 A JPH04124860 A JP H04124860A JP 2245329 A JP2245329 A JP 2245329A JP 24532990 A JP24532990 A JP 24532990A JP H04124860 A JPH04124860 A JP H04124860A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- island
- board
- lead frame
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、リードフレームで端子を形成した半導体パッ
ケージに関するものである。
ケージに関するものである。
ＱＦＰＲ？ＳＯＰなどの半導体パッケージは、パッケー
ジ基板に半導体を実装すると共にパッケージ基板にリー
ドフレームの端子を接続し、そして半導体やパッケージ
基板、端子の基部を樹脂で封止することによって作成さ
れている。
ジ基板に半導体を実装すると共にパッケージ基板にリー
ドフレームの端子を接続し、そして半導体やパッケージ
基板、端子の基部を樹脂で封止することによって作成さ
れている。
【発明が解決しようとする課１１！］
しかし集積密度を高く形成した半導体のチップでは発熱
量が高くなっており、このような半導体パッケージに半
導体を実装すると熱がこもって半導体に劣化が発生し易
くなる等の問題があり、発熱量の高い半導体を実装する
ことができないものであった。 本発明は上記の点に鑑みて為されたものであり、発熱量
の高い半導体を実装することができる半導体パッケージ
を提供することを目的とするものである。 【８題を解決するための手段】 本発明に係る半導体パッケージは、半導体１を実装した
パッケージ基板２をリードフレーム３のアイランド部４
の片面に取着し、このアイランド部４の他方の片面に放
熱用プレート５を取着して成ることを特徴とするもので
ある。
量が高くなっており、このような半導体パッケージに半
導体を実装すると熱がこもって半導体に劣化が発生し易
くなる等の問題があり、発熱量の高い半導体を実装する
ことができないものであった。 本発明は上記の点に鑑みて為されたものであり、発熱量
の高い半導体を実装することができる半導体パッケージ
を提供することを目的とするものである。 【８題を解決するための手段】 本発明に係る半導体パッケージは、半導体１を実装した
パッケージ基板２をリードフレーム３のアイランド部４
の片面に取着し、このアイランド部４の他方の片面に放
熱用プレート５を取着して成ることを特徴とするもので
ある。
本発明にあっては、半導体１を実装したパッケージ基板
２を片面に取着したアイランド部４の他方の片面に放熱
用プレート５を取着するようにしているために、半導体
ｌの発熱は放熱用プレート５から放熱させることができ
、半導体パッケージに熱がこもることを防ぐことができ
る。
２を片面に取着したアイランド部４の他方の片面に放熱
用プレート５を取着するようにしているために、半導体
ｌの発熱は放熱用プレート５から放熱させることができ
、半導体パッケージに熱がこもることを防ぐことができ
る。
以下本発明を実施例によって詳述する。
第１図の実施例ではパッケージ基板２として多層プリン
ト配線板を用いるようにしである。すなわち、外層の回
路８ａを設けた外層配線板２ａと内層の回路８ｂを設け
た内層配線板２ｂとを積層することによって作成される
多層プリント配線板を用いてパッケージ基板２を作成す
るようにしてあり、パッケージ基板２の中央部には上下
に貫通して開口するキャビティ１０が座ぐり加工等で設
けである。内層の回路１ｂのうちこのキャビティ１０の
周縁部の部分をインナーリード部１１ｂとして露出させ
てあり、またパッケージ基板２の外周端部の部分をアウ
ターリード部１２ｂとして露出させである。一方、リー
ドフレーム３は金属薄板をプレス加工等することによっ
て作成されるものであり、両側に複数本づつ配置される
端子６６と、この端子６．６間に配置されるアイランド
部４とがリードフレーム３の一部として形成しである。 上記パッケージ基板２はこのリードフレーム３のアイラ
ンド部４の片面に接着等して接合することによって取り
付けである。このようにパッケージ基板２をアイランド
部４に取り付けることによってパッケージ基板２に形成
したキャビティｌＯの底部はアイランド部４によって形
成されることになり、ＩＣチップ等の半導体１はアイラ
ンド部４の表面においてキャビティ１０内に搭載される
。そしてこの半導体１と回路８ａ ８ｂのキャビティ
１０側の端部に形成されるインナーリード部１１ａ、１
１ｂとの間に金線等のワイヤー１３をボンディングして
半導体１を各回路８ａ、８ｂに接続する。またパッケー
ジ基板２の周端部において各回路８ａ、８ｂに形成され
るアウターリード部１２ａ、１２ｂとリードフレーム３
の各端子６の基端との間に金線等のワイヤー１３をボン
ディングして各端子６を各回路８ａ、８ｂに接続する。 このようにして回１８ａ、８ｂを介して半導体１と端子
６とを電気的に接続することができる。 また、アイランド部４のパッケージ基板２を接合した面
と反対側の面には放熱用プレート５が接着等して取着し
である。この放熱用プレート５は半導体１を搭載した部
分に対応して取着されるものであり、銅板など熱伝導率
の高いものを用いるのが好ましい、放熱用プレート５の
材質は勿論これに限定されるものではないが、リードフ
レーム３や封止用のモールド樹脂１４と熱膨張係数が同
一もしくは同等のものを用いるのが好ましい。 上記のようにリードフレーム３にパッケージ基板２や放
熱用プレート５を取り付けた後に、パッケージ基板２と
アイランド部４と端子６の基部をモールド成形して樹脂
１４で封止し、そしてアイランド部４や端子６をリード
フレーム３のフレームから切り離すことによって、半導
体パッケージを作成することができる。このとき、第１
図に示すように放熱用プレート５の表面は樹脂１４に埋
入されず露出されるようにしてあり、放熱用プレート５
の露出表面に金属製等の放熱フィン１５が取り付けであ
る。 このようにして第１図のように作成される半導体パッケ
ージにあって、半導体１がら発熱された熱はリードフレ
ーム３のアイランド部４がら放熱用プレート５に伝達さ
れ、放熱フィン１５を介して半導体パッケージの外部に
放熱される。ここで、第１図の実施例のように、半導体
１をリードフレーム３のアイランド部４に直接搭載する
ようにすれば、半導体１の発熱は直接アイランド部４が
ら放熱用プレート５へと伝達させることができるために
、放熱効果を高く得ることができるものである。
ト配線板を用いるようにしである。すなわち、外層の回
路８ａを設けた外層配線板２ａと内層の回路８ｂを設け
た内層配線板２ｂとを積層することによって作成される
多層プリント配線板を用いてパッケージ基板２を作成す
るようにしてあり、パッケージ基板２の中央部には上下
に貫通して開口するキャビティ１０が座ぐり加工等で設
けである。内層の回路１ｂのうちこのキャビティ１０の
周縁部の部分をインナーリード部１１ｂとして露出させ
てあり、またパッケージ基板２の外周端部の部分をアウ
ターリード部１２ｂとして露出させである。一方、リー
ドフレーム３は金属薄板をプレス加工等することによっ
て作成されるものであり、両側に複数本づつ配置される
端子６６と、この端子６．６間に配置されるアイランド
部４とがリードフレーム３の一部として形成しである。 上記パッケージ基板２はこのリードフレーム３のアイラ
ンド部４の片面に接着等して接合することによって取り
付けである。このようにパッケージ基板２をアイランド
部４に取り付けることによってパッケージ基板２に形成
したキャビティｌＯの底部はアイランド部４によって形
成されることになり、ＩＣチップ等の半導体１はアイラ
ンド部４の表面においてキャビティ１０内に搭載される
。そしてこの半導体１と回路８ａ ８ｂのキャビティ
１０側の端部に形成されるインナーリード部１１ａ、１
１ｂとの間に金線等のワイヤー１３をボンディングして
半導体１を各回路８ａ、８ｂに接続する。またパッケー
ジ基板２の周端部において各回路８ａ、８ｂに形成され
るアウターリード部１２ａ、１２ｂとリードフレーム３
の各端子６の基端との間に金線等のワイヤー１３をボン
ディングして各端子６を各回路８ａ、８ｂに接続する。 このようにして回１８ａ、８ｂを介して半導体１と端子
６とを電気的に接続することができる。 また、アイランド部４のパッケージ基板２を接合した面
と反対側の面には放熱用プレート５が接着等して取着し
である。この放熱用プレート５は半導体１を搭載した部
分に対応して取着されるものであり、銅板など熱伝導率
の高いものを用いるのが好ましい、放熱用プレート５の
材質は勿論これに限定されるものではないが、リードフ
レーム３や封止用のモールド樹脂１４と熱膨張係数が同
一もしくは同等のものを用いるのが好ましい。 上記のようにリードフレーム３にパッケージ基板２や放
熱用プレート５を取り付けた後に、パッケージ基板２と
アイランド部４と端子６の基部をモールド成形して樹脂
１４で封止し、そしてアイランド部４や端子６をリード
フレーム３のフレームから切り離すことによって、半導
体パッケージを作成することができる。このとき、第１
図に示すように放熱用プレート５の表面は樹脂１４に埋
入されず露出されるようにしてあり、放熱用プレート５
の露出表面に金属製等の放熱フィン１５が取り付けであ
る。 このようにして第１図のように作成される半導体パッケ
ージにあって、半導体１がら発熱された熱はリードフレ
ーム３のアイランド部４がら放熱用プレート５に伝達さ
れ、放熱フィン１５を介して半導体パッケージの外部に
放熱される。ここで、第１図の実施例のように、半導体
１をリードフレーム３のアイランド部４に直接搭載する
ようにすれば、半導体１の発熱は直接アイランド部４が
ら放熱用プレート５へと伝達させることができるために
、放熱効果を高く得ることができるものである。
上述のように本発明にあっては、半導体を実装したパッ
ケージ基板をリードフレームのアイランド部の片面に取
着し、このアイランド部の他方の片面に放熱用プレート
を取着しであるので、半導体から発熱された熱はリード
フレームのアイランド部を介して放熱用プレートに伝達
され、放熱用プレートから放熱させることができるもの
であって、半導体パッケージに熱がこもることを防ぐこ
とがてきるものであり１発熱量の高い半導体を実装する
ことが可能になるものである。
ケージ基板をリードフレームのアイランド部の片面に取
着し、このアイランド部の他方の片面に放熱用プレート
を取着しであるので、半導体から発熱された熱はリード
フレームのアイランド部を介して放熱用プレートに伝達
され、放熱用プレートから放熱させることができるもの
であって、半導体パッケージに熱がこもることを防ぐこ
とがてきるものであり１発熱量の高い半導体を実装する
ことが可能になるものである。
第１図は本発明の一実施例の断面図であり、１は半導体
、２はパッケージ基板、３はリードフレーム、４はアイ
ランド部、５は放熱用プレートである。
、２はパッケージ基板、３はリードフレーム、４はアイ
ランド部、５は放熱用プレートである。
Claims (1)
- （１）半導体を実装したパッケージ基板をリードフレー
ムのアイランド部の片面に取着し、このアイランド部の
他方の片面に放熱用プレートを取着して成ることを特徴
とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245329A JPH06103722B2 (ja) | 1990-09-14 | 1990-09-14 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245329A JPH06103722B2 (ja) | 1990-09-14 | 1990-09-14 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04124860A true JPH04124860A (ja) | 1992-04-24 |
| JPH06103722B2 JPH06103722B2 (ja) | 1994-12-14 |
Family
ID=17132045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2245329A Expired - Lifetime JPH06103722B2 (ja) | 1990-09-14 | 1990-09-14 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103722B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151641A (ja) * | 1992-11-05 | 1994-05-31 | Toshiba Corp | 半導体装置 |
| JPH08162558A (ja) * | 1994-12-07 | 1996-06-21 | Fujitsu Ltd | 半導体装置 |
| KR100765604B1 (ko) * | 2004-11-26 | 2007-10-09 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
-
1990
- 1990-09-14 JP JP2245329A patent/JPH06103722B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151641A (ja) * | 1992-11-05 | 1994-05-31 | Toshiba Corp | 半導体装置 |
| JPH08162558A (ja) * | 1994-12-07 | 1996-06-21 | Fujitsu Ltd | 半導体装置 |
| KR100765604B1 (ko) * | 2004-11-26 | 2007-10-09 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
| US7529093B2 (en) | 2004-11-26 | 2009-05-05 | Sanyo Electric Co., Ltd. | Circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103722B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471366A (en) | Multi-chip module having an improved heat dissipation efficiency | |
| US7061080B2 (en) | Power module package having improved heat dissipating capability | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6246115B1 (en) | Semiconductor package having a heat sink with an exposed surface | |
| JPH0590482A (ja) | 半導体装置およびその製造方法 | |
| US20020100963A1 (en) | Semiconductor package and semiconductor device | |
| JP2770947B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JP2004335493A (ja) | 半導体装置の実装構造 | |
| JPH0382060A (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH07183433A (ja) | 半導体デバイス | |
| JPS61147554A (ja) | ハイブリツドｉｃモジユ−ル | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JP2968704B2 (ja) | 半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JPH04196256A (ja) | 半導体チップキャリア |