JPH0412628B2 - - Google Patents

Info

Publication number
JPH0412628B2
JPH0412628B2 JP59137406A JP13740684A JPH0412628B2 JP H0412628 B2 JPH0412628 B2 JP H0412628B2 JP 59137406 A JP59137406 A JP 59137406A JP 13740684 A JP13740684 A JP 13740684A JP H0412628 B2 JPH0412628 B2 JP H0412628B2
Authority
JP
Japan
Prior art keywords
layer
region
epitaxial layer
buried
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59137406A
Other languages
English (en)
Other versions
JPS6037760A (ja
Inventor
Yohanesu Uiruherumusu Yohiemu Pieteru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS6037760A publication Critical patent/JPS6037760A/ja
Publication of JPH0412628B2 publication Critical patent/JPH0412628B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/15—Diffusion of dopants within, into or out of semiconductor bodies or layers from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は、第１導電型の少なくとも第１埋込み
層を形成する為に半導体基板領域の第１表面部分
内に第１の種類のドーパントを導入し、その後に
基板領域上に原子／cm2ではかつたドーピング量が
全体にわたつて第１埋込み層よりも低いエピタキ
シアル層を成長させ、前記の埋込み層からその上
のエピタキシアル層の部分内に拡散することによ
り第１導電型の第１領域を形成し、前記の第１埋
込み層の上方に位置するエピタキシアル層の一部
分内に第１半導体回路素子の半導体領域を形成す
ることにより半導体装置を製造する半導体装置の
製造方法に関するものである。
上述した特色を有する方法は、英国特許公開
GB−A2075257（特開昭57−1260号公報）に記載
されており既知である。上述したように埋込み層
から拡散により得た領域内に半導体回路素子を設
ける集積化半導体装置の製造に当つては、電気特
性の再現性に対する問題がしばしば生じる。実際
に多くの場合、これらの電気特性は埋込み層から
拡散されて形成された領域の表面におけるドーピ
ング濃度に多かれ少なかれ依存する。例えば、こ
の領域内に形成した絶縁ゲート電界効果トランジ
スタのしきい値電圧は表面におけるドーピング濃
度に著しく依存する。上述した方法において表面
におけるドーピング濃度に影響を及ぼす要因は主
としてエピタキシアル層のドーピング濃度および
厚さであり、少くとも拡散により得た領域のドー
ピング濃度が埋込み層から表面への拡散により完
全に或いはほぼ完全に決定される場合には埋込み
層のドーピング濃度も要因となる。従つて、表面
におけるドーピング濃度は、エピタキシアル層の
厚さおよび埋込み層のイオン注入パラメータの双
方またはいずれか一方がわずかに変化することに
より比較的大きな範囲で変化するおそれがある。
特に、エピタキシアル層と埋込み層とが互いに
反対の導電型である場合には、上述したことによ
り表面のドーピング濃度が比較的大きく変化して
しまうおそれがある。エピタキシアル層が偶発的
に厚肉になつてしまうか或いは埋込み層のドーピ
ング濃度が偶発的に減少してしまう為に、埋込み
層から拡散されたドーピング濃度がエピタキシア
ル層のバツクグラウンドドーピング濃度を丁度補
償する個所が表面の下方に位置する場合には、反
転層が表面にも得られてしまうおそれがある。
これらの現象は、外方拡散によつて得た領域内
に絶縁ゲート電界効果トランジスタを形成する場
合に特に重大な問題となる。すなわち前述した要
因による影響の下でこのトランジスタのしきい値
電圧は同時に処理した異なる半導体ウエフア間で
比較的大きく広がつてしまうおそれがある。
本発明の目的は特に、エピタキシアル層の厚さ
および埋込み層のドーピング濃度が偶発的に変化
することにかかわらず正確に決定された再現性の
ある特性を得ることのできる改善した方法を提供
せんとするにある。
本発明は、第１導電型の少なくとも第１埋込み
層を形成する為に半導体基板領域の第１表面部分
内に第１の種類のドーパントを導入し、その後に
基板領域上に原子／cm2ではかつたドーピング量が
全体にわたつて第１埋込み層よりも低いエピタキ
シアル層を成長させ、前記の埋込み層からその上
のエピタキシアル層の部分内に拡散することによ
り第１導電型の第１領域を形成し、前記の第１埋
込み層の上方に位置するエピタキシアル層の一部
分内に第１半導体回路素子の半導体領域を形成す
ることにより半導体装置を製造するに当り、前記
の第１表面部分のそばで前記の半導体基板領域の
第２表面部分内に第２の種類のドーパントを導入
して前記の第１導電型とは反対の第２導電型であ
り、原子／cm2ではかつたドーピング量が全体にわ
たつて前記のエピタキシアル層よりも高い少なく
とも第２埋込み層を形成し、この第２の種類のド
ーパントに対しては、同じ温度で第１の種類のド
ーパントとほぼ同じ速度でエピタキシヤアル層中
に拡散するドーパントを用い、第１および第２埋
込み層のそれぞれからの第１および第２の種類の
ドーパントの拡散を、前記の埋込み層の上方に原
エピタキシアル層とほぼ同じドーピング濃度を有
する表面層を残すように行ない、前記の第２埋込
み層の上方に位置するエピタキシアル層の一部分
内に第２半導体回路素子の半導体領域を設けるこ
とを特徴とする。
本発明によれば、形成すべきIGFET（絶縁ゲー
ト電界効果トランジスタ）に対する基本ドーピン
グレベルとして使用する一定の基準ドーピング濃
度が表めに存在し、従つてエピタキシアル層の厚
さおよび埋込み層のドーピング濃度の双方或いは
いずれか一方の前述した種類の偶発的な変化が最
早や重要でなくなるように埋込み層からの拡散を
意として行なう。
しきい値電圧を決定するイオンの注入は前記の
表面層中のチヤネル領域内に行なうの有利であ
る。このようにすることは、埋込み層とエピタキ
シアル層とが互いに反対の導電型である場合に特
に重要である。イオン注入の為にに表面層の導電
型は埋込み層の導電型に変換され、同時にしきい
値電圧は再現的に決定される。所定の条件の下で
はこのイオン注入は後に記載するように追加のイ
オン注入マスクを用いることなく行なうことがで
きる。
本発明は、第１導電型の第１埋込み層の側部
に、同じ温度でこの第１埋込み層の場合とほぼ同
じ拡散速度でエピタキシアル層内に拡散するドー
パントを有する第２導電型の第２埋込み層を形成
し、前記の第１絶縁ゲート電界効果トランジスタ
に対し相補をなす構造の第２絶縁ゲート電界効果
トランジスタを第２埋込み層の上方に位置するエ
ピタキシアル層の部分内に形成する方法において
特に重要なものとなる。その理由は、第１および
第２埋込み層の双方のドーパントの横方向拡散が
互いに補償され、第１埋込み層からの拡散により
形成される領域と第２埋込み層からの拡散により
形成される領域との間のpn接合が表面に対し直
角となる為である。この場合、後のいかなるしき
い値調整用イオン注入がなければ、後に詳細に説
明するように一方のトランジスタのしきい値電圧
はエピタキシアル層のバツクグラウンドドーピン
グによつて決定され、他方のトランジスタのしき
い値電圧は別に行なうイオン注入によつて決定さ
れる。半導体材料として珪素を用いる場合、前述
した２種類の各別の埋込み層に対するドーパント
として硼素および燐を用いることができる。
図面につき本発明を説明する。
図面は実際のものに正比例するものではなく、
第１〜４図および第５〜８図の断面図の特に厚さ
方向の寸法を比較的誇張して示し明瞭としてい
る。これらの断面図において同じ導電型の半導体
領域には同じ方向の斜線を付してある。また対応
する部分には一般に同一符号を付してある。
第１〜８図は本発明による方法を用いることに
より半導体装置、本例の場合相補型の２つの
MOSトランジスタと１つのバイポーラトランジ
スタとを具える集積回路を製造する順次の工程の
断面図を線図的に示す。
出発材料（第１図参照）は半導体基板領域１、
本例の場合例えば10Ω・cmの固有抵抗を有し好ま
しくは＜100＞方位の表面を有するｐ導電型珪素、
ウエフアとする。この表面上には例えば50nｍの
厚さの薄肉酸化物層２を熱酸化により形成する。
次に既知の技術を用いてこの酸化物層２上に例え
ば150nｍの厚さの窒化珪素層３を堆積する。次
に通常の写真食刻技術を用いて孔４および５を層
２および３内に互いに並べて腐食形成する。例え
ば２×1014イオン／cm2のドーズ量および170KeV
のエネルギーで燐イオンをイオン注入することに
よりこれらの孔内にｎ型層６および７を形成す
る。この場合層２および３はイオン注入マスクと
して作用する。
層２および３を耐酸化マスクとして作用させて
熱酸化を行なうことにより層６および７上に酸化
物層８および９を形成し（第２図参照）、その後
層２および３を腐食処理により除去し、硼素イオ
ンを注入することによりｐ型層１０，１１および
１２を形成する。本例の場合このイオン注入のド
ーズ量は２×1014イオン／cm2とし、エネルギーは
40KeVとし、酸化物層８および９をこのイオン
注入に対する注入マスクとして作用させる。
酸化物層８および９を腐食処理により除去した
後、表面上にｎ導電型の珪素層１３をエピタキシ
アル成長させる（第３図参照）。層６，７，１０，
１１および１２は図面を明瞭にする為に同じレベ
ル（高さ位置）および同じ厚さにして第３図およ
びそれ以後の図に示してある。これらの層は埋込
み層を構成し、層１０，１１および１２は第１導
電型、すなわちｐ導電型であり、層６および７は
第２導電型、すなわちｎ導電型である。
これらの埋込み層は上述した方法とは異なる技
術により被着することもできる。例えば、最初に
全表面上に一導電型の層を被着し、その後にこの
層の所定の領域を腐食除去し、例えば前記の英国
特許公開GB−A2075257（特開昭57−1260号公報）
において第１〜５図につき説明されているよう
に、この腐食用をマスクをドーピングマスクとし
て用いて前記の所定の領域に反対導電型の埋込み
層を形成するようにすることができる。
本例では、エピタキシアル層１３の厚さを7.5μ
ｍとし、ドーピング濃度を８×1014燐原子／cm3と
し、すなわち厚さ全体にわたるドーピング量を
7.5×10-4×（８×1014）＝６×1011原子／cm2とす
る。従つて厚さ全体にわたるドーピング量は埋込
み層６，７，１０，１１および１２の場合よりも
低くなる。
次に、加熱処理を1200℃で５時間行ない、この
加熱処理中に各埋込み層からの拡散によりその上
側のエピタキシアル層の部分内に当該埋込み層の
導電型の領域を形成する。これにより第４図に示
すように埋込み層１０，１１および１２の上にｐ
導電型領域１０Ａ，１１Ａおよび１２Ａが形成さ
れ、埋込み層６および７上にｎ導電型領域６Ａお
よび７Ａが形成される。これらの埋込み層は基板
領域１内にも拡散する。エピタキシアル層１３と
基板領域１との間のもとの界面の位置を一点鎖線
１４で示す。ｐ型領域１０Ａ，１１Ａおよび１２
Ａと、ｎ型領域６Ａおよび７Ａとの間のpn接合
は表面に対しほぼ直角となる。その理由は、硼素
および燐が前記の英国特許公開GB−A2075257
（特開昭57−1260号公報）により詳細に説明され
ているようにほぼ同じ速度で拡散し、硼素および
燐の横方向拡散が互いにほぼ補償し合う為であ
る。
本発明によれば、第４図に示すように、ほぼも
とのドーピング濃度を有するｎ導電型エピタキシ
アル層１３の薄肉層１３Ａが埋込み層、本例では
各埋込み層の上で表面に残存するように前記の拡
散を行なう（すなわちこのようになるように拡散
時間および拡散温度を選択する）。この薄肉のｎ
型表面層１３Ａはｐ型領域１０Ａ，１１Ａおよび
１２Ａとでpn接合を形成する。領域６Ａ，７Ａ，
１０Ａ，１１Ａおよび１２Ａ内に半導体回路素子
を設ける場合、この表面層１３Ａは埋込み層のド
ーズ量およびエピタキシアル層１３と厚さの偶発
的な変化に依存しない基準ドーピング濃度部とし
利用しうる。
第４Ａ図は表面に対し直角な方向で且つこの表
面から計算した領域１０Ａ，１１Ａおよび１２Ａ
内の硼素原子の拡散状態（NB）を線図的に示す。
第４Ｂ図も同様に領域６Ａおよび７Ａ内の燐原子
の拡散状態（Np）を線図的に示す。これらの双
方の場合、エピタキシアル層１３のｎ型バツクグ
ラウンドドーピング度（NE）も示してある。ま
た、表面付近で得られる正味のｎ型ドーピング濃
度ND−NAの絶対値を点線で示す。第４Ａ図の場
合には、前述したように、約0.6μｍの深さｊの位
置で下側の領域１０Ａ，１１Ａ或いは１２Ａとで
pn接合を形成するｎ型層１３Ａが表面に存在す
る。
次に、領域６Ａ，７Ａおよび１１Ａ内に種々の
半導体回路素子の一部を形成する半導体区域を設
ける。本例ではこれらの半導体区域の形成を以下
のようにして行なう。
まず最初、表面上に耐酸化マスクを設ける。こ
の目的の為に、熱酸化による薄肉の酸化物層１５
とその上の窒化珪素層１６とを形成し、その後に
これらの層を通常の写真食刻技術により所望通り
にパターン化し、これにより得た耐酸化マスク
が、埋込み層の上方に位置する領域６Ａ，７Ａお
よび１１Ａの各々においてこれらの領域の端縁部
分に存在しないようにする（第５図参照）。
次に、例えば70KeVのエネルギーおよび1012イ
オン／cm2のドーズ量で燐イオンを注入することに
よりｎ導電型のチヤネルストツパ区域１７を形成
する（第５図参照）。この場合、耐酸化マスク１
５，１６はイオン注入マスクとして作用する。
次に、フオトラツカー層の形態のイオン注入マ
スク１８を領域１１Ａの外部に設ける（第６図参
照）。次に、硼素イオンの注入（ドーズ量を５・
1013イオン／cm2、エネルギーを16KeVとする）に
より領域１１Ａの端縁部分に選択的にｐ型チヤネ
ルストツパ区域１９を形成する（第６図参照）。
この硼素イオン注入は前の燐イオン注入によるチ
ヤネルストツパ区域１７に重ねてドーピングする
ものである。この場合もフオトラツカー層１８と
酸化物−窒化物層１５，１６との双方がこの硼素
イオン注入に対するマスクとなる。
次に、表面層１３Ａ内に形成すべき電界効果ト
ランジスタのチヤネル領域において領域１１Ａに
硼素イオンによるイオン注入を行ない、これによ
りｎ型層１３Ａをｐ導電型とする（第７図参照）。
このイオン注入（イオン注入部２０に対する注
入）を例えば60KeVのエネルギーおよび1011イオ
ン／cm2のドーズ量で行なうと、イオンは耐酸化マ
スク１５，１６を部分的に浸透するもフオトラツ
カー層１８は浸透せず、後のいかなるしきい値変
位用イオン注入がなければ上述した硼素イオン注
入によりしきい値電圧を決定する。
次にフオトラツカー層１８を除去する。次に
（第８図参照）、湿潤酸素の雰囲気中で1000℃で２
時間加熱することにより、半導体本体内に部分的
に埋設された酸化物パターン２１を形成し、その
後に耐酸化マスク１５，１６を腐食により除去す
る。この場合チヤネルストツパ区域１７および１
９は酸化物パターンの下側に位置する。
耐酸化マスク１５，１６の除去後に露出された
珪素表面の部分内に通常のようにして半導体回路
素子を設ける。本例（第８図参照）では、これら
の素子をｎ型領域６Ａ内に設けるエンハンスメン
ト型のｐチヤネルMOSトランジスタ、ｐ型領域
１１Ａ内に設ける同じくエンハンスメント型のｎ
チヤネルMOSトランジスタおよびｎ型領域７Ａ
内に設けるバイポーラバーテイカルnpnトランジ
スタとする。酸化物パターン２１はドーピングマ
スクとして用いる。バイポーラトランジスタのｐ
型ベース区域２２は例えば珪素表面の他の露出部
分を非臨界的なフオトラツカーマスクにより被覆
して硼素イオンを注入することにより形成するこ
とができる。次に熱酸化により表面に約50nｍの
厚さの酸化物層２３を被覆し、この上に多結晶珪
素層２４を既知の技術により堆積する。この多結
晶珪素層２４を拡散或いはイオン注入により強い
ｎ導電性とした後、これからMOSトランジスタ
回路の接続線および相互接続線を含むゲート電極
を写真食刻により形成する（第８図参照）。これ
らのゲート電極には熱酸化により酸化物層２５を
設け、次にこの酸化物層２５を非臨界的なフオト
ラツカーマスクと一緒にイオン注入マスクとして
用い、領域６Ａ内にｐ型ソースおよびドレイン区
域２６および２７を、領域１１Ａ内にｎ型ソース
およびドレイン区域２８および２９をイオン注入
により形成する。バイポーラトランジスタのエミ
ツタ区域３０およびコレクタ接点区域３１はソー
ス区域２８およびドレイン区域２９と同時に形成
でき、ベース接点区域３２はソース区域２６およ
びドレイン区域２７と同時に形成しうる。
最後に、アセンブリ上に形成した酸化物層３３
にあけた窓を経て種々の接続電極を設け、その後
の装置を適当な容器内に配置し更に通常のように
して完成させることができる。
原理的には珪素以外の半導体材料をも用いるこ
とができ、またドーピングマスクおよび耐酸化マ
スクを行なう為の他の材料を用いることができる
こと明らかである。この点は技術的な条件や可能
性に依存するものであり本発明にとつて本質的な
ものではない。更に、前述した例における導電型
をすべて同時に反対の導電型に変えることができ
る。
【図面の簡単な説明】
第１〜８図は、本発明による方法の一例の順次
の工程で半導体本体の一部を示す断面図、第４Ａ
および４Ｂ図は、半導体本体部分の一部における
拡散状態を示す線図的説明図である。 １……半導体基板領域、２……酸化物層、３…
…窒化珪素層、４，５……孔、６，７……ｎ型層
（埋込み層）、８，９……酸化物層、１０，１１，
１２……ｐ型層（埋込み層）、１３……ｎ型珪素
層（エピタキシアル層）、１５……酸化物層、１
６……窒化珪素層、１７，１９……チヤネルスト
ツパ区域、１８……イオン注入マスク（フオトラ
ツカー層）、２１……酸化物パターン、２２……
ベース区域、２３……酸化物層、２４……多結晶
珪素層、２５……酸化物層、２６……ｐ型ソース
区域、２７……ｐ型ドレイン区域、２８……ｎ型
ソース区域、２９……ｎ型ドレイン区域、３０…
…エミツタ区域、３１……コレクタ接点区域、３
２……ベース接点区域。

Claims (1)

  1. 【特許請求の範囲】 １ 第１導電型の少なくとも第１埋込み層を形成
    する為に半導体基板領域の第１表面部分内に第１
    の種類のドーパントを導入し、その後に基板領域
    上に原子／cm2ではかつたドーピング量が全体にわ
    たつて第１埋込み層よりも低いエピタキシアル層
    を成長させ、前記の埋込み層からその上のエピタ
    キシアル層の部分内に拡散することにより第１導
    電型の第１領域を形成し、前記の第１埋込み層の
    上方に位置するエピタキシアル層の一部分内に第
    １半導体回路素子の半導体領域を形成することに
    より半導体装置を製造するに当り、 前記の第１表面部分のそばで前記の半導体基板
    領域の第２表面部分内に第２の種類のドーパント
    を導入して前記の第１導電型とは反対の第２導電
    型であり、原子／cm2ではかつたドーピング量が全
    体にわたつて前記のエピタキシアル層よりも高い
    少なくとも第２埋込み層を形成し、この第２の種
    類のドーパントに対しては、同じ温度で第１の種
    類のドーパントとほぼ同じ速度でエピタキシヤア
    ル層中に拡散するドーパントを用い、第１および
    第２埋込み層のそれぞれからの第１および第２の
    種類のドーパントの拡散を、前記の埋込み層の上
    方に原エピタキシアル層とほぼ同じドーピング濃
    度を有する表面層を残すように行ない、前記の第
    ２埋込み層の上方に位置するエピタキシアル層の
    一部分内に第２半導体回路素子の半導体領域を設
    けることを特徴とする半導体装置の製造方法。 ２ 特許請求の範囲第１項に記載の半導体装置の
    製造方法において、前記エピタキシアル層が珪素
    を有するようにし、前記の第１および第２の種類
    のドーパントに対しそれぞれ燐および硼素を用い
    ることを特徴とする半導体装置の製造方法。 ３ 特許請求の範囲第１項または第２項に記載の
    半導体装置の製造方法において、前記の第１およ
    び第２埋込み層のそれぞれの上方に位置するエピ
    タキシアル層の前記の一部分内にｐチヤネル電界
    効果トランジスタおよびｎチヤネル電界効果トラ
    ンジスタをそれぞれ設けることを特徴とする半導
    体装置の製造方法。 ４ 特許請求の範囲第１〜３項のいずれか一項に
    記載の半導体装置の製造方法において、前記の拡
    散後、少なくとも形成すべき回路素子の区域に耐
    酸化マスクを設け、この耐酸化マスクは前記の埋
    込み層の上方の領域の端縁部分を露出したままに
    維持し、この領域の外部にイオン注入マスクを設
    け、その後にイオン注入により前記の端縁部分内
    にチヤネルストツパ区域を選択的に形成し、この
    際前記のイオン注入は、イオンが前記の耐酸化マ
    スクを透過するも前記のイオン注入マスクは透過
    しないようなエネルギーで行ない、次にイオン注
    入マスクを除去し、耐酸化マスクによつて被覆さ
    れていない表面部分内に熱酸化により埋設酸化物
    パターンを形成することを特徴とする半導体装置
    の製造方法。
JP59137406A 1983-07-05 1984-07-04 半導体装置の製造方法 Granted JPS6037760A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NLAANVRAGE8302383,A NL188923C (nl) 1983-07-05 1983-07-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL8302383 1983-07-05

Publications (2)

Publication Number Publication Date
JPS6037760A JPS6037760A (ja) 1985-02-27
JPH0412628B2 true JPH0412628B2 (ja) 1992-03-05

Family

ID=19842115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59137406A Granted JPS6037760A (ja) 1983-07-05 1984-07-04 半導体装置の製造方法

Country Status (9)

Country Link
US (1) US4535529A (ja)
JP (1) JPS6037760A (ja)
CA (1) CA1216966A (ja)
CH (1) CH665308A5 (ja)
DE (1) DE3423776C2 (ja)
FR (1) FR2548831B1 (ja)
GB (1) GB2143086B (ja)
IT (1) IT1174221B (ja)
NL (1) NL188923C (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
US5023193A (en) * 1986-07-16 1991-06-11 National Semiconductor Corp. Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
KR910009739B1 (ko) * 1988-07-13 1991-11-29 삼성전자 주식회사 반도체장치의 제조방법
US5102811A (en) * 1990-03-20 1992-04-07 Texas Instruments Incorporated High voltage bipolar transistor in BiCMOS
JP2511784Y2 (ja) * 1991-01-11 1996-09-25 福代 杉田 繊維製品用仕上機
US5454258A (en) * 1994-05-09 1995-10-03 Olin Corporation Broad range moisture analyzer and method
US5556796A (en) * 1995-04-25 1996-09-17 Micrel, Inc. Self-alignment technique for forming junction isolation and wells
EP0811242A1 (en) * 1995-12-21 1997-12-10 Koninklijke Philips Electronics N.V. Method of manufacturing a resurf semiconductor device, and a semiconductor device manufactured by such a method
JP3304803B2 (ja) * 1997-02-07 2002-07-22 ヤマハ株式会社 多電源半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5190277A (en) * 1975-02-05 1976-08-07 Handotaisochino seizohoho
JPS5214388A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Process for complementary insulated gate semiconductor integrated circuit device
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4128439A (en) * 1977-08-01 1978-12-05 International Business Machines Corporation Method for forming self-aligned field effect device by ion implantation and outdiffusion
JPS5493981A (en) * 1978-01-09 1979-07-25 Toshiba Corp Semiconductor device
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
NL186662C (nl) * 1980-04-29 1992-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS57134948A (en) * 1981-02-14 1982-08-20 Pioneer Electronic Corp Semiconductor device
JPS57136342A (en) * 1981-02-17 1982-08-23 Fujitsu Ltd Manufacture of semiconductor device
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
NL8104862A (nl) * 1981-10-28 1983-05-16 Philips Nv Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan.
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process
JPS59107561A (ja) * 1982-12-13 1984-06-21 Nec Corp 相補型絶縁ゲ−ト電界効果半導体集積回路装置

Also Published As

Publication number Publication date
GB2143086A (en) 1985-01-30
IT1174221B (it) 1987-07-01
JPS6037760A (ja) 1985-02-27
DE3423776C2 (de) 1997-07-31
US4535529A (en) 1985-08-20
CA1216966A (en) 1987-01-20
FR2548831A1 (fr) 1985-01-11
IT8421721A0 (it) 1984-07-02
GB8417046D0 (en) 1984-08-08
FR2548831B1 (fr) 1988-10-14
GB2143086B (en) 1987-03-04
IT8421721A1 (it) 1986-01-02
NL188923B (nl) 1992-06-01
NL188923C (nl) 1992-11-02
DE3423776A1 (de) 1985-01-17
CH665308A5 (de) 1988-04-29
NL8302383A (nl) 1985-02-01

Similar Documents

Publication Publication Date Title
US4495010A (en) Method for manufacturing fast bipolar transistors
EP0083816B1 (en) Semiconductor device having an interconnection pattern
US4477965A (en) Process for manufacturing a monolithic integrated solid-state circuit comprising at least one bipolar planar transistor
JPH0640582B2 (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
US5047357A (en) Method for forming emitters in a BiCMOS process
US4466171A (en) Method of manufacturing a semiconductor device utilizing outdiffusion to convert an epitaxial layer
JP3199452B2 (ja) Ｐｎｐ装置用ｐ埋め込み層の製造方法
JPH0412628B2 (ja)
US4362574A (en) Integrated circuit and manufacturing method
JP2997377B2 (ja) 半導体装置及びその製造方法
JPH025432A (ja) 半導体装置の製造方法
US5837590A (en) Isolated vertical PNP transistor without required buried layer
US4783423A (en) Fabrication of a semiconductor device containing deep emitter and another transistor with shallow doped region
JPS5880851A (ja) 半導体装置とその製造方法
US5150184A (en) Method for forming emitters in a BiCMOS process
US4669179A (en) Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
US4512815A (en) Simplified BIFET process
JP2595799B2 (ja) 半導体装置及びその製造方法
JP2817247B2 (ja) 半導体装置
JPH0271526A (ja) 半導体集積回路およびその製造方法
KR0154806B1 (ko) 제너 다이오드 및 그의 제조방법
JP2729870B2 (ja) 可変容量ダイオードとその製造方法
JP3057692B2 (ja) 半導体装置の製造方法
EP0366967B1 (en) A method of forming integrated circuits having buried doped regions
JPH0713971B2 (ja) バイポーラトランジスタの製造方法