JPS6037760A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6037760A JPS6037760A JP59137406A JP13740684A JPS6037760A JP S6037760 A JPS6037760 A JP S6037760A JP 59137406 A JP59137406 A JP 59137406A JP 13740684 A JP13740684 A JP 13740684A JP S6037760 A JPS6037760 A JP S6037760A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- type
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
- H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/15—Diffusion of dopants within, into or out of semiconductor bodies or layers from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は第1専電型の少くとも1つの第1111!込み
層を形成する為に半導体基板領域の表面部分内にドーパ
ントを導入し、その後&、::Jijj板領域上Gこ、
埋込み層よりも少ない、厚さ全体のドーピング(11(
KX子数/儒2)を有するエピタキシアル層を成艮ぎせ
、前記の埋込み層からその十〇〕エビタギシγル層の部
分内に拡散することGこより第1導電型の領域を形成し
、この第1導?tE型の領域内に半217体回路素子σ
〕表面隣接半導体区域を設Gする半34y体装置の装造
方法に閃するもので/1’) 、5 。 本鈍明は更に上述した方法によって動活した半導体装1
aGこも関するもσ〕でアク、。 上述した特色を有する方法け、へ母莢礼%%も英国背i
tl公開G B −A 20752 n ? (Q’:
+開昭5’ 7−1250骨分N)に記n(2E しT
8 ’J J4!/; 知”Cある。上述したように
埋込み層から拡散により得た領域内Gこ半導体回路素子
を設ける集積化生う11体・装置の81!!漬に当って
は、電気特性の再現性に対する問題がしはしは生じる。 実際に多くの場合、これらの1tL気特性は埋込み層か
ら拡散さnて形成された領域の表面におけるドーピング
7度に多かれ少なかれ依存する。例えGプ、この領域内
に形成した絶縁ゲート電界効果トランジスタのしきい値
電圧は表面にお(16ド一ピング濃度に著しく依存する
。上述した方法
層を形成する為に半導体基板領域の表面部分内にドーパ
ントを導入し、その後&、::Jijj板領域上Gこ、
埋込み層よりも少ない、厚さ全体のドーピング(11(
KX子数/儒2)を有するエピタキシアル層を成艮ぎせ
、前記の埋込み層からその十〇〕エビタギシγル層の部
分内に拡散することGこより第1導電型の領域を形成し
、この第1導?tE型の領域内に半217体回路素子σ
〕表面隣接半導体区域を設Gする半34y体装置の装造
方法に閃するもので/1’) 、5 。 本鈍明は更に上述した方法によって動活した半導体装1
aGこも関するもσ〕でアク、。 上述した特色を有する方法け、へ母莢礼%%も英国背i
tl公開G B −A 20752 n ? (Q’:
+開昭5’ 7−1250骨分N)に記n(2E しT
8 ’J J4!/; 知”Cある。上述したように
埋込み層から拡散により得た領域内Gこ半導体回路素子
を設ける集積化生う11体・装置の81!!漬に当って
は、電気特性の再現性に対する問題がしはしは生じる。 実際に多くの場合、これらの1tL気特性は埋込み層か
ら拡散さnて形成された領域の表面におけるドーピング
7度に多かれ少なかれ依存する。例えGプ、この領域内
に形成した絶縁ゲート電界効果トランジスタのしきい値
電圧は表面にお(16ド一ピング濃度に著しく依存する
。上述した方法
【こおいて表面におけるドーピング凝度
に形骨を及ぼず要因6ゴ宇としてエビクキシアル層のド
ーピング鮮度および厚ぎであり、少くとも拡散Gこより
得た領域のドーピング悶度が埋込み層から表面への拡t
ttにより完全に或いけQlぼ完全に決定ざわる場合に
は埋込み層のドーピング蘭度もザ因となめ。従って、表
面しこおけるドーピング一度は、エピタキシアル層の厚
さおよび埋込み層cr)イオン注入パラメータσ〕双万
′Eたけいずれか一万がわ刊゛かGこ変化することによ
り比較的大きな範囲で変化するおそ第1があの。 第1守に、エピタキシアル層と埋込み層とが互いに反対
の>9 Tt型である場合には、上述したことにより表
面のドーピングI/、’1度が比較的大きくり化してし
まうおそれがある。エピタキシアル1曽が偶発[ト■に
厚肉になってしまうか或いは埋込み層Cυドーピング1
A度が偶発的に減少してしまう為に、埋込り層から拡I
¥1されたドーピング7度目Wがエビクキシアル層σ)
バックグラウンドドーピングbah (Vを丁度補償す
る個所が表面のF (til+に61置する場合には、
反転層が表面にも得られてしようおそわかある。 こわらの現象Cま、外方拡散〔こよって得プこ18I域
内に絶縁ゲート電界効果トランジスタを形成1−るV″
。 合Gこ特に重大な間頃とな4゜ずなわち前辻した′δ!
因による形骨の下でこのトランジスタσ)しきいf1i
1托圧Gま同時に処理した異なる半導体ウェファ間で比
較的大きく広がってしまうおそ第1がある。 本発明の目的は特Gこ、エピタキシアル層の即びおよび
埋込みI’>’tのドーピングθ5J IIJが偶発的
に変化Jることにかかわらず正確に決定されたP1現性
σ)ある特性を得ることのできる改善した方法を471
!、 +1、せんとする0こあ之〕。 本発明は、第12淳市型の少くとも1つの第1即・込み
層を形成、する為に半i77体基板領域σ〕表曲部分内
にドーパントを導入し、その後Gこ基板領域上G42、
埋込み層よりも少q5\j!% 2全体σ)ドーピング
j+(原子数/m2)を有するエピタキシアル層を成長
させ、前記σ〕埋込み層からそv)J−σ〕エピタキシ
アル層の部分内に拡散することにより第1導軍型σ)領
域を形成し、この第1導■型の領域内Gこ半廓体回路累
子の表面層(λ半導体区域を設ける半導体装置の製造方
法←こおいて、前記の埋込み層の上方Oこもとのエピタ
キシアル層と同じドーピング濃度を有する表面層が残存
するように前記の拡散を行ない、その後に前記の埋込み
層の上方に残存するこの表面層内Gこ少くとも1つの第
1絶縁ゲート71j昇効果トランジスタをH穿けること
全特徴とする0本発明Gこよれに4、形成1−べきIC
FE’lll絶縁ゲートi’l#界効果トランジスタ)
にス・rする基本ドーピングレベルとして作用する一定
の基準ドーピング濃度が表面に存rE t、 、従って
エピタキシアル層の厚さおよびすlj込み層σ)ドーピ
ング?農度の双方或いはいずれか一万σ〕前述した種類
の偶発的な変化が最早や重要でなくなるよう【こ坤込み
層からσ)拡散を意として行なう。 しきい値iti、 I[f−を決定するイオン(1)
f(人は前記の表面層中U〕チャイル領域内に行なうの
が有利である。こσ)ようにすることに、埋込み層とエ
ピタキシアル層とが一4Lいに反対の導′F1′T、型
である場合Gこ特に重要であく)。イオン注入の為に表
面層の3.r7市型は埋込み層の導m型に変換ぎ才1、
同[BrGこし合い値’rt IEは再現的に決定され
る。所定の条件υ〕下ではこσ〕イオン注入は後に記載
するよう【こ追加σ〕イオンメ1:人マスクを用いるこ
とηvく行なうことかできる。 本弁明は、第1導t’17.型σ)第1埋込み層σ〕他
側部こ、同じ温度でこの第1埋込み層の場合とほぼ回じ
41(攻速度でエピタキシアル層内に111、散ず0ド
ーパントを有する第2〜;< If型σ)第2埋込み層
を形成1し、前記の第1絶縁ゲート?lL界効果トラン
ジスタGこ7・1し相補をなす溝r?σ) ’B 2絶
縁ゲ一ト?社界効果トランジスタを第2埋込み層の上方
Gこ位1i’iするエピタキシアル層の怜;層内にjヒ
戒する方法しこおいて特に・重安なものとなる。こび)
場合、後のいかなるしきい値+M整出用1゛オン注入な
けわは、後に詳細に説明するように一万のトランジスタ
σ〕シキい値徂圧はエピタキシアル層のバックグラウン
ドドーピングによって決定され、他方のトランジスタσ
〕シキい値rii、 l・け別に行なうイオン注入によ
って決定すれる。半導体材料として珪素を用いる場合、
前述し、た2 PI WZiσ〕各別の即込み層に対す
るドーパントとじて硼素および燐を用いることができる
。 図面につき本=明をH+2明する。 図面は実際のもの(二重比例するもσ)ではなく、第1
〜4・図および第5〜81″21の断面図σJ特に埋さ
方向の寸法を比較的誇張して示し明11ぴとしている。 こ7″Lらσ) +ar Ii’1i 1ソIにおいて
同じへトヌWE型の半導体領域GこGゴ同り方向σ〕斜
線を何してあイ)。また附加\するMIS分Gこけ一般
に同一符号をイ」シである。 第1〜81゛ス目1本弁明による方法を用いることに、
にり半々7体装1¥#、 、 、A、例の場合相補型(
/J 2つのMOSトランジスタと1つのバイポーラト
ランジスタとを具える集]C1回路を11=!!造する
1liF4次の工程の断面図を線図的Gこ示ず。 出発材料(第1図参照)は半導体ノ^板領ν、う]、本
例の場合例えば10Ω・c誦の固有抵抗を・f1シ好ま
しくは<100>万位U)表面を有するpノ、すm型珪
素、ウェファとする。こσ)表面」二には例えζ=15
On、mσ〕厚さの薄肉酸化物層2を熱酸化Gこより
形成する。次にI↓(1知の技礼丁を用いてこσ〕自シ
化物層2上に例えは15 (l nmの厚さの窒化珪牙
一層8を堆+!++する。次に通常σ〕′Ij′、r入
食刻技術を用いて孔4・ツー5よび5を層2および3内
に互いに並べて10j1女形成する。例えけ2 X I
O14イオン/cm 2のドーズ吊および] 70
KeVのエネルギーで燐イオンをイオン7を入すること
によりこtLらの孔内にri型層6王3よび7を形成ず
<)。こσ)場合へ′12および3 Getイオン注入
マスクとして作用する。 層2および3を耐酸化マスクとして作用1ぎセて熱酸化
を行なうことにより層6および7−ヒGこj茨化物層8
および9を形成しく第2図、’;ill ) 、その後
層2および3を腐食処理Oこより除去し、硼素イオンを
注入することGこよりp型Br7 lo 、 ] iお
よび・12を形成する。本例の場合このイオン注入のド
ーズ岳は2X10”イオン/cm2とし、エネルギーけ
り・OK8Vとし、酸化物層8および9をこのイオン注
入に対する注入マスクとして作用させる。 酸化物層8およQζ9を腐食処理により除去した後、表
面上にn導TIL型の珪)層】8をエピタキシアル層長
させる(第8図参照)。層6・7・] (+・I]およ
び12は図面を明瞭とする為に同じレベル(高さ位置)
および同じ厚さGこして第3図およびそれ以後の図
に形骨を及ぼず要因6ゴ宇としてエビクキシアル層のド
ーピング鮮度および厚ぎであり、少くとも拡散Gこより
得た領域のドーピング悶度が埋込み層から表面への拡t
ttにより完全に或いけQlぼ完全に決定ざわる場合に
は埋込み層のドーピング蘭度もザ因となめ。従って、表
面しこおけるドーピング一度は、エピタキシアル層の厚
さおよび埋込み層cr)イオン注入パラメータσ〕双万
′Eたけいずれか一万がわ刊゛かGこ変化することによ
り比較的大きな範囲で変化するおそ第1があの。 第1守に、エピタキシアル層と埋込み層とが互いに反対
の>9 Tt型である場合には、上述したことにより表
面のドーピングI/、’1度が比較的大きくり化してし
まうおそれがある。エピタキシアル1曽が偶発[ト■に
厚肉になってしまうか或いは埋込み層Cυドーピング1
A度が偶発的に減少してしまう為に、埋込り層から拡I
¥1されたドーピング7度目Wがエビクキシアル層σ)
バックグラウンドドーピングbah (Vを丁度補償す
る個所が表面のF (til+に61置する場合には、
反転層が表面にも得られてしようおそわかある。 こわらの現象Cま、外方拡散〔こよって得プこ18I域
内に絶縁ゲート電界効果トランジスタを形成1−るV″
。 合Gこ特に重大な間頃とな4゜ずなわち前辻した′δ!
因による形骨の下でこのトランジスタσ)しきいf1i
1托圧Gま同時に処理した異なる半導体ウェファ間で比
較的大きく広がってしまうおそ第1がある。 本発明の目的は特Gこ、エピタキシアル層の即びおよび
埋込みI’>’tのドーピングθ5J IIJが偶発的
に変化Jることにかかわらず正確に決定されたP1現性
σ)ある特性を得ることのできる改善した方法を471
!、 +1、せんとする0こあ之〕。 本発明は、第12淳市型の少くとも1つの第1即・込み
層を形成、する為に半i77体基板領域σ〕表曲部分内
にドーパントを導入し、その後Gこ基板領域上G42、
埋込み層よりも少q5\j!% 2全体σ)ドーピング
j+(原子数/m2)を有するエピタキシアル層を成長
させ、前記σ〕埋込み層からそv)J−σ〕エピタキシ
アル層の部分内に拡散することにより第1導軍型σ)領
域を形成し、この第1導■型の領域内Gこ半廓体回路累
子の表面層(λ半導体区域を設ける半導体装置の製造方
法←こおいて、前記の埋込み層の上方Oこもとのエピタ
キシアル層と同じドーピング濃度を有する表面層が残存
するように前記の拡散を行ない、その後に前記の埋込み
層の上方に残存するこの表面層内Gこ少くとも1つの第
1絶縁ゲート71j昇効果トランジスタをH穿けること
全特徴とする0本発明Gこよれに4、形成1−べきIC
FE’lll絶縁ゲートi’l#界効果トランジスタ)
にス・rする基本ドーピングレベルとして作用する一定
の基準ドーピング濃度が表面に存rE t、 、従って
エピタキシアル層の厚さおよびすlj込み層σ)ドーピ
ング?農度の双方或いはいずれか一万σ〕前述した種類
の偶発的な変化が最早や重要でなくなるよう【こ坤込み
層からσ)拡散を意として行なう。 しきい値iti、 I[f−を決定するイオン(1)
f(人は前記の表面層中U〕チャイル領域内に行なうの
が有利である。こσ)ようにすることに、埋込み層とエ
ピタキシアル層とが一4Lいに反対の導′F1′T、型
である場合Gこ特に重要であく)。イオン注入の為に表
面層の3.r7市型は埋込み層の導m型に変換ぎ才1、
同[BrGこし合い値’rt IEは再現的に決定され
る。所定の条件υ〕下ではこσ〕イオン注入は後に記載
するよう【こ追加σ〕イオンメ1:人マスクを用いるこ
とηvく行なうことかできる。 本弁明は、第1導t’17.型σ)第1埋込み層σ〕他
側部こ、同じ温度でこの第1埋込み層の場合とほぼ回じ
41(攻速度でエピタキシアル層内に111、散ず0ド
ーパントを有する第2〜;< If型σ)第2埋込み層
を形成1し、前記の第1絶縁ゲート?lL界効果トラン
ジスタGこ7・1し相補をなす溝r?σ) ’B 2絶
縁ゲ一ト?社界効果トランジスタを第2埋込み層の上方
Gこ位1i’iするエピタキシアル層の怜;層内にjヒ
戒する方法しこおいて特に・重安なものとなる。こび)
場合、後のいかなるしきい値+M整出用1゛オン注入な
けわは、後に詳細に説明するように一万のトランジスタ
σ〕シキい値徂圧はエピタキシアル層のバックグラウン
ドドーピングによって決定され、他方のトランジスタσ
〕シキい値rii、 l・け別に行なうイオン注入によ
って決定すれる。半導体材料として珪素を用いる場合、
前述し、た2 PI WZiσ〕各別の即込み層に対す
るドーパントとじて硼素および燐を用いることができる
。 図面につき本=明をH+2明する。 図面は実際のもの(二重比例するもσ)ではなく、第1
〜4・図および第5〜81″21の断面図σJ特に埋さ
方向の寸法を比較的誇張して示し明11ぴとしている。 こ7″Lらσ) +ar Ii’1i 1ソIにおいて
同じへトヌWE型の半導体領域GこGゴ同り方向σ〕斜
線を何してあイ)。また附加\するMIS分Gこけ一般
に同一符号をイ」シである。 第1〜81゛ス目1本弁明による方法を用いることに、
にり半々7体装1¥#、 、 、A、例の場合相補型(
/J 2つのMOSトランジスタと1つのバイポーラト
ランジスタとを具える集]C1回路を11=!!造する
1liF4次の工程の断面図を線図的Gこ示ず。 出発材料(第1図参照)は半導体ノ^板領ν、う]、本
例の場合例えば10Ω・c誦の固有抵抗を・f1シ好ま
しくは<100>万位U)表面を有するpノ、すm型珪
素、ウェファとする。こσ)表面」二には例えζ=15
On、mσ〕厚さの薄肉酸化物層2を熱酸化Gこより
形成する。次にI↓(1知の技礼丁を用いてこσ〕自シ
化物層2上に例えは15 (l nmの厚さの窒化珪牙
一層8を堆+!++する。次に通常σ〕′Ij′、r入
食刻技術を用いて孔4・ツー5よび5を層2および3内
に互いに並べて10j1女形成する。例えけ2 X I
O14イオン/cm 2のドーズ吊および] 70
KeVのエネルギーで燐イオンをイオン7を入すること
によりこtLらの孔内にri型層6王3よび7を形成ず
<)。こσ)場合へ′12および3 Getイオン注入
マスクとして作用する。 層2および3を耐酸化マスクとして作用1ぎセて熱酸化
を行なうことにより層6および7−ヒGこj茨化物層8
および9を形成しく第2図、’;ill ) 、その後
層2および3を腐食処理Oこより除去し、硼素イオンを
注入することGこよりp型Br7 lo 、 ] iお
よび・12を形成する。本例の場合このイオン注入のド
ーズ岳は2X10”イオン/cm2とし、エネルギーけ
り・OK8Vとし、酸化物層8および9をこのイオン注
入に対する注入マスクとして作用させる。 酸化物層8およQζ9を腐食処理により除去した後、表
面上にn導TIL型の珪)層】8をエピタキシアル層長
させる(第8図参照)。層6・7・] (+・I]およ
び12は図面を明瞭とする為に同じレベル(高さ位置)
および同じ厚さGこして第3図およびそれ以後の図
【こ
示しである。こわらの層は埋込み層を構成し、層10・
11および12G;を第1導電型、ずなわちp 29(
Tlf、型であり、Jτグ6および7(ゴ第2導I47
.型、すなわちn導電型である。 これらの埋込みJjlは上述した方法とけ:!+’+S
なる技術により被着することもできる。例えは、最初に
全表面上に−導’II型の層を被着し、その後に1−の
1’Mの所定の領域を腐食除去し、例えはiQ記の英国
特許公開GB−A2075257(特開昭57−126
0号公報)において第1〜5図につき説明Inでいるよ
うに、こσ〕腐腐食食用マスクをドービ・ングマスクと
して用いて前記の所定の領域Gこ反対導電型の埋込み層
を形成するようにすることができる。 本例では、エピタキシアル層13u)Pi 2 ヲ7.
5】4 μmとし、ドーピング濃度をsx】o9H原子/Cm8
とし、すなわち厚さ全体にわたるドーピング11tを7
.5XIQ’X(8XIO”)=6XIO”原子/σ2
とする。従って厚さ全体にわたるドーピング111け埋
込み層6,7.10.11および12の場合よりも低く
なる。 次Oこ、加熱処理を12 n o ’cで5時間性ない
、この加熱処理中に各埋込み層からυノ拡散によりその
上側のエピタキシアル層の部分内Oこ当該埋込み層の導
m型の領域を形成する。こ才1により第4・図に示すよ
うに埋込みR’J I O、+ 1および12の」二に
p導電型領域10 A、 、 11 Aおよび12Aが
形成され、埋込み層6および7の上0こnν!’j t
lf型領撹゛6Aおよび7Aが形成される。こわらの埋
込み層は基板領域1内Gこも拡散する。エピタキシアル
層18と基板領域1との間のもとの界面σ)位)rfを
一点鎖線14で示す。p型領域10 A 、 11 A
および12Aと、n型領域6Aおよび7Aとの間のpn
接合は表面に対しほぼ直角となる。その理由は、硼素お
よび燐が11f記の英国特N’l公開GB−A2075
257(特開昭57−1260号公報)により詳細に睨
明されているようにほぼ同じ速度で拡tf’l シ、硼
素および燐の4i′ti方向拡散が力、いにほぼ補償し
合う為である。 本発明によス′1.は、第4j図に示すように、はぼも
とのドーピングt;、!度をイTするn4屯型エピタキ
シアルが1;3の込(λ肉層J8Aが埋込み層、本例で
は各埋込み層の上で表面に残存するように前記の拡Pf
iを行なう(ずなオつちこのようになるように拡散時間
および拡散濡Igを選択ず4.l)。この薄肉のn視表
n’+1層13Aはp型領域] (l A 、 ’1
’l Aおよび12Aとでpn接合を形成する。θ″]
域6A、7A 。 10A、、11Aおよび12A内に半導体回路素子を股
げる場合、この表面1?/18 Aは埋込み層σ)ドー
ズ担およびエピタキシアル層18の厚ざの偶発的な変化
に依存しない基準ドーピング濃度部として利用しつる。 第4A図は表向に対し]1.角な方向で且つこの表面か
ら計算した領域10A、IIAおよび12A内の硼素原
子の拡散状rtl+ (NB)を線図的Gこ示ず。 第4B図も同様に領域6AおよQ7A内の;オi ll
1j子の拡散状部(Np)を線図的に示す。これらU〕
メ
示しである。こわらの層は埋込み層を構成し、層10・
11および12G;を第1導電型、ずなわちp 29(
Tlf、型であり、Jτグ6および7(ゴ第2導I47
.型、すなわちn導電型である。 これらの埋込みJjlは上述した方法とけ:!+’+S
なる技術により被着することもできる。例えは、最初に
全表面上に−導’II型の層を被着し、その後に1−の
1’Mの所定の領域を腐食除去し、例えはiQ記の英国
特許公開GB−A2075257(特開昭57−126
0号公報)において第1〜5図につき説明Inでいるよ
うに、こσ〕腐腐食食用マスクをドービ・ングマスクと
して用いて前記の所定の領域Gこ反対導電型の埋込み層
を形成するようにすることができる。 本例では、エピタキシアル層13u)Pi 2 ヲ7.
5】4 μmとし、ドーピング濃度をsx】o9H原子/Cm8
とし、すなわち厚さ全体にわたるドーピング11tを7
.5XIQ’X(8XIO”)=6XIO”原子/σ2
とする。従って厚さ全体にわたるドーピング111け埋
込み層6,7.10.11および12の場合よりも低く
なる。 次Oこ、加熱処理を12 n o ’cで5時間性ない
、この加熱処理中に各埋込み層からυノ拡散によりその
上側のエピタキシアル層の部分内Oこ当該埋込み層の導
m型の領域を形成する。こ才1により第4・図に示すよ
うに埋込みR’J I O、+ 1および12の」二に
p導電型領域10 A、 、 11 Aおよび12Aが
形成され、埋込み層6および7の上0こnν!’j t
lf型領撹゛6Aおよび7Aが形成される。こわらの埋
込み層は基板領域1内Gこも拡散する。エピタキシアル
層18と基板領域1との間のもとの界面σ)位)rfを
一点鎖線14で示す。p型領域10 A 、 11 A
および12Aと、n型領域6Aおよび7Aとの間のpn
接合は表面に対しほぼ直角となる。その理由は、硼素お
よび燐が11f記の英国特N’l公開GB−A2075
257(特開昭57−1260号公報)により詳細に睨
明されているようにほぼ同じ速度で拡tf’l シ、硼
素および燐の4i′ti方向拡散が力、いにほぼ補償し
合う為である。 本発明によス′1.は、第4j図に示すように、はぼも
とのドーピングt;、!度をイTするn4屯型エピタキ
シアルが1;3の込(λ肉層J8Aが埋込み層、本例で
は各埋込み層の上で表面に残存するように前記の拡Pf
iを行なう(ずなオつちこのようになるように拡散時間
および拡散濡Igを選択ず4.l)。この薄肉のn視表
n’+1層13Aはp型領域] (l A 、 ’1
’l Aおよび12Aとでpn接合を形成する。θ″]
域6A、7A 。 10A、、11Aおよび12A内に半導体回路素子を股
げる場合、この表面1?/18 Aは埋込み層σ)ドー
ズ担およびエピタキシアル層18の厚ざの偶発的な変化
に依存しない基準ドーピング濃度部として利用しつる。 第4A図は表向に対し]1.角な方向で且つこの表面か
ら計算した領域10A、IIAおよび12A内の硼素原
子の拡散状rtl+ (NB)を線図的Gこ示ず。 第4B図も同様に領域6AおよQ7A内の;オi ll
1j子の拡散状部(Np)を線図的に示す。これらU〕
メ
【イ万の場合、エピタキシアル層】3のn型バックグ
ラウンドドーピング濃度t NE)も示しである0まだ
、表面側近で得られる正味のnセーノドーピングlL、
一度ND−NAの絶対値を点線で示す。第4・A図σ〕
廖i合には、前述したようしこ、約()、6μmσ)深
さjの位i6でF側の領域(IOA、IIA或いGa1
l I 2 A )とてpnlと合を形成するn型層(
] 3A )が表向に存在する。 ?/Ck−% 領fl、 6 A 、7 AおよびII
A内に神々の半導体回路素子の一部を形成、する半7d
体区埜を設ける。本例ではこnらの半ifJ体IK域の
形J」ν1を以下のようにして行なう。 まず最初、表面上Gこ耐酸化マスクを設ける。この目的
の為Gこ、熱酸化Gこよる薄肉の酸化物層15とその上
の屋化珪素層16とを形成し、その後にこれらの層を通
′1ルの写真食刻技術により所望通りにパターン化し、
これにより得た耐酸化マスクが、埋込み層の上方に位1
rイする領域6A、 、 ? Aおよ011Aの各々に
おいてこれらの領域の端縁部分に存在しないようにする
(第5図参照)0次に、例えGj: 70 K、eVの
エネルギーおよび1012イオン/σ2のドーズje+
で燐イオンを注入することGこヨリn 導IT、型のチ
ャ子ルストツノ<区m17を形成する(第5図参1(i
)。この場合、耐酸化マスク(15・16)はイオン
注入マスクとして作用するQ 次Gこ、フォトラッカ一層の形βいのイオン注入マスク
18を領域11Aの外部に設ける(第6図参照ン。次に
、硼素イオンσ〕注入(ドーズmを5・1018イオン
/Cm2、工4 /l/ギーK 16 KeV 、!:
するプにより領域+1Aの端縁部分に選択的にp型チャ
子ルストツバ区域19を形成する(第6図参照)。 この硼素イオン注入は前の燐イオン注入によるチャネル
1177区域]7に重ねてドーヒ°ンク°するものであ
る。この場合もフォトラッカ一層18と眼゛化物−窒化
物層(]、5.1’fl)との双方がこび)硼素イオン
注入に対するマスクとなる0次に、表面層13A内に形
成すべきTlf界効果トランジスタのチャネルKi H
&こおいて領[+1A、cこ硼素イオンによるイオン注
入を行ない、これによりn型層18Aをp〃71に型と
する(第714参照)。 このイオン注入(イオン注入部2()に対する71−人
)を例えは60 KeVのエネルギーおよび1(1イオ
ン/鑞2のドーズ量で行なうと、イオンは耐酸化マスク
(’+ 5・16)を部分的に浸透するもフォトラッカ
一層18は浸透せず、後のいかなるしきい値変位用イオ
ン注入がなけれ(j上述した硼素イオン注入によりしき
い値7(℃圧を決定する。 次にフォトラッカ一層18を除去する。次Gこ(第8図
参照)、湿潤師票の雰囲気中で1000℃で2時間加熱
することにより、半導体本体内に部分的に埋設された酸
化物パターン2]を形成し、その後に耐酸化マスク(1
5,16)を19!1食により除去する。この場合チャ
子ルストツバ区域17および19け酸化物パターン21
0下側Oこ位置する。 耐酸化マスク(15,16)σ;除除去Gこ露出された
珪素表1111の部分内に通常のようにして半導体回路
素子を設ける。本例(第8図参照)では、これらの素子
をn型領域6A内に設けるエンハンスメント型のpチャ
ネルMO3)ランジスタ、p型頭3i11h内に設ける
同じくエンハンスメント型のnチャネルMO3)ランジ
スタおよびn型領域7A内に設けるバイポーラパーティ
カルnpn )ランジスタとする。酸化物パターン21
はドーピングマスクとして用いる。バイポーラトランジ
スタのp型ベース区域22は例えば珪素表面の他の露出
部分を非臨界的なフォトラッカーマスクOこより被シし
て硼素イオンを注入することGこより形成することがで
きる。次に熱酸化により表向に約50nmの厚どの酸化
物層28を被慣し、この上に多結晶珪累層24をWA、
知の技術により堆積する。この多結晶珪禦層24・を拡
散或いはイオン注入により強いn導m性とした後、これ
からMOS)ランジスタ回路の接続線および相互接続線
を古むゲート電極を写真食刻により形成するく第8図参
IB(1)。 これらのゲー) ?lL極には熱酸化により酸化物層2
5を設け、次にこの酸化物層25を非臨界的なフォトラ
ッカーマスクと一緒にイオン注入マスクとして用い、領
域6A内にp型ソースおよびドレイン区域26および2
7を、領域1]A内Gこn型ソースおよびドレイン区域
28および29をイオン注入により形成、する。バイポ
ーラトランジスタのエミッタ区域30およびコレクタ接
点区域atはソース区域28およびドレイン区域29と
同時に形成でき、ベース接点区域82けソース区域26
およびドレイン区、域27と同時に形成、しうる。 最後に、アセンブリ上に形成したr段化物層33にあけ
た窓を経て神々の接続1+L極を設け、その後に装置を
適当な容器内に配置i”f: L史Gこ通常のようにし
て完成させることができる。 111(埋的には珪素以外の半導体林料をも用いること
がでキ、マたドーピングマスクおよびl#J 酸化マス
クを行なう為の他の材料を用いることができること明ら
かである。この点は技術的な条件や可能性Oこ依存する
ものであり本光゛明にとって本質的な1ものではない。 吏しこ、前述した例におりる導電型をずべて同時Gこ反
対の導Tll型に教えることができる0 4・9図面の筒中81(9明 第1〜8図に、本発明による方法の一例の順次の工桿で
半導体本体の一部を示す断面図、第4Aおよび4B図は
、半導体不休部分U)一部における拡散状p))を示ず
線図−的頷明1=;41である。、l・半2!y体基板
領域 2・・−1質化物層8・窒化珪素17i 4・・
5・孔 6.7・・ n型Jl’+ (埋込み肋ン8・1)・・
酸化物層 1(〕 ・ 11 ・ 12 ・・p型層(埋込み層)
13・・・n型t1−■゛層(エピタキシ7′ル層)1
5・・酸化物層 16・・窒化珪素jφ′1 17 、19・・チャネルストツバ区域18・・イオン
注入マスク(フォトラッカ一層)21・酸化物パターン 、22・・ベース区域 28・・Iqシ化物層24、・
・・多結晶珪累層 25・・・riシ化物19?126
・・・p型ソース区切27・・p型ドレイン区域28・
・・n型ソース区域29・n型ドレイン区Jル。 30・・・エミッタ区域 31・・・コレクタ接点区域
32・ベース接点区域 % 計量願人 エヌ・ベー フィリップス・フルーイラ
ンベンファブリケン 代理人弁理士 杉 I=I’ II見 秀 11同 弁
、l]、ij士 杉 利 興 作二。
ラウンドドーピング濃度t NE)も示しである0まだ
、表面側近で得られる正味のnセーノドーピングlL、
一度ND−NAの絶対値を点線で示す。第4・A図σ〕
廖i合には、前述したようしこ、約()、6μmσ)深
さjの位i6でF側の領域(IOA、IIA或いGa1
l I 2 A )とてpnlと合を形成するn型層(
] 3A )が表向に存在する。 ?/Ck−% 領fl、 6 A 、7 AおよびII
A内に神々の半導体回路素子の一部を形成、する半7d
体区埜を設ける。本例ではこnらの半ifJ体IK域の
形J」ν1を以下のようにして行なう。 まず最初、表面上Gこ耐酸化マスクを設ける。この目的
の為Gこ、熱酸化Gこよる薄肉の酸化物層15とその上
の屋化珪素層16とを形成し、その後にこれらの層を通
′1ルの写真食刻技術により所望通りにパターン化し、
これにより得た耐酸化マスクが、埋込み層の上方に位1
rイする領域6A、 、 ? Aおよ011Aの各々に
おいてこれらの領域の端縁部分に存在しないようにする
(第5図参照)0次に、例えGj: 70 K、eVの
エネルギーおよび1012イオン/σ2のドーズje+
で燐イオンを注入することGこヨリn 導IT、型のチ
ャ子ルストツノ<区m17を形成する(第5図参1(i
)。この場合、耐酸化マスク(15・16)はイオン
注入マスクとして作用するQ 次Gこ、フォトラッカ一層の形βいのイオン注入マスク
18を領域11Aの外部に設ける(第6図参照ン。次に
、硼素イオンσ〕注入(ドーズmを5・1018イオン
/Cm2、工4 /l/ギーK 16 KeV 、!:
するプにより領域+1Aの端縁部分に選択的にp型チャ
子ルストツバ区域19を形成する(第6図参照)。 この硼素イオン注入は前の燐イオン注入によるチャネル
1177区域]7に重ねてドーヒ°ンク°するものであ
る。この場合もフォトラッカ一層18と眼゛化物−窒化
物層(]、5.1’fl)との双方がこび)硼素イオン
注入に対するマスクとなる0次に、表面層13A内に形
成すべきTlf界効果トランジスタのチャネルKi H
&こおいて領[+1A、cこ硼素イオンによるイオン注
入を行ない、これによりn型層18Aをp〃71に型と
する(第714参照)。 このイオン注入(イオン注入部2()に対する71−人
)を例えは60 KeVのエネルギーおよび1(1イオ
ン/鑞2のドーズ量で行なうと、イオンは耐酸化マスク
(’+ 5・16)を部分的に浸透するもフォトラッカ
一層18は浸透せず、後のいかなるしきい値変位用イオ
ン注入がなけれ(j上述した硼素イオン注入によりしき
い値7(℃圧を決定する。 次にフォトラッカ一層18を除去する。次Gこ(第8図
参照)、湿潤師票の雰囲気中で1000℃で2時間加熱
することにより、半導体本体内に部分的に埋設された酸
化物パターン2]を形成し、その後に耐酸化マスク(1
5,16)を19!1食により除去する。この場合チャ
子ルストツバ区域17および19け酸化物パターン21
0下側Oこ位置する。 耐酸化マスク(15,16)σ;除除去Gこ露出された
珪素表1111の部分内に通常のようにして半導体回路
素子を設ける。本例(第8図参照)では、これらの素子
をn型領域6A内に設けるエンハンスメント型のpチャ
ネルMO3)ランジスタ、p型頭3i11h内に設ける
同じくエンハンスメント型のnチャネルMO3)ランジ
スタおよびn型領域7A内に設けるバイポーラパーティ
カルnpn )ランジスタとする。酸化物パターン21
はドーピングマスクとして用いる。バイポーラトランジ
スタのp型ベース区域22は例えば珪素表面の他の露出
部分を非臨界的なフォトラッカーマスクOこより被シし
て硼素イオンを注入することGこより形成することがで
きる。次に熱酸化により表向に約50nmの厚どの酸化
物層28を被慣し、この上に多結晶珪累層24をWA、
知の技術により堆積する。この多結晶珪禦層24・を拡
散或いはイオン注入により強いn導m性とした後、これ
からMOS)ランジスタ回路の接続線および相互接続線
を古むゲート電極を写真食刻により形成するく第8図参
IB(1)。 これらのゲー) ?lL極には熱酸化により酸化物層2
5を設け、次にこの酸化物層25を非臨界的なフォトラ
ッカーマスクと一緒にイオン注入マスクとして用い、領
域6A内にp型ソースおよびドレイン区域26および2
7を、領域1]A内Gこn型ソースおよびドレイン区域
28および29をイオン注入により形成、する。バイポ
ーラトランジスタのエミッタ区域30およびコレクタ接
点区域atはソース区域28およびドレイン区域29と
同時に形成でき、ベース接点区域82けソース区域26
およびドレイン区、域27と同時に形成、しうる。 最後に、アセンブリ上に形成したr段化物層33にあけ
た窓を経て神々の接続1+L極を設け、その後に装置を
適当な容器内に配置i”f: L史Gこ通常のようにし
て完成させることができる。 111(埋的には珪素以外の半導体林料をも用いること
がでキ、マたドーピングマスクおよびl#J 酸化マス
クを行なう為の他の材料を用いることができること明ら
かである。この点は技術的な条件や可能性Oこ依存する
ものであり本光゛明にとって本質的な1ものではない。 吏しこ、前述した例におりる導電型をずべて同時Gこ反
対の導Tll型に教えることができる0 4・9図面の筒中81(9明 第1〜8図に、本発明による方法の一例の順次の工桿で
半導体本体の一部を示す断面図、第4Aおよび4B図は
、半導体不休部分U)一部における拡散状p))を示ず
線図−的頷明1=;41である。、l・半2!y体基板
領域 2・・−1質化物層8・窒化珪素17i 4・・
5・孔 6.7・・ n型Jl’+ (埋込み肋ン8・1)・・
酸化物層 1(〕 ・ 11 ・ 12 ・・p型層(埋込み層)
13・・・n型t1−■゛層(エピタキシ7′ル層)1
5・・酸化物層 16・・窒化珪素jφ′1 17 、19・・チャネルストツバ区域18・・イオン
注入マスク(フォトラッカ一層)21・酸化物パターン 、22・・ベース区域 28・・Iqシ化物層24、・
・・多結晶珪累層 25・・・riシ化物19?126
・・・p型ソース区切27・・p型ドレイン区域28・
・・n型ソース区域29・n型ドレイン区Jル。 30・・・エミッタ区域 31・・・コレクタ接点区域
32・ベース接点区域 % 計量願人 エヌ・ベー フィリップス・フルーイラ
ンベンファブリケン 代理人弁理士 杉 I=I’ II見 秀 11同 弁
、l]、ij士 杉 利 興 作二。
Claims (1)
- 【特許請求の範囲】 J5 第1導屯型の少くとも1つの第1Jl!II込み
層を形成する為に半導体基板領域の表面部分内にドーパ
ントを導入し、その後Oこ基板領域上に、埋込み層より
も少ない厚さ全体のドーピング蹴(原子数/Cm、2
)を有するエピクキシアル層全成長ぎぜ、01J記σ〕
埋込み層からその上のエピタキシアル層の部分内Oこ拡
散することGこより第1導T4’J、型の領域を形成し
、この第】砿(11L型の領域内Gこ半導体回路素子の
表面隣接半導体区域を設ける半導体装置の製造方法にお
いて、前記σ〕埋込み層の上方にもとσ〕エピタキシア
ル層と同じドーピング杉度を有する表面Jσlが残存す
るように[)ij記の拡散を行ない、その後Gこ前記の
埋込み層の上方Gこ残存するこの表面層内Gこ少くとも
1つの第1絶縁ゲートIIL界効果トランジスタを設け
ることを特徴とする半導体装置の製造方法。 ス 特許請求の範囲1記載σ〕半辱体装16σ)製造方
法において、iij記のエピタキシアル層を前記の第1
導m型とは反対の第2導玉型とすることを特徴とする半
導体装置の製造方法。 8 特許請求の範囲】または2記戦の半導体装ff’e
の製造方法Gこおいて、上界効果トランジスタσ〕しき
い値電圧を法定するイオンσ)注入を前記の表面層内の
屯界効果トランジスタU〕千ヤ不ル領域内にイーJ′な
うことを特徴とする半導体装V4′の製造方法。 4 特許請求の範囲8記戦σ)半j7’%体装置γ1σ
)製造方法において、nii記σ)拡散後、少くとも形
成すベキuL界効果トランジスタの区域に耐酊化マスク
を設け、こσ〕耐酸化マスクはnij記の埋込み層の上
方のαノ城f/)端縁i、’ls分を露出した下まに維
持し、こσ〕領領域夕)部Oこイオン注入マスクを設け
、その後Oこイオンt1:入Gこよりrji+記σ〕端
縁怜ζ分内にチャネルストッパ区域を選択的に形成し、
この除前記のイオン注入は、イオンが前記σ〕耐酸化マ
スクを透ゴ1°^ず0も前記のイオン注入マスクは透過
しない、J二つなユネルギーでY8aい、次にイオン注
入マスクを除失し、IIl↑4酸化マスク【こよって被
悄ぎnていない表面部分内に熱酸化により1(1(設醇
化物パターンを形成することを特徴とする半導体装置の
製造方法。 5 特許請求の範囲1−4 (1)いずれか]つに記載
の半導体装;tlのj製造方法において、第1導璽型の
第1埋込み層の側部に、111Jじ湿度でこの第1埋込
み層の場合とほぼ同じ拡散速度でエピタキシアル層内に
拡1孜するドーパントを有する第2導r社型の第2埋込
み層を形成し、前記の第1絶縁ゲート%、界効果トラン
ジスタに苅し相補7i−7:C″1−描造σ〕第2絶縁
ゲート電界効果トランジスタを第2即込み層の上方に(
I’L匿するエピタキシアルjφ゛lの部分内Gこ形成
することを’4rj ?:tとする半導体装{1゛′t
の戯祷万θく。 6 特R’+請求U)i伽囲5記載σ〕半導体装置の製
置方法において、エピタキシアルjl>Tを珪素を以っ
て構依1し、埋込み層しこ対するドーパントとして燐お
よび硼素を用いることを特6タとする半導体装置σ)製
造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE8302383,A NL188923C (nl) | 1983-07-05 | 1983-07-05 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| NL8302383 | 1983-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6037760A true JPS6037760A (ja) | 1985-02-27 |
| JPH0412628B2 JPH0412628B2 (ja) | 1992-03-05 |
Family
ID=19842115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137406A Granted JPS6037760A (ja) | 1983-07-05 | 1984-07-04 | 半導体装置の製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4535529A (ja) |
| JP (1) | JPS6037760A (ja) |
| CA (1) | CA1216966A (ja) |
| CH (1) | CH665308A5 (ja) |
| DE (1) | DE3423776C2 (ja) |
| FR (1) | FR2548831B1 (ja) |
| GB (1) | GB2143086B (ja) |
| IT (1) | IT1174221B (ja) |
| NL (1) | NL188923C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0672598U (ja) * | 1991-01-11 | 1994-10-11 | 福代 杉田 | 繊維製品用仕上機 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031232A (ja) * | 1983-07-29 | 1985-02-18 | Toshiba Corp | 半導体基体の製造方法 |
| US4578128A (en) * | 1984-12-03 | 1986-03-25 | Ncr Corporation | Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants |
| US5023193A (en) * | 1986-07-16 | 1991-06-11 | National Semiconductor Corp. | Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks |
| JPH01161752A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 半導体装置製造方法 |
| KR910009739B1 (ko) * | 1988-07-13 | 1991-11-29 | 삼성전자 주식회사 | 반도체장치의 제조방법 |
| US5102811A (en) * | 1990-03-20 | 1992-04-07 | Texas Instruments Incorporated | High voltage bipolar transistor in BiCMOS |
| US5454258A (en) * | 1994-05-09 | 1995-10-03 | Olin Corporation | Broad range moisture analyzer and method |
| US5556796A (en) * | 1995-04-25 | 1996-09-17 | Micrel, Inc. | Self-alignment technique for forming junction isolation and wells |
| EP0811242A1 (en) * | 1995-12-21 | 1997-12-10 | Koninklijke Philips Electronics N.V. | Method of manufacturing a resurf semiconductor device, and a semiconductor device manufactured by such a method |
| JP3304803B2 (ja) * | 1997-02-07 | 2002-07-22 | ヤマハ株式会社 | 多電源半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5190277A (en) * | 1975-02-05 | 1976-08-07 | Handotaisochino seizohoho | |
| JPS5214388A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Process for complementary insulated gate semiconductor integrated circuit device |
| JPS5493981A (en) * | 1978-01-09 | 1979-07-25 | Toshiba Corp | Semiconductor device |
| JPS57134948A (en) * | 1981-02-14 | 1982-08-20 | Pioneer Electronic Corp | Semiconductor device |
| JPS59107561A (ja) * | 1982-12-13 | 1984-06-21 | Nec Corp | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2358748A1 (fr) * | 1976-07-15 | 1978-02-10 | Radiotechnique Compelec | Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede |
| US4132573A (en) * | 1977-02-08 | 1979-01-02 | Murata Manufacturing Co., Ltd. | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion |
| US4128439A (en) * | 1977-08-01 | 1978-12-05 | International Business Machines Corporation | Method for forming self-aligned field effect device by ion implantation and outdiffusion |
| US4168997A (en) * | 1978-10-10 | 1979-09-25 | National Semiconductor Corporation | Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer |
| JPS567463A (en) * | 1979-06-29 | 1981-01-26 | Hitachi Ltd | Semiconductor device and its manufacture |
| NL186662C (nl) * | 1980-04-29 | 1992-03-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| NL187328C (nl) * | 1980-12-23 | 1991-08-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| JPS57136342A (en) * | 1981-02-17 | 1982-08-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4420344A (en) * | 1981-10-15 | 1983-12-13 | Texas Instruments Incorporated | CMOS Source/drain implant process without compensation of polysilicon doping |
| NL8104862A (nl) * | 1981-10-28 | 1983-05-16 | Philips Nv | Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan. |
| US4442591A (en) * | 1982-02-01 | 1984-04-17 | Texas Instruments Incorporated | High-voltage CMOS process |
-
1983
- 1983-07-05 NL NLAANVRAGE8302383,A patent/NL188923C/xx not_active IP Right Cessation
-
1984
- 1984-06-28 DE DE3423776A patent/DE3423776C2/de not_active Expired - Fee Related
- 1984-07-02 IT IT21721/84A patent/IT1174221B/it active
- 1984-07-02 CH CH3177/84A patent/CH665308A5/de not_active IP Right Cessation
- 1984-07-02 US US06/627,308 patent/US4535529A/en not_active Expired - Lifetime
- 1984-07-03 FR FR8410513A patent/FR2548831B1/fr not_active Expired
- 1984-07-04 GB GB08417046A patent/GB2143086B/en not_active Expired
- 1984-07-04 JP JP59137406A patent/JPS6037760A/ja active Granted
- 1984-07-05 CA CA000458184A patent/CA1216966A/en not_active Expired
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5190277A (en) * | 1975-02-05 | 1976-08-07 | Handotaisochino seizohoho | |
| JPS5214388A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Process for complementary insulated gate semiconductor integrated circuit device |
| JPS5493981A (en) * | 1978-01-09 | 1979-07-25 | Toshiba Corp | Semiconductor device |
| JPS57134948A (en) * | 1981-02-14 | 1982-08-20 | Pioneer Electronic Corp | Semiconductor device |
| JPS59107561A (ja) * | 1982-12-13 | 1984-06-21 | Nec Corp | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0672598U (ja) * | 1991-01-11 | 1994-10-11 | 福代 杉田 | 繊維製品用仕上機 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2143086A (en) | 1985-01-30 |
| IT1174221B (it) | 1987-07-01 |
| DE3423776C2 (de) | 1997-07-31 |
| US4535529A (en) | 1985-08-20 |
| CA1216966A (en) | 1987-01-20 |
| FR2548831A1 (fr) | 1985-01-11 |
| IT8421721A0 (it) | 1984-07-02 |
| GB8417046D0 (en) | 1984-08-08 |
| FR2548831B1 (fr) | 1988-10-14 |
| GB2143086B (en) | 1987-03-04 |
| IT8421721A1 (it) | 1986-01-02 |
| NL188923B (nl) | 1992-06-01 |
| NL188923C (nl) | 1992-11-02 |
| DE3423776A1 (de) | 1985-01-17 |
| JPH0412628B2 (ja) | 1992-03-05 |
| CH665308A5 (de) | 1988-04-29 |
| NL8302383A (nl) | 1985-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6037760A (ja) | 半導体装置の製造方法 | |
| US7009259B2 (en) | Semiconductor device and method of fabricating same | |
| JP2997377B2 (ja) | 半導体装置及びその製造方法 | |
| US4783423A (en) | Fabrication of a semiconductor device containing deep emitter and another transistor with shallow doped region | |
| JPH0817841A (ja) | 半導体基板,半導体装置及び半導体装置の製造方法 | |
| JPH02101747A (ja) | 半導体集積回路とその製造方法 | |
| US7129148B2 (en) | Methods for manufacturing semiconductor devices and semiconductor devices having trench isolation regions | |
| JP2504553B2 (ja) | バイポ―ラトランジスタを有する半導体装置の製造方法 | |
| JPS62235781A (ja) | トランジスタの製造方法 | |
| JP2001291781A (ja) | 半導体装置の製造方法 | |
| JPS59168675A (ja) | 半導体装置の製法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0358172B2 (ja) | ||
| JPH104147A (ja) | 半導体素子のウェル形成方法 | |
| JP2002016081A (ja) | 半導体装置の製造方法 | |
| JPS6251248A (ja) | 半導体装置の製造方法 | |
| JPS6179250A (ja) | 相補型半導体装置 | |
| JPS58206158A (ja) | 半導体装置の製造方法 | |
| JPH10289961A (ja) | 半導体装置の製造方法 | |
| JP2720592B2 (ja) | 半導体装置の製造方法 | |
| JPH025429A (ja) | 横型pnpトランジスタの製造方法 | |
| JPH08107114A (ja) | 半導体装置およびその製造方法 | |
| JPH09500760A (ja) | ヒ素注入エミッタを有する半導体デバイスの製造プロセス | |
| JPS6031276A (ja) | 半導体装置及びその製造方法 |