JPH04127542A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は化合物半導体装置とその製造方法に係り、得に
特性劣化のない高速の半導装置およびその製造方法に関
する。

【従来の技術１ 半導体素子や集積回路では、しばしばＭ＆ｉ膜／半導体
構造や金属／半導体構造が用いられる。例えば、いわゆ
るＭＩＳ型電界効果トランジスタではゲート金属／絶縁
膜／半導体構造において絶縁膜／半導体界面に誘起され
る２次元電子ガスが導電層として利用される。また電界
効果トランジスタやバイポーラトランジスタ等の半導体
電子素子および集積回路、さらに半導体レーザ等の光素
子の表面保護膜としても絶縁膜が用いられる。 ヒ化ガリウム（Ｇ　ａ　Ａ　ｓ　）に代表されるいわゆ
る■−■族化合物半導体の場合、窒化アルミニウム（Ａ
　Ｉ　Ｎ）等を絶縁膜に用いた場合が検討されている［
エクステンデド　アブストラクツ　オブザ　ナインティ
ーンス　カンファレンス　オンソリッド　ステート　デ
バイシズ　アンド　マテリアルズ、トーキ−５−（Ｅｘ
ｔｅｎｄｅｄ　　Ａｂｓｔｒａｃｔｓ　　ｏｆ　　ｔｈ
ｅ　　１９ｔｈ　　Ｃｏｎｆｅｒｅｎｃｅ　　ｏｎ　　
５ｏｌｉｄ　　５ｔａｔｅ　　Ｄｅｖｉｃｅｓ　　ａｎ
ｄ　　Ｍａｔｓｒｌａｉｓ、Ｔｏｋｙｏ）、１９８７．
ｐｐ、１３５−１３８）］。 また、金属／半導体構造はショットキ接合を形成し、い
わゆるＭＥＳＦＥＴ　（Ｍｅ　ｔ　ａ　１−８ｅｍｉｃ
ｏｎｄｕ１−８ｅ　　Ｆｉｅｌｄ　　Ｅｆｆｅｃｔ　　
Ｔｒａｎｓｉｓｔｏｒ）等のゲート電極構造等に用いら
れる。この場合ショットキ接合の障壁高さが高いほうが
半導体層とゲート電極間の電流リークが小さくなり、Ｆ
ＥＴの動作マージンを大きくすることができるほか、異
なる金属をゲート電極に用いて障壁高さを変更し、ＦＥ
Ｔのしきい値電圧を調節することもできる。またショッ
トキ接合の障壁高さが小さい場合はオーミック電極構造
として用いることもできる。 【発明が解決しようとする課題】 ところで、ｍ−ｖ族化合物半導体表面には欠陥が発生し
やすい。これは化合物半導体表面では。 反応性が高く、また組成が化学量論的組成からずれ易い
ためである。このため化合物半導体上に絶縁膜や金属を
堆積すると１通常高密度の欠陥とそれに伴う界面準位が
発生する。例えばＡＩＮ膜をＧａＡｓ上に堆積した場合
、ＧａＡｓのバンドギャップ中に約１０”／　ｃ　ｍ”
／　ｅ　Ｖと高濃度の界面準位が発生する（前出文献）
。 この界面準位は、絶縁膜／化合物半導体構造を有する素
子や集積回路の特性の劣化の原因となる。例えばＭＩＳ
型電界効果トランジスタでは、この界面準位でいわゆる
フェルミレベルのピンニングが起こり、ゲートの電界が
半導体層に伝わりにくくなり界面に発生させる電子やホ
ールの制御が困難となるほか高周波特性の劣化が引き起
こされる。また、絶縁膜を表面保護膜として用いた場合
には、この界面準位を介して半導体中の電子とホールの
再結合が起こるため様々な問題が生じる。 さらに金属／半導体構造では、該ピンニングのため、シ
ョットキ障壁の高さが決まってしまい、異なる仕事関数
を有する金属を用いてショットキ障壁高さを自由に変更
することができない問題があった・ 本発明の目的は、上記のように従来化合物半導体素子や
化合物半導体集積回路で問題であった界面準位の発生の
少ない新たな絶縁膜／化合物半導体構造、金属／半導体
構造及びその製造方法を提供することにある。 ［課題を解決するための手段］ 上記目的は第１図および第７図に示したように、ｍ−ｖ
族化合物半導体表面に少なくともセレンを含む分子線あ
るいはガスを反応させて得られる該化合物半導体構成元
素のセレン化物からなる変性層２を絶縁膜３あるいは金
属膜５１と該■−■族化合物半導体５０の界面に挿入す
ることにより達成される。

【作用】

本発明者らは、酸化物のない清浄な■−■族化合物半導
体表面にセレン分子線やセレン化物ガス（セレン化水素
等）を照射して反応させ、該■−■族化合物半導体の構
成元素のセレン化物からなる変性層を形成することによ
り、該化合物半導体上に＃＠縁膜や金属膜形成する際の
界面準位の発生を抑制できることを見出した。しかも形
成する絶縁膜や金属膜の結晶構造や格子定数は下地の化
合物半導体と全く異なっていてもよく、また多結晶状あ
るいはアモルファス状であってもよい。っま、り形成す
る絶縁膜や金属膜は下地の化合物半導体単結晶上に規則
的に原子配列した単結晶の膜である必要はない。これは
、該変性層表面には原子同志の結合の切れたいわゆる未
結合手がないため、絶縁物や金属の原子が規則的に配列
して未結合手に結合して未結合手に伴う界面準位の発生
を阻止する必要がないためである。 化合物半導体基板としてＧａＡｓ　（１００）基板を用
いた場合、清浄な表面に真空中においてセレン分子線や
セレン化物ガスを照射し反応させることにより該変性層
を形成することができる。 この際、セレンとの反応によりＡｓ２Ｓｅ、が形成され
ないようにする必要がある。このためには少なくともＡ
ｓ２５　ｅ、が表面から脱離する程度に基板を加熱する
か、またはもとの表面のＧ　ａ　／　ＡＳ組成比を大き
くすればよい。ＧａＡｓのほがＡｌＧａＡｓ、Ｉ　ｎＧ
ａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ等の他の■−■族化合
物半導体の場合も同様に、■族元素のセレン化物が形成
されないようにする必要があり、この際の基板温度等の
条件は化合物半導体の種類によって異なる。 このようにして得られる変性層は、該変性層表面で電子
線回折パターンが観察されることから、基板の格子配列
と整合しており、基板にエピタキシャルに形成されてい
ることがわかる。 ここで該変性層の厚さは５Å以上であることが望ましい
。第２図にＧａＡｓ　（１００）基板に光化学気相成長
法で二酸化シリコン膜を形成した場合の、変性層の厚さ
とバンドギャップ中央での界面準位密度の関係を示す。 このように通常の方法で絶縁膜を形成する場合、変性層
の厚さが５人より薄いと界面準位密度が急激に大きくな
り、ＭＩＳ構造素子としての正常な動作が得られない。 金属膜を形成した場合も同様である。これは、絶縁物や
金属を表面堆積する際、下地の化合物半導体の３原子層
程度の深さまで乱れが生じるためと考えられる。ＧａＡ
ｓ表面をセレンを含む水溶液に浸して表面のＧａＡｓの
ボンドの切れたいわゆる未結合手にセレンを終端させて
表面を安定化する方法が報告されている［ジャーナル　
オブ　アプライド　フィジクス（Ｊｏｕｒｎａｌ　　ｏ
ｆ　　Ａｐｐｌｉｅｄ　　Ｐｈｙｓｉｃｓ）、６７巻、
１号。 ｐ、５８６−５８８　（１９９０））］。 しかしこの場合、セレンは最表面にのみ存在するため、
その上に絶縁膜を堆積する際に容易に欠陥が発生してし
まう。−古本発明では基板とエピタキシャルな関係にあ
るセレン化物の厚い（５Å以上）変性層を用いており、
従来の水溶液で処理した場合とは異なる。またセレンを
含む水溶液による処理では、ｍ−ｖ族化合物半導体の■
族の元素のセレン化物（Ｇ　ａ　Ａ　ｓの場合Ａ　ｓ、
Ｓ　ｅ、）が表面に形成される（前出文献参照）。発明
者らはこの■族のセレン化物は基板に対してエピタキシ
ャルには形成されてはおらず、また４００℃程度の熱処
理で表面から脱離してしまうことを見出した。−古本発
明においては、加熱した表面をセレンを含む分子線やガ
スで処理するため、Ａｓ２５０３のような不安定なセレ
ン化物は形成されない。 セレンを反応させて形成される変性層を絶縁膜／化合物
半導体界面に挿入することにより特性劣化の少ない良好
な絶縁膜／化合物半導体接合が得られる。例えば該構造
をＭｒＳ型電界効果トランジスタにもちいれば、フェル
ミレベルのピンニングのない良好なトランジスタが得ら
れる。また表面保護膜との界面に該変性層を挿入すれば
、化合物半導体表面でのキャリアの再結合を阻止するこ
とができる６また該変性層を金属膜／化合物半導体界面
に挿入すれば、界面でのフェルミレベルのピンニングが
なくなり、仕事関数のことなる金属を用いることにより
障壁高さを自由に変更することができる。たとえばＭＥ
ＳＦＥＴのゲート電極に用いる場合、ｎ型導電層を有す
るＦＥＴでは仕事関数の大きい金属、ｐ型溝電層を有す
るＦＥＴでは仕事関数の小さい金属を用いれば、いずれ
もゲート電極の障壁高さが大きくなり、ＦＥＴの動作マ
ージンを大きくすることができる。 本発明による絶縁膜、金属膜／化合物半導体構造を形成
するには、酸化物のない清浄な化合物半導体表面に、真
空中において固体セレンあるいはセレンを含む化合物を
加熱して得られる分子線を照射して変性層を形成した後
、絶縁膜、金属膜を堆積すればよい。あるいは化合物半
導体表面を、セレン化水素等のセレン化物ガス中で処理
して変性層を形成してもよい。いずれの場合も基板温度
を１００℃以上とすれば、変性層を形成する以外の余分
な固体セレンは表面に付着しない。形成する変性層の厚
さは基板温度や照射量、およびもとの表面の■族元素／
■族元素の組成比を変えることにより調節することがで
きる。基板温度を高く、照射量を大きく、また該組成比
を大きくするほど変性層を厚くすることができる。ただ
しセレン化物ガスを用いる場合は、ガスを基板表面で分
解する必要があるため分子線を用いる場合に比べ基板温
度を高くする必要がある。

【実施例】

以下、本発明の実施例について述べる。 実施例１ 本発明の第一の実施例としてＭＩＳ型電界効果トランジ
スタを作成した例を第３図を用いて説明する。 まず分子線エピタキシー法によりアンドープＧａ　Ａ　
ｓ　Ｍｌを成長し清浄な表面を形成した後、引き続き真
空中において固体セレンを加熱して得られる分子線を照
射して変性層２を形成し、さらに該変性層２上に絶縁膜
３を形成する（第３図（ａ））。上記変性層２を形成す
る際の基板温度は２００℃とし、厚さ１０人の変性層を
形成した。また絶縁膜には光化学気相成長法により形成
した窒化シリコンを用いた。該絶縁膜３の膜厚は５０ｎ
ｍとした。 次いで該絶縁膜３上にゲート電極４を形成し、該ゲート
電極４をマスクにして余分な絶縁膜３を除去する（第３
図（ｂ））。ゲート長は１ミクロンとした。 次いで該ゲート電極４をはさんでｎ＋型ＧａＡＳ層５を
形成する（第３図（Ｃ））。 最後に該ｎ十型ＧａＡｓ層５上にオーミック電極６を形
成すればＭＩＳ型電界効果トランジスタが完成する（第
３図（ｄ））。 ゲート電極４に正のバイアスを印加すると絶縁膜３とア
ンドープＧａＡｓ層１の界面に２次元電子ガス７が発生
する。ゲート電極のバイアスにより２次元電子ガス７の
濃度を変えてｎ十型ＧａＡＳ層４を通してオーミック電
極５間に流れる電流を制御することにより、トランジス
タ動作が得られる。 本実施例では清浄表面にセレンを反応させて得られる厚
さ１０人の変性層を絶縁膜／　Ｇ　ａ　Ａ　ｓ界面に挿
入したため、絶縁膜／　Ｇ　ａ　Ａ　ｓ界面のバンドギ
ャップ中央での界面準位密度は１０”／ｃｍ”／ｅＶ程
度以下と小さい。このため、フェルミレベルの界面準位
でのピンニングにより半導体にゲートのバイアスが伝わ
りにくくなる問題、界面準位による容量の増大や高周波
特性の劣化がほとんどない、高速の素子が得られる。本
素子の伝達コンダクタンスは約１５０ｍ５／ｍｍであっ
た。 以上の実施例ではセレン分子線を用いて変性層を形成す
る場合について説明したが、このほかセレン化水素等の
セレン化物ガスを用いて形成してもよい。ただしこの場
合、基板温度はセレン分子線を用いる場合に比べ高くし
なければならない。 これはセレン化物ガスを表面で分解する必要があるため
である。なおセレン化物ガスを処理容器に導入するまえ
に加熱して分解させておけば、基板温度を低減すること
が可能である。 以上、化合物半導体としてＧａＡｓを用いた場合につい
て説明したが、他の化合物半導体、例えばＩ　ｎ　Ｇ　
ａ　Ａ　ｓ、ＩｎＰ、ＩｎＧａＡｓＰ等を用いた場合も
同様である。 実施例２ つぎに本発明の第二の実施例である電界効果トランジス
タを第４図を用いて説明する。 分子線エピタキシー法によりアンドープＧａＡｓ層１上
にｎ型ＧａＡｓ層１０、アンドープＡｌＧａＡｓ層１１
、を順次成長した後、引き続き真空中において固体セレ
ンを加熱して得られる分子線を照射して変性層２を形成
し、さらに該変性層２上に絶縁膜３を形成する（第４図
（ａ））。変性Ｎ２を形成する際の基板温度は２００℃
とし、厚さ１０人の変性層を形成した。また絶縁膜には
光化学気相成長法により形成した窒化シリコンを用いた
。 次いで該絶縁膜３上にゲート電極４を形成し。 該ゲート電極４をマスクにして余分な絶縁膜３、変性層
２およびアンドープＡｌＧａＡｓ層１１を除去する（第
４図（ｂ））、ゲート長は１ミクロンとした。 次いで該ゲート電極４をはさんでｎ十型ＧａＡＳ層５を
形成する（第４図（Ｃ））。 最後に該ｎ十型ＧａＡｓ層５上にオーミック電極６を形
成すればＭＩＳ型電界効果トランジスタが完成する（第
４図（ｄ））。 本実施例のトランジスタは前述の第一の実施例と同様に
ＭＩＳ型構造を有するが、導電層としてｎ型ＧａＡｓ層
１０を用いており、また該導電層と絶縁膜の間にアンド
ープＡｌＧａＡｓ層１１が挿入されていることが第一の
実施例と異なる。ゲート電極４にバイアスを印加すると
ｎ型Ｇ　ａ　Ａ　ｓ層１０中の導電キャリアの空乏層の
幅が変わる。 これにより、導電層であるｎ型ＧａＡｓ層１０中の導電
キャリアの数が変わり、トランジスタ動作が得ら゛れる
。変性層２を挿入しない場合、界面準位でのフェルミレ
ベルのピンニングのためゲートバイアスを変化させても
ｎ型ＧａＡｓ層１０中の空乏層の幅が変化しにくくなる
問題があるが、本実施例では厚さ１０人の変性層を挿入
したため、界面準位の発生が抑えられ、界面準位による
フェルミレベルのピンニングの問題が回避できる。さら
に界面準位による容量の増大や高周波特性の劣化を抑え
ることができる。 本実施例の電界効果トランジスタでは導電層とセレン化
アルミニウム層がアンドープＡｌＧａＡｓ層で分離され
ているため、前記の第一の実施例のトランジスタに比べ
導電層を流れる電子が絶縁膜３中の欠陥の影響を受けに
くい特徴がある。さらに絶縁膜のない場合と比較すると
、本実施例のトランジスタではゲート電極に流れこむリ
ーク電流が小さく、大きな動作マージンが得られる。ｎ
型Ｇ　ａ　Ａ　ｓ層１０の厚さを１０ｎｍ、アンドープ
ＡｌＧａＡｓ層１１の厚さを２０ｎｍ、絶縁膜３の厚さ
を３０ｎｍとした場合の伝達コンダクタンスは１４０　
ｍ　Ｓ　／　ｍ　ｍであった。 本実施例においてｎ型ＧａＡｓ層１０をはぶいてもよい
。この場合、アンドープＧ　ａ　Ａ　ｓ層１とｎ型Ａｌ
ＧａＡｓ層１１の界面に誘起される２次元電子ガスが導
電層として働く。さらにｎ型ＧａＡｓ層１０をはぶき、
かつアンドープＡｌＧａＡｓ層１１をｎ型Ａ　Ｉ　Ｇ　
ａ　Ａ　ｓ層に置き換えてもよい。この場合も、アンド
ープＧａＡｓ層１とｎ型Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ層の界
面に誘起される２次元電子ガスが導電層として働く。こ
れらの場合も、導電層とセレン化アルミニウム層が分離
されているため、導電層を流れる電子が絶縁膜中の欠陥
の影響を受けにくいこと、さらに絶縁膜がゲート電極の
下にあるためゲート電極に流れこむリーク電流が小さく
、大きな動作マージンが得られることは同様である。 以上Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓヘテ
ロ構造の場合について示したが、そのほかの化合物半導
体１例えばＩ　ｎ　Ｇ　ａ　Ａ　ｓ、Ｉ　ｎＡｌＡｓ、
ＩｎＰ、ＩｎＧａＡｓＰ等を用いた場合も同様である。 また変性層をセレン化物ガスを用いて形成する場合につ
いても前述の通りである。 実施例３ 次に本発明を化合物半導体へテロ構造バイポーラトラン
ジスタ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ　　Ｂｉｐｏ
ｌａｒ　　Ｔｒａｎｇｉｓｔｏｒ、ＨＢＴ）の表面保護
に応用した場合について説明する。 第５図はＡ　Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ
　ＨＢ　Ｔの製造工程を示す断面図である。 まず半絶縁性ＧａＡｓ基板３０上にｎ十型ＧａＡｓ層２
０、ｎ型ＧａＡｓ層２１、ｐ型ＧａＡｓ層２２、ｎ型Ａ
ｌＧａＡｓ層２３、ｎ生型ＧａＡＳ層２４を順次エピタ
キシャル成長した後、エミッタ電極２５を形成する（第
５図（ａ））。 次いで該エミッタ電極２５をマスクにして不要なｎ生型
Ｇ　ａ　Ａ　ｓ層２４、及びｎ型Ａ　Ｉ　Ｇ　ａ　Ａ　
ｓ層２３を除去し、ついで露出した表面を加熱清浄化し
た後真空中においてセレン分子線を照射して変性層２を
形成する（第５図（ｂ））。変性層２を形成する際の基
板温度は２００℃とし、変性層の厚さは１０人とした。 次いでエミッタ電極２５の側部にＳ　ｉ　Ｏ，からなる
側壁２６を形成した後、該側壁２６をはさんでベース電
極２７を形成する（第５図（Ｃ））。 最後にコレクタ電極領域の変性層２．ｐ型ＧａＡｓ層２
２、及びｎ型ＧａＡｓ層２１を除去してコレクタ電極２
８を形成すればＨＢ　Ｔの主要部分が完成する。 本実施例では、側壁２６が本発明の構造における絶縁膜
に相当し、該側壁が下地の化合物半導体と接触する部分
、すなわちエミッタ電極とベース電極間の表面に変性層
が形成されている。このため、側壁２６と下地の化合物
半導体の界面での界面準位の発生が抑えられるため、ｎ
型ＡｌＧａＡｓ層２３からｐ型ＧａＡｓ層２２に注入さ
れた電子は界面準位を介して再結合して消失することな
くコレクタ層であるｎ型ＧａＡｓ層２１に拡散させるこ
とができる。これよりトランジスタのゲインのロスを低
減することができ、本実施例のように変性層を形成した
場合、形成しなかった場合に比ベゲインを５倍以上向上
させることができた。 以上Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　８　ヘ
テロ構造を有するＨＢＴについて説明したが、そのほか
の化合物半導体、例えばＩ　ｎＧａＡｓ、ＩｎＰ、Ｉｎ
ＧａＡｓＰ等を用いた場合も同様である。また変性層を
セレン化物ガスを用いて形成する場合についても前述の
通りである。 実施例４ つぎに本発明を、化合物半導体レーザの表面保護に用い
た場合について説明する。 第６図は本発明による化合物半導体レーザの発光領域の
断面を示す。同図において、４０はｎ＋型ＧａＡｓ基板
、４１はｎ型ＡｌＧａＡｓ層、４２はアンドープＧａＡ
ｓ層、４３はｐ型ＡｌＧａＡｓ層であり、いわゆるダブ
ルへテロ接合型の構造を有する。４４．４５はオーミッ
ク電極である。 ３はレーザの共振器端面に相当する部分を保護する絶縁
膜であり、Ｓｉｎ、、ＳｉＮ等を用いるが。 本実施例ではセレンにより形成した変性層２を界面に挿
入しである。 該変性層は露出した端面を加熱清浄化した後真空中にお
いてセレン分子線を照射して形成する。 該変性層２を形成する際の基板温度は２００℃とし、変
性層の厚さは１０人とした。 半導体層に垂直な方向（第６図、４６）に電流を流し、
活性層であるアンドープＧａＡｓ層４２でキャリアの再
結合を起こし、フォトンを発生させることにより端面よ
りレーザ光４７が得られる。 従来の化合物半導体レーザでは、端面の絶縁膜／化合物
半導体界面には高密度の界面準位が存在した。このため
、該界面準位を介して起こる非発光のキャリアの再結合
により端面近傍でキャリア密度が減少するため、端面近
傍でのレーザ光の再吸収が増大し、それに伴う温度上昇
のため素子の寿命が短くなる問題があった。 しかし本実施例による化合物半導体レーザでは絶縁膜／
化合物半導体界面にセレンによる変性層２を挿入し界面
準位の発生を阻止しているため、素子の寿命を大幅に向
上させることができる。寿命の向上は３倍以上であった
。 以上の実施例では、ダブルへテロ接合型のレーザについ
て説明したが、このほかの型のレーザについても、共振
器端面の保護に応用することにより全く同様の効果が得
られる。また変性層をセレン化物ガスを用いて形成する
場合についても前述の通りである。 実施例５ つぎに本発明による金属膜／化合物半導体構造の実施例
を第８図を用いて説明する。第８図は本発明によるＭＥ
Ｓ型電界効果トランジスタの製造工程を示す。 始めに第８図（ａ）に示したように半絶縁性ＧａＡｓ基
板上に順次ｎ型Ｇ　ａ　Ａ　ｓ層６１．ｐ型ＧａＡｓ層
６２、ｐ型Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ層６３、ｐ生型Ｇａ
Ａｓ層６４を成長する。 ついで第８図（ｂ）に示したようにゲート電極部に開口
を有するホトレジスト層６５を形成し、該開口部のＰ十
型ＧａＡｓ層６４をＰ型ＡｌＧａＡｓ層６３をストッパ
にして除去する。 次いで該開口部のｐ型ＡｌＧａＡｓ層６３の表面の酸化
物を水素ラジカルビーム等で除去した後、セレン分子線
を照射して厚さ１０人程度の変性層２を形成し、次いで
ゲート電極としてアルミニウム６６層を堆積する（第８
図（Ｃ））。 次いで余分なアルミニウム層６６をホトレジスト層６５
とともに除去し、ｐ十型Ｇ　ａ　Ａ　ｓ層６４上にオー
ミック電極６７を形成すればトランジスタの主要部分が
完成する６ 本トランジスタではｐ型ＧａＡｓ層６２を導電チャネル
に用いている。またｎ型ＧａＡｓ層６１はＰ型ＧａＡｓ
層６２中を流れるホールが基板側にしみださないように
するために設けである。 従来のトランジスタでは、ｐ型チャネルに対するアルミ
ニウム電極の障壁高さは０．５Ｖと小さく、順方向にか
けられるゲートバイアスは０．５Ｖ以下に制限されてい
た。しかし本実施例では、アルミニウム電極の障壁高さ
は約１ｖと高く、トランジスタの高順方向での動作が可
能となった。 これは、本実施例ではアルミニウムゲート電極と下地の
化合物半導体界面にセレン分子線により形成した充分厚
い変性層を挿入したため界面でのフェルミレベルのピン
ニングが解除されたためと考えられる。アルミニウムは
仕事関数が小さいので、ピンニングがない場合ｐ型半導
体に対して障壁高さが小さくなる。 以上本発明の実施例として５例を説明したが。 このほか、様々な化合物半導体電子、光素子において絶
縁膜／化合物半導体あるいは金属膜／化合物半導体界面
の界面準位の減少が望まれる個所において本発明を適用
すれば同様の効果が得られる。 例えば太陽電池の表面保護膜に用いれば、界面準位での
光キャリアの再結合を阻止でき、太陽電池の変換効率を
向上させることができる。また電界効果トランジスタの
ソース、ゲート電極間、及びドレイン、ゲート電極間の
表面保護に適用すれば。 界面準位による界面でのフェルミ準位のピンニングを阻
止することができ、キャリアの空乏化に伴う表面層の高
抵抗化を抑えることができる。

【発明の効果】

本発明によれば、界面準位の少ない良好な絶縁膜／化合
物半導体構造および金属膜／化合物半導体構造が得られ
、該構造を電子素子、光素子に用いれば界面準位による
特性劣化の少ない良好な素子が得られる。例えば本発明
をＭＩＳ型構造を有する電界効果トランジスタに適用す
れば、界面準位による特性劣化が少なく高速で、動作マ
ージンの大きい素子が再現性よく得られる。本発明を化
合物半導体へテロ接合バイポーラトランジスタに用いれ
ば、界面準位を介したキャリアの再結合が抑えられ、ト
ランジスタの増幅率の低下を阻止することができる。ま
た本発明を化合物半導体レーザに用いれば共振器端面で
の劣化を防止することができる。本発明をＭＥＳ型電界
効果トランジスタに用いれば、ゲート電極の障壁高さを
自由に変更することができる。

【図面の簡単な説明】

第１図は本発明による絶縁物／化合物半導体構造の断面
図、第２図は絶縁物と化合物半導体の界面に挿入する変
性層の厚さと界面準位密度の関係を示す図、第３図は本
発明の第一の実施例であるＭＩＳ型電界効果トランジス
タの製造工程を示す断面図、第４図は本発明の第二の実
施例である電界効果トランジスタの製造工程を示す断面
図、第５図は本発明の第三の実施例である化合物半導体
へテロ構造バイポーラトランジスタの製造工程を示す断
面図、第６図は本発明の第四の実施例である化合物半導
体レーザの断面図である。第７図は本発明による金属膜
／化合物半導体構造の断面図。 第８図は本発明の第五の実施例であるＭＥＳ型電界効果
トランジスタの製造工程を示す断面図である。 符号の説明 １・・・アンドープＧ　ａ　Ａ　ｓ層、２・・変性層、
３・・・絶縁膜、４・・・ゲート電極、５・　ｎ十型Ｇ
ａＡｓ層、６・オーミック電極、１０・・・ｎ型ＧａＡ
ｓ層、１１・・・アンドープＡ　Ｉ　Ｇ　ａ　Ａ　ｓ層
、２０−　ｎ十型ＧａＡｓ層、２１−　ｎ型ＧａＡｓ層
、２２　・ｎ型ＧａＡｓ層、２３−ｎ型ＡｌＧａＡｓ層
、２４−ｎ＋型ＧａＡｓ層、２５・・・エミッタ電極、
２６・・・側壁、２７・・・ベース電極、２８・・・コ
レクタ電極、３０・・・半絶縁性ＧａＡｓ基板、４０・
・・ｎ生型ＧａＡＳ基板、４１−　ｎ型Ａ　Ｉ　Ｇ　ａ
　Ａ　ｓ層、４２−・・アンドープＧａＡｓ層、４３　
・ｐ型ＡｌＧａＡｓ層、４４．４５・・・オーミック電
極、４６・・・電流の方向を示す記号、４７・・・レー
ザ光を示す記号、５０・・・化合物半導体、５１・・・
金属膜、６１・・・ｎ型ＧａＡｓ層、６２　・ｎ型Ｇａ
Ａｓ層、６３−ｐ型ＡｌＧａ　Ａ　ｓ層、６４−ｐ＋型
ＧａＡｓ層、６５−・・ホトレジスト層、６６・・・ア
ルミニウム層、６７・・・オーミック電極

Claims (1)

1. 【特許請求の範囲】 １、III−Ｖ族化合物半導体上に絶縁膜あるいは金属膜
   が形成されていることを特徴とする半導体装置において
   、該絶縁膜あるいは金属膜と該III−Ｖ族化合物半導体
   の界面に、該III−Ｖ族化合物半導体表面に少なくとも
   セレンを含む分子線あるいはガスを反応させて得られる
   該化合物半導体構成元素のセレン化物からなる変性層が
   挿入されていることを特徴とする半導体装置。 ２、III−Ｖ族化合物半導体上に絶縁膜あるいは金属膜
   が形成されていることを特徴とする半導体装置において
   、該絶縁膜あるいは金属膜と該III−Ｖ族化合物半導体
   の界面に、該III−Ｖ族化合物半導体表面に少なくとも
   セレンを含む分子線あるいはガスを反応させて得られる
   該化合物半導体構成元素のセレン化物からなり、厚さが
   ５オングストローム以上である変性層が挿入されている
   ことを特徴とする半導体装置。 ３、III−Ｖ族化合物半導体単結晶層上に絶縁膜あるい
   は金属膜が形成されていることを特徴とする半導体装置
   において、該絶縁膜あるいは金属膜と該III−Ｖ族化合
   物半導体単結晶層の界面に、該III−Ｖ族化合物半導体
   単結晶表面にセレンを反応させて得られる該化合物半導
   体構成元素のセレン化物からなり、かつ少なくとも一つ
   の結晶軸の方向が該III−Ｖ族化合物半導体単結晶層と
   一致する厚さ５オングストローム以上の変性層が挿入さ
   れていることを特徴とする半導体装置。 ４、III−Ｖ族化合物半導体上に絶縁膜あるいは金属膜
   が形成されていることを特徴とする半導体装置において
   、該絶縁膜あるいは金属膜と該III−Ｖ族化合物半導体
   の界面に、該III−Ｖ族化合物半導体表面に少なくとも
   セレンを含む分子線あるいはガスを反応させて得られる
   該化合物半導体構成元素のセレン化物からなる変性層が
   挿入されており、かつ該変性層はＶ族元素：セレンの組
   成比が２：３の化合物を含まないことを特徴とする半導
   体装置。 ５、真空中において、固体セレンあるいはセレンを含む
   化合物を加熱して得られる分子線を、III−Ｖ族化合物
   半導体表面に照射して該III−Ｖ族化合物半導体のセレ
   ン化物からなる変性層を形成する工程、該変性層上に絶
   縁膜あるいは金属膜を形成する工程を少なくとも含む半
   導体装置の製造方法。 ６、III−Ｖ族化合物半導体をガス状のセレン化物中で
   反応させ該III−Ｖ族化合物半導体のセレン化物からな
   る変性層を形成する工程、該変性層上に絶縁膜あるいは
   金属膜を形成する工程を少なくとも含む半導体装置の製
   造方法。