JPH04127736A - 位相情報転送方式 - Google Patents
位相情報転送方式Info
- Publication number
- JPH04127736A JPH04127736A JP2249149A JP24914990A JPH04127736A JP H04127736 A JPH04127736 A JP H04127736A JP 2249149 A JP2249149 A JP 2249149A JP 24914990 A JP24914990 A JP 24914990A JP H04127736 A JPH04127736 A JP H04127736A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- flag
- head flag
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims description 13
- 230000015654 memory Effects 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 claims description 4
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＮＮＩや５ＯＮＥＴなどで規定されるディジタ
ル同期網に関し、特に、データの位相乗り換えに伴う位
相情報転送方式に関する。
ル同期網に関し、特に、データの位相乗り換えに伴う位
相情報転送方式に関する。
従来の技術
従来のこの種の位相乗り換えに伴う位相情報転送方式は
、データ用メモリの池に書き込みデータ先頭フラグ用の
メモリを用言１− データヒ同様の書き込みアトしスカ
ウシクと１売み出しアトしスカウンタの制御によりメモ
リから出力される情報ならとに読み出しデータ先頭フラ
グを生成させる方式となっていた。
、データ用メモリの池に書き込みデータ先頭フラグ用の
メモリを用言１− データヒ同様の書き込みアトしスカ
ウシクと１売み出しアトしスカウンタの制御によりメモ
リから出力される情報ならとに読み出しデータ先頭フラ
グを生成させる方式となっていた。
従来の書き込みデータ先頭フラグ用にメモリを用（、た
位相情報転送方式について詳細に説明する。
位相情報転送方式について詳細に説明する。
第２１２１は従来における位相情報転送方式の構成を示
すブロック図である。第２図はＮＮＩや５ＯＮＥＴなと
で規定されるディジタル同期網で使用される信号（内部
データの先頭位置情報としてポインタを採用している信
号）に対して、メモリを用いてスタッフによる変動やア
ナログジンタなどを吸収し、装置内位相にデータ及びそ
の先頭位置情報分乗せ換えるための機能図である。
すブロック図である。第２図はＮＮＩや５ＯＮＥＴなと
で規定されるディジタル同期網で使用される信号（内部
データの先頭位置情報としてポインタを採用している信
号）に対して、メモリを用いてスタッフによる変動やア
ナログジンタなどを吸収し、装置内位相にデータ及びそ
の先頭位置情報分乗せ換えるための機能図である。
端子１からの入力信号は書き込みアドレスカウンタ４に
よりメモリ３にゼ・要なデータのみ書き込まれる。書き
込みデータ位相情報検出回路６は、端子１からの入力信
号に含まれる位相情報を検出−１１き込みデータ先頭フ
ラグ７は書き込みデータ泣相博報検出回路６刀）らの位
相情報によ「つにモリ３への書き込みデータの先頭フラ
グ分生咬１−１その書き込みデータ先頭フラグ自身もデ
ータと同様にメモリ３へ入力する。読み出し側では、読
み出しアドレスカウンタ５によりメモリ３から読み出！
−データと読み出しデータ先頭フラグとを出力させる。
よりメモリ３にゼ・要なデータのみ書き込まれる。書き
込みデータ位相情報検出回路６は、端子１からの入力信
号に含まれる位相情報を検出−１１き込みデータ先頭フ
ラグ７は書き込みデータ泣相博報検出回路６刀）らの位
相情報によ「つにモリ３への書き込みデータの先頭フラ
グ分生咬１−１その書き込みデータ先頭フラグ自身もデ
ータと同様にメモリ３へ入力する。読み出し側では、読
み出しアドレスカウンタ５によりメモリ３から読み出！
−データと読み出しデータ先頭フラグとを出力させる。
読み出しデータ先頭フラグ検出回路８はメモリ３から読
み出された読み出しデータ先頭フラグを検出し、読み出
しデータ位相情報生成回路９は読み出しデータ先頭フラ
グ検出回路８からのフラグの位置及び前回のフラグとの
関係などから読み出しデータの位相情報を生成する。読
み出しデータ位相情報挿入回路１０はメモリ３からのデ
ータに読み出しデータ位相情報生成回路９からの読み出
しデータ位相情報を挿入し、最終的に位相乗り換え後の
信号は端子２から出力される。
み出された読み出しデータ先頭フラグを検出し、読み出
しデータ位相情報生成回路９は読み出しデータ先頭フラ
グ検出回路８からのフラグの位置及び前回のフラグとの
関係などから読み出しデータの位相情報を生成する。読
み出しデータ位相情報挿入回路１０はメモリ３からのデ
ータに読み出しデータ位相情報生成回路９からの読み出
しデータ位相情報を挿入し、最終的に位相乗り換え後の
信号は端子２から出力される。
発明が解決しようとする課題
しかしながら、上述した従来の位相情報転送方式は、デ
ータ先頭フラグ用にデータと同等のメモリを用意するた
めに、大きなデータメモリ容量を・ピ・要とするほどそ
れに伴うハード規模も増大し、また、メモリにリセント
機能がない場合には警報解除時などの異常状懸からの復
旧時におけるメモリの書き込みと読み出しとの位相最適
化に際しメモリ内に不要のフラグ情報が残る虞れもあり
、フラグ位１やフラグ相互間での関係により決定される
下流へのデータの位相情報転送が上流の変動に対し特殊
な処理を施さないと適応が遅れるという欠点も有してい
た。
ータ先頭フラグ用にデータと同等のメモリを用意するた
めに、大きなデータメモリ容量を・ピ・要とするほどそ
れに伴うハード規模も増大し、また、メモリにリセント
機能がない場合には警報解除時などの異常状懸からの復
旧時におけるメモリの書き込みと読み出しとの位相最適
化に際しメモリ内に不要のフラグ情報が残る虞れもあり
、フラグ位１やフラグ相互間での関係により決定される
下流へのデータの位相情報転送が上流の変動に対し特殊
な処理を施さないと適応が遅れるという欠点も有してい
た。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規な位相情報転送方式
を提供することにある。
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規な位相情報転送方式
を提供することにある。
課題を解決するための手段
上記目的を達成する為に、本発明に係る、位相情報転送
方式は、入力側信号から抽出したデータの先頭位置を表
す位相情報から生成されたメモリの書き込み側でのデー
タの先頭を示す書き込みデータ先頭フラグによりメモリ
へのデータ言き込みを制御する書き込みアドレスカウン
タの書き込みデータの先頭位置における情報と蓄積し書
き込みデータ先頭フラグのアドレス相対値を生成する手
段と、該書き込みデータ先頭フラグのアドレス相対値と
メモリからのデータ読み出しを制御する読み出しアドレ
スカウンタの情報とを比較し読み出し側位相での前記書
き込みデータ先頭フラグに相当する位置情報である読み
出しデータ先頭フラグを発生する手段と、前記書き込み
データ先頭フラグにより前記読み出しデータ先頭フラグ
を発生する機能を駆動させかつ前記読み出しデータ先頭
フラグおよび入力信号の異常情報により前記読み出しデ
ータ先頭フラグを発生する機能を前記書き込みデータ先
頭フラグが生成されるまで停止させる手段と、前記読み
出しデータ先頭フラグにより読み出し側でのデータの位
相情報を生成し読み出しデータに組み込んで出力させる
手段とを備えて構成される。
方式は、入力側信号から抽出したデータの先頭位置を表
す位相情報から生成されたメモリの書き込み側でのデー
タの先頭を示す書き込みデータ先頭フラグによりメモリ
へのデータ言き込みを制御する書き込みアドレスカウン
タの書き込みデータの先頭位置における情報と蓄積し書
き込みデータ先頭フラグのアドレス相対値を生成する手
段と、該書き込みデータ先頭フラグのアドレス相対値と
メモリからのデータ読み出しを制御する読み出しアドレ
スカウンタの情報とを比較し読み出し側位相での前記書
き込みデータ先頭フラグに相当する位置情報である読み
出しデータ先頭フラグを発生する手段と、前記書き込み
データ先頭フラグにより前記読み出しデータ先頭フラグ
を発生する機能を駆動させかつ前記読み出しデータ先頭
フラグおよび入力信号の異常情報により前記読み出しデ
ータ先頭フラグを発生する機能を前記書き込みデータ先
頭フラグが生成されるまで停止させる手段と、前記読み
出しデータ先頭フラグにより読み出し側でのデータの位
相情報を生成し読み出しデータに組み込んで出力させる
手段とを備えて構成される。
実施例
次に本発明をその好ましい一実施例について図而を９叩
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示す機能プロ・ｌり構成図
である。本発明の一実施例は前述した従来側に本発明を
適用させたもので・ある。
である。本発明の一実施例は前述した従来側に本発明を
適用させたもので・ある。
第１図を参照するに、前述と同様に、本実施例は、ＮＮ
Ｉや５ＯＮＥＴなどて′規定されるディジタル同期網で
使用される信号（内部データの先頭位置情報としてポイ
ンタを採用している信号）に対してメモリを用いてスタ
ッフによる変動やアナログジッタなどを吸収し、装置内
位相にデータ及びその先頭位置情報を乗せ換えるための
機能を示す。端子１はライン側からの信号入力端子であ
る。メモリ３は端子１からのオーバーヘッド情報など管
理上の信号を除いたデータすなわち入力信号内に含まれ
る所定のデータのフレーム内先頭位置情報が支配する信
号のみを蓄積する。書き込みアトしスカウンタ４と読み
出しアドレスカウンタ５はそれぞれ入力信号位相と装置
内位相に合わせてメモリ３へのデータの書き込み及びメ
モリ３からのデータの読み出しを制御する。言き込みデ
ータ位相情報検出回路６は端子１からの入力信号から位
相情報を検出し、書き込みデータ先頭フラグ生成回路７
は書き込みデータ位相情報検出回路６からの位相情報に
よりメモリ３への書き込みデータの先頭フラグを生成す
る。書き込みデータ先頭フラグのアドレス相対値生成回
路８１は、書き込みデータ先頭フラグ生成回路７からの
書き込みデータの先頭フラグによりメモリ３へのデータ
書き込みを制御する書き込みアドレスカウンタ４の書き
込みデータの先頭位置における情報を蓄積し、書き込み
データ先頭フラグのアドレス相対値を生成する。読み出
しデータ先頭フラグ生成回路８２は、アドレス相対値生
成回路８１からの書き込みデータ先頭フラグのアドレス
値と読み出しアドレスカウンタ５からの情報を比較して
読み出しアドレスカウンタ５の値が書き込みデータ先頭
フラグのアドレス相対値と一致する時に、読み出しデー
タ先頭フラグを生成する。異常状態検出回路８３は、端
子１からの入力信号に対して入力断や同期はずれなどの
異常状態を検出して警報出力する。読み出しデータ先頭
フラグ生成制御回路８４は、読み出しデータ先頭フラグ
生成回路８２を書き込みデータ先頭フラグ生成回路７か
らの書き込みデータ先頭フラグにより動作開始させ、一
方読み出しデータ先頭フラグ生成回路８２からの読み出
しデータ先頭フラグ及び異常状態検出回路８３からの警
報信号により停止させる機能を持つ。読み出しデータ位
相情報生成回路９は、読み出しデータ先頭フラグ生成回
路８２からのフラグにより読み出しデータの位相情報を
生成し、読み出しデータ位相情報挿入回路１０にてメモ
リ３からの読み出しデータに読み出しデータ位相情報生
成回路９からの位相情報を挿入して、信号出力端子２か
ら装置内の次の処理過程へ位相乗り換え後の信号を出力
する。
Ｉや５ＯＮＥＴなどて′規定されるディジタル同期網で
使用される信号（内部データの先頭位置情報としてポイ
ンタを採用している信号）に対してメモリを用いてスタ
ッフによる変動やアナログジッタなどを吸収し、装置内
位相にデータ及びその先頭位置情報を乗せ換えるための
機能を示す。端子１はライン側からの信号入力端子であ
る。メモリ３は端子１からのオーバーヘッド情報など管
理上の信号を除いたデータすなわち入力信号内に含まれ
る所定のデータのフレーム内先頭位置情報が支配する信
号のみを蓄積する。書き込みアトしスカウンタ４と読み
出しアドレスカウンタ５はそれぞれ入力信号位相と装置
内位相に合わせてメモリ３へのデータの書き込み及びメ
モリ３からのデータの読み出しを制御する。言き込みデ
ータ位相情報検出回路６は端子１からの入力信号から位
相情報を検出し、書き込みデータ先頭フラグ生成回路７
は書き込みデータ位相情報検出回路６からの位相情報に
よりメモリ３への書き込みデータの先頭フラグを生成す
る。書き込みデータ先頭フラグのアドレス相対値生成回
路８１は、書き込みデータ先頭フラグ生成回路７からの
書き込みデータの先頭フラグによりメモリ３へのデータ
書き込みを制御する書き込みアドレスカウンタ４の書き
込みデータの先頭位置における情報を蓄積し、書き込み
データ先頭フラグのアドレス相対値を生成する。読み出
しデータ先頭フラグ生成回路８２は、アドレス相対値生
成回路８１からの書き込みデータ先頭フラグのアドレス
値と読み出しアドレスカウンタ５からの情報を比較して
読み出しアドレスカウンタ５の値が書き込みデータ先頭
フラグのアドレス相対値と一致する時に、読み出しデー
タ先頭フラグを生成する。異常状態検出回路８３は、端
子１からの入力信号に対して入力断や同期はずれなどの
異常状態を検出して警報出力する。読み出しデータ先頭
フラグ生成制御回路８４は、読み出しデータ先頭フラグ
生成回路８２を書き込みデータ先頭フラグ生成回路７か
らの書き込みデータ先頭フラグにより動作開始させ、一
方読み出しデータ先頭フラグ生成回路８２からの読み出
しデータ先頭フラグ及び異常状態検出回路８３からの警
報信号により停止させる機能を持つ。読み出しデータ位
相情報生成回路９は、読み出しデータ先頭フラグ生成回
路８２からのフラグにより読み出しデータの位相情報を
生成し、読み出しデータ位相情報挿入回路１０にてメモ
リ３からの読み出しデータに読み出しデータ位相情報生
成回路９からの位相情報を挿入して、信号出力端子２か
ら装置内の次の処理過程へ位相乗り換え後の信号を出力
する。
発明の詳細
な説明したように、本発明によれば、データ先頭フラグ
に対してメモリを用いずに書き込みデータ先頭フラグと
メモリへの書き込み及び読み出しアドレスカウンタとの
情報を利用して読み出しデータ先頭フラグを生成させる
ことにより、ハード規模を小さくできると共に、書き込
みデータ先頭フラグと入力信号の異常情報及び前回の読
み出しデータ先頭フラグにより読み出しデータ先頭フラ
グの生成機能を制御して不要なフラグの発生を禁止する
ことにより、警報解除時などの異常状態からの復旧時に
特殊な手法を用いずに読み出し側の正確な処理を可能に
できる効果が得られる。
に対してメモリを用いずに書き込みデータ先頭フラグと
メモリへの書き込み及び読み出しアドレスカウンタとの
情報を利用して読み出しデータ先頭フラグを生成させる
ことにより、ハード規模を小さくできると共に、書き込
みデータ先頭フラグと入力信号の異常情報及び前回の読
み出しデータ先頭フラグにより読み出しデータ先頭フラ
グの生成機能を制御して不要なフラグの発生を禁止する
ことにより、警報解除時などの異常状態からの復旧時に
特殊な手法を用いずに読み出し側の正確な処理を可能に
できる効果が得られる。
第１図は本発明に係る位相情報転送方式の一実施例を示
す機能ブロック構成図、第２図は従来技術のブロック図
である。 １・・・入力端子、２・・・出力端子、３・・・メモリ
、４・・・書き込みアドレスカウンタ、５・・・読み出
しアドレスカウンタ、６・・・書き込みデータ位相情報
検出回路、７・・・書き込みデータ先頭フラグ生成回路
、８・・・読み出しデータ先頭フラグ検出回路、９・・
・読み出しデータ位相情報生成回路、１０・・・読み出
しデータ位相情報挿入回路、８１・・・書き込みデータ
先頭フラグのアドレス相対値生成回路、８２・・・読み
出しデータ先頭フラグ生成回路、８３・・・異常状態検
呂回路、
す機能ブロック構成図、第２図は従来技術のブロック図
である。 １・・・入力端子、２・・・出力端子、３・・・メモリ
、４・・・書き込みアドレスカウンタ、５・・・読み出
しアドレスカウンタ、６・・・書き込みデータ位相情報
検出回路、７・・・書き込みデータ先頭フラグ生成回路
、８・・・読み出しデータ先頭フラグ検出回路、９・・
・読み出しデータ位相情報生成回路、１０・・・読み出
しデータ位相情報挿入回路、８１・・・書き込みデータ
先頭フラグのアドレス相対値生成回路、８２・・・読み
出しデータ先頭フラグ生成回路、８３・・・異常状態検
呂回路、
Claims (1)
- ＣＣＩＴＴ（国際電信電話諮問委員会）のＮＮＩ（Ｎｅ
ｔｗｏｒｋＮｏｄｅＩｎｔｅｒｆａｃｅ）やＢｅｌｌｃ
ｏｒｅ（ＢｅｌｌＣｏｍｍｕｎｉｃａｔｉｏｎｓＲｅｓ
ｅａｒｃｈ）のＳＯＮＥＴ（ＳｙｎｃｈｒｏｎｏｕｓＯ
ｐｔｉｃａｌＮｅｔｗｏｒｋＴｒａｎｓｐｏｒｔＳｙｓ
ｔｅｍｓ）などで規定されたディジタル同期網に関し、
データの位相乗り換えに伴う位相情報転送方式において
、入力側信号から抽出したデータの先頭位置を表す位相
情報から生成されたメモリの書き込み側でのデータの先
頭を示す書き込みデータ先頭フラグによりメモリへのデ
ータ書き込みを制御する書き込みアドレスカウンタの書
き込みデータの先頭位置における情報を蓄積し書き込み
データ先頭フラグのアドレス相対値を生成する手段と、
該書き込みデータ先頭フラグのアドレス相対値と前記メ
モリからのデータ読み出しを制御する読み出しアドレス
カウンタの情報とを比較し読み出し側位相での前記書き
込みデータ先頭フラグに相当する位置情報である読み出
しデータ先頭フラグを発生する手段と、前記書き込みデ
ータ先頭フラグにより前記読み出しデータ先頭フラグを
発生する機能を駆動させかつ前記読み出しデータ先頭フ
ラグおよび入力信号の異常情報により前記読み出しデー
タ先頭フラグを発生する機能を前記書き込みデータ先頭
フラグが生成されるまで停止させる手段と、前記読み出
しデータ先頭フラグにより読み出し側でのデータの位相
情報を生成し読み出しデータに組み込んで出力させる手
段とを有することを特徴とした位相情報転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249149A JP2842678B2 (ja) | 1990-09-19 | 1990-09-19 | 位相情報転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249149A JP2842678B2 (ja) | 1990-09-19 | 1990-09-19 | 位相情報転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127736A true JPH04127736A (ja) | 1992-04-28 |
| JP2842678B2 JP2842678B2 (ja) | 1999-01-06 |
Family
ID=17188643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2249149A Expired - Lifetime JP2842678B2 (ja) | 1990-09-19 | 1990-09-19 | 位相情報転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842678B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113806132A (zh) * | 2021-09-22 | 2021-12-17 | 京东方科技集团股份有限公司 | 异常复位的处理方法及装置 |
-
1990
- 1990-09-19 JP JP2249149A patent/JP2842678B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113806132A (zh) * | 2021-09-22 | 2021-12-17 | 京东方科技集团股份有限公司 | 异常复位的处理方法及装置 |
| CN113806132B (zh) * | 2021-09-22 | 2023-12-26 | 京东方科技集团股份有限公司 | 异常复位的处理方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842678B2 (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101299647B (zh) | 一种实现sdh业务无损切换的装置和方法 | |
| KR920013994A (ko) | 단일 가요성 와이어 버스를 갖는 마스터-슬레이브 데이타 전송 시스템 | |
| CA1268248A (en) | Television picture display device | |
| JPH04127736A (ja) | 位相情報転送方式 | |
| US6195769B1 (en) | Failsafe asynchronous data transfer corruption indicator | |
| JPH05300113A (ja) | シェルフ構成におけるカード間通信方式 | |
| JPS6083451A (ja) | 同期式デ−タバツフアリング方式 | |
| JP2616408B2 (ja) | ポインタ付替回路 | |
| JPH08237254A (ja) | Ｏａｍセル挿入装置 | |
| JPH04121892A (ja) | バッファメモリ制御方式 | |
| JP2788758B2 (ja) | Ｆｉｆｏメモリ出力断検出リセット方式 | |
| JP2885538B2 (ja) | 固定長データ転送用バッファの誤動作検出方式および復旧方式 | |
| JP2962061B2 (ja) | クロスコネクト装置 | |
| JPH01261939A (ja) | マルチフレーム同期装置 | |
| KR950010953B1 (ko) | 브이.씨.1신호사상/역사상용버퍼읽기/쓰기어드레스비교기 | |
| JPS62243446A (ja) | バツフアメモリ制御方式 | |
| JPH0774756A (ja) | Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 | |
| JPH04124927A (ja) | データ保護回路 | |
| JPS59126352A (ja) | デ−タハイウエイ装置 | |
| JPH05252189A (ja) | セル配列同期機能を有するａｔｍ通信装置 | |
| JPH0583239A (ja) | ビツト位相同期ならびにフレーム位相同期方法 | |
| JP2000050372A (ja) | データメモリ装置及びデータメモリ制御方法 | |
| JPS60178567A (ja) | バス制御方法 | |
| JPS6184136A (ja) | スリツプ制御回路 | |
| JPH0637740A (ja) | ビットバッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |