JPS6083451A - 同期式デ−タバツフアリング方式 - Google Patents
同期式デ−タバツフアリング方式Info
- Publication number
- JPS6083451A JPS6083451A JP58191605A JP19160583A JPS6083451A JP S6083451 A JPS6083451 A JP S6083451A JP 58191605 A JP58191605 A JP 58191605A JP 19160583 A JP19160583 A JP 19160583A JP S6083451 A JPS6083451 A JP S6083451A
- Authority
- JP
- Japan
- Prior art keywords
- message
- buffer
- data
- control program
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ＋ 発明の技術分野
本発明は通信回線からの調歩同期式受信データをチェッ
ク回路によりチェックレ正常なデータのみを制御プログ
ラムに渡す為のデータバッファに格納するデータバッフ
ァリング方式に係り、簡単な制御プログラム及び簡単な
ノ・−ドウエアインタフェイスで実現出来る同期式デー
タバッファリング方式に関する。
ク回路によりチェックレ正常なデータのみを制御プログ
ラムに渡す為のデータバッファに格納するデータバッフ
ァリング方式に係り、簡単な制御プログラム及び簡単な
ノ・−ドウエアインタフェイスで実現出来る同期式デー
タバッファリング方式に関する。
（ｂ） 技術の背景
通信回線からの調歩同期式データは時々集中して送られ
てくることがある。この場合チェック回路によりチェッ
クし正常なデータを直接制御プログラムに渡すとすると
、次のデータが該チェック回路に入力する迄に先のデー
タを全部制御プログラムに渡す必要がある。これでは制
御プログラムのアクセス負荷が増大する。この為数クレ
ーム分のデータを格納するデータバッファを持ちデータ
バッファに格納されたデータを制御プログラムに渡すデ
ータバッファリング方式が用いられている。
てくることがある。この場合チェック回路によりチェッ
クし正常なデータを直接制御プログラムに渡すとすると
、次のデータが該チェック回路に入力する迄に先のデー
タを全部制御プログラムに渡す必要がある。これでは制
御プログラムのアクセス負荷が増大する。この為数クレ
ーム分のデータを格納するデータバッファを持ちデータ
バッファに格納されたデータを制御プログラムに渡すデ
ータバッファリング方式が用いられている。
（Ｃ） 従来技術と問題点
第１図は調歩同期式受信データの構成図、第２図は従来
例のデータバッフプリング方式のブロック図、第３図は
第２図のバッファに格納されたデータの構成図である。
例のデータバッフプリング方式のブロック図、第３図は
第２図のバッファに格納されたデータの構成図である。
図中１．２．３はメツセージ、４，５．６はチェック符
号、Ｆは先頭を示す符号、Ｆ′は終了を示す符号、７は
直並列変換回路（以下Ｓ／Ｐ変換回路と称す）、８はチ
ェック回路、９はバッファ、１０〜１２は先頭を示す符
号領域、１３〜１５は各メツセージのバイト数を示す符
号領域、１′〜３′はメツセージ領域を示す。
号、Ｆは先頭を示す符号、Ｆ′は終了を示す符号、７は
直並列変換回路（以下Ｓ／Ｐ変換回路と称す）、８はチ
ェック回路、９はバッファ、１０〜１２は先頭を示す符
号領域、１３〜１５は各メツセージのバイト数を示す符
号領域、１′〜３′はメツセージ領域を示す。
第１図て示す如き調歩同期式データが通信回線より送ら
れてくるとＳ／Ｐ変換回路７により並列信号に変換され
、チェック回路８によりメツセージ１，２．３とチェッ
ク符号４，５．６により例えばパリティチェックを行な
い正常なデータのみをバッファ９に送り、バッファ９で
は数フレーム分のメツセージ例えば第１図のメツセージ
１１２゜３を格納する。しかし格納する場合各メ、セー
ジ１．２．３を識別出来るよう格納する必要がある。
れてくるとＳ／Ｐ変換回路７により並列信号に変換され
、チェック回路８によりメツセージ１，２．３とチェッ
ク符号４，５．６により例えばパリティチェックを行な
い正常なデータのみをバッファ９に送り、バッファ９で
は数フレーム分のメツセージ例えば第１図のメツセージ
１１２゜３を格納する。しかし格納する場合各メ、セー
ジ１．２．３を識別出来るよう格納する必要がある。
この為第３図に示す如く、先頭を示す符号領域１０゜１
１．１２には、先頭を示す符号を、バイト数を示す符号
領域１３〜１５には、各メツセージ領域１′〜３′に格
納されるメツセージ１〜３０バイト数を示す符号を、格
納している。これ等の先頭を示す符号及びバイト＠ヲ示
す符号はチェック回路８により作成される。この先頭を
示す符号は、メツセージはどのような符号構成になるか
判らないので、メツセージとしてはあり得ない符号（１
Ｗ成（例えば数バイト全て“１″の符号構成）のものを
用いることになる。この為チェック回路８は先頭全示す
符号及びバイト数を示す符号を作成せねばならず回路規
模は大きくなり又制御プログラムはこれ等を判別する必
要が生じ、制御プログラムとハードウェアインクフェイ
ス共複雑になる欠点がある。
１．１２には、先頭を示す符号を、バイト数を示す符号
領域１３〜１５には、各メツセージ領域１′〜３′に格
納されるメツセージ１〜３０バイト数を示す符号を、格
納している。これ等の先頭を示す符号及びバイト＠ヲ示
す符号はチェック回路８により作成される。この先頭を
示す符号は、メツセージはどのような符号構成になるか
判らないので、メツセージとしてはあり得ない符号（１
Ｗ成（例えば数バイト全て“１″の符号構成）のものを
用いることになる。この為チェック回路８は先頭全示す
符号及びバイト数を示す符号を作成せねばならず回路規
模は大きくなり又制御プログラムはこれ等を判別する必
要が生じ、制御プログラムとハードウェアインクフェイ
ス共複雑になる欠点がある。
（ｄｌ 発明の目的
本発明の目的は上記の欠点に鑑み、簡単な１ｌｌｆ制御
プログラム及び簡単なハードウェアインタフェイスで実
現出来る同期式データバッファリング方式の提供にある
。
プログラム及び簡単なハードウェアインタフェイスで実
現出来る同期式データバッファリング方式の提供にある
。
（ｅ＋ 発明の構成
本発明は上記の目的全達成するために、制御プログラム
に渡すメツセージのみをバッファに格納すると共に、チ
ェック回路にて調歩同期式受信データの先頭・終了符号
が検出されることに着目し、該メツセージの先頭・終了
格納時に並列に予め定めである同期信号を格納し、この
同期信号により該メツセージの先頭・終了を判別出来る
よ、うにしたこと全特徴とする。
に渡すメツセージのみをバッファに格納すると共に、チ
ェック回路にて調歩同期式受信データの先頭・終了符号
が検出されることに着目し、該メツセージの先頭・終了
格納時に並列に予め定めである同期信号を格納し、この
同期信号により該メツセージの先頭・終了を判別出来る
よ、うにしたこと全特徴とする。
（ｆ） 発明の効果
以下本発明の実施例につき図に従って陵、明する。
第４図は本発明の、拠施例の同期式データバッファリン
グ方式のブロック図、第５図は第４図のバッファに格納
されたデータの構成図である。
グ方式のブロック図、第５図は第４図のバッファに格納
されたデータの構成図である。
図中第２図と同一機能のものは同一記号で示す。
８′はチェック回路、９′はバッファ、９″は先入先出
のメツセージ用バッファ、９″′は先入先出の同期信号
用バッファ、１“ ２／／、３“はメツセージ領域、１
６．１７．１’８は先頭を示す同期信号領域、１９．２
０゜２１は終了分水す同期信号領域を示す。
のメツセージ用バッファ、９″′は先入先出の同期信号
用バッファ、１“ ２／／、３“はメツセージ領域、１
６．１７．１’８は先頭を示す同期信号領域、１９．２
０゜２１は終了分水す同期信号領域を示す。
第１図に示す如き調歩同期式データが通信回線より送ら
れてくると、Ｓ／Ｐ変換回路７により、並列信号に変換
きれ、チェック回路８′により、・メツセーフ１．２．
３とチェック符号４，５．６により、例えばパリティチ
ェック全行ない正常なメツセージのみをバッファ９′の
メツセージ用バッファ９“送る。チェック回路８′によ
りパリティチェックを行なう場合は、第１図の先頭及び
終了を示す符号Ｆ、Ｆ”ｅ検出して行なう。この符号Ｆ
、 Ｆ’検出により第１図のメツセージ１．２．３の先
ｐｒ′Ｌ−終了が判るのでメツセージ１．２．３の先頭
及び終了のメツセージをメツセージ用バッファ９″に転
送すると同時に予め定めである例えば１ビツトのルベル
の同期信号を同時ｒ４同期信号用バッファ９″′に転送
する。これ等が転送された状態を第５図に示している。
れてくると、Ｓ／Ｐ変換回路７により、並列信号に変換
きれ、チェック回路８′により、・メツセーフ１．２．
３とチェック符号４，５．６により、例えばパリティチ
ェック全行ない正常なメツセージのみをバッファ９′の
メツセージ用バッファ９“送る。チェック回路８′によ
りパリティチェックを行なう場合は、第１図の先頭及び
終了を示す符号Ｆ、Ｆ”ｅ検出して行なう。この符号Ｆ
、 Ｆ’検出により第１図のメツセージ１．２．３の先
ｐｒ′Ｌ−終了が判るのでメツセージ１．２．３の先頭
及び終了のメツセージをメツセージ用バッファ９″に転
送すると同時に予め定めである例えば１ビツトのルベル
の同期信号を同時ｒ４同期信号用バッファ９″′に転送
する。これ等が転送された状態を第５図に示している。
即ちメツセージ用バッファ９“のメツセージ格納領域１
”、２“、３”にはメツセージ１，２゜３が格納され、
メツセージ１．２．３の先頭及び終了メツセージと並列
に同期信号用バッファ９１″の先頭を示す同期信号領域
１６，１７．１８及び終了を示す同期信号領域１９，２
０．２１には”１”が格納される。そこで制御プログラ
ムにてメツセージ？読出す場合は、同期信号も同時に読
出しその有無音調べることによりメツセージの先頭及び
終了点を検出する方法でもよく、メツセージ読出しに同
期して読出された同期信号を、ノ・−ドウエア的に制御
プログラムへの割り込み信号としで用いてもよい。この
ようにすると、チェック回路８′は従来に比し簡単な回
路となり又制御プログラムも簡単となる。
”、２“、３”にはメツセージ１，２゜３が格納され、
メツセージ１．２．３の先頭及び終了メツセージと並列
に同期信号用バッファ９１″の先頭を示す同期信号領域
１６，１７．１８及び終了を示す同期信号領域１９，２
０．２１には”１”が格納される。そこで制御プログラ
ムにてメツセージ？読出す場合は、同期信号も同時に読
出しその有無音調べることによりメツセージの先頭及び
終了点を検出する方法でもよく、メツセージ読出しに同
期して読出された同期信号を、ノ・−ドウエア的に制御
プログラムへの割り込み信号としで用いてもよい。この
ようにすると、チェック回路８′は従来に比し簡単な回
路となり又制御プログラムも簡単となる。
（ｇ） 発明の効果
以上詳細に説明せる如く本発明によれば簡単な制御プロ
グラム及び簡単なノ飄−ドウェアインタフェイスでデー
タバッファリング方式が実現出来る効果がある。
グラム及び簡単なノ飄−ドウェアインタフェイスでデー
タバッファリング方式が実現出来る効果がある。
第１図は調歩同期式受信データの構成図、第２図は従来
例のデータバッファリング方式のブロック図、第３図は
第２図のバッファに格納されたデータの構成図、第４図
は本発明の実施例の同期式データバッファリング方式の
ブロック図、第５図は嬉４図のバッファに格納されたデ
ータの構成図でおる。 図中１〜３はメツセージ、４〜６はチェック符号、Ｆけ
先頭を示す符号、Ｆ′は終了を示す符号、７は直並列変
換回路、８．８’はチェック回路、９゜９′はバッファ
、１０〜１２は先頭を示す符号領域、１３〜工５は各メ
ツセージのバイト数を示す符号領域、１′〜３′１１″
〜３”はメツセージ領域、１６〜１８は先頭を示す同期
信号領域、１９〜２・１は終了を示す同期信号領域、９
“は先入先出のメツセージ用バッファ、９＃は先入先出
の同期信号用バッファを示す。
例のデータバッファリング方式のブロック図、第３図は
第２図のバッファに格納されたデータの構成図、第４図
は本発明の実施例の同期式データバッファリング方式の
ブロック図、第５図は嬉４図のバッファに格納されたデ
ータの構成図でおる。 図中１〜３はメツセージ、４〜６はチェック符号、Ｆけ
先頭を示す符号、Ｆ′は終了を示す符号、７は直並列変
換回路、８．８’はチェック回路、９゜９′はバッファ
、１０〜１２は先頭を示す符号領域、１３〜工５は各メ
ツセージのバイト数を示す符号領域、１′〜３′１１″
〜３”はメツセージ領域、１６〜１８は先頭を示す同期
信号領域、１９〜２・１は終了を示す同期信号領域、９
“は先入先出のメツセージ用バッファ、９＃は先入先出
の同期信号用バッファを示す。
Claims (1)
- 通信回線からの９１１歩同期成受信データをチェック回
路によりチェックし正常なデータのみを制御プログジム
に渡す為のデータバッファに格納するデータバッファリ
ング方式において、該制御プログラムに渡すメツセージ
のみ全バッファに格納すると共に、該チェック回路によ
り、該制御プログラムにて該メツセージを読み出しアク
セスする場合該メツセージの先頭・終了点と同時刻にア
クセスされるメツセージ用同期信号を作成し、該バッフ
ァに格納するようにしたことを特徴とする同期式データ
バッファリング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191605A JPS6083451A (ja) | 1983-10-13 | 1983-10-13 | 同期式デ−タバツフアリング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191605A JPS6083451A (ja) | 1983-10-13 | 1983-10-13 | 同期式デ−タバツフアリング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083451A true JPS6083451A (ja) | 1985-05-11 |
Family
ID=16277415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191605A Pending JPS6083451A (ja) | 1983-10-13 | 1983-10-13 | 同期式デ−タバツフアリング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083451A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143603A (ja) * | 2005-11-24 | 2007-06-14 | Nihon Technica Co Ltd | シートリクライニング装置 |
| JP2007167305A (ja) * | 2005-12-21 | 2007-07-05 | Nihon Technica Co Ltd | ロック機構とケーシングの嵌合構造と、そのシートバックの荷重調整構造を備えたシートリクライニング装置 |
| JP2007202867A (ja) * | 2006-02-02 | 2007-08-16 | Nihon Technica Co Ltd | シートバックの荷重調整構造を備えたシートリクライニング装置 |
| JP2007312935A (ja) * | 2006-05-24 | 2007-12-06 | Nihon Technica Co Ltd | シートバックの荷重調整構造を備えたシートリクライニング装置 |
-
1983
- 1983-10-13 JP JP58191605A patent/JPS6083451A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143603A (ja) * | 2005-11-24 | 2007-06-14 | Nihon Technica Co Ltd | シートリクライニング装置 |
| JP2007167305A (ja) * | 2005-12-21 | 2007-07-05 | Nihon Technica Co Ltd | ロック機構とケーシングの嵌合構造と、そのシートバックの荷重調整構造を備えたシートリクライニング装置 |
| JP2007202867A (ja) * | 2006-02-02 | 2007-08-16 | Nihon Technica Co Ltd | シートバックの荷重調整構造を備えたシートリクライニング装置 |
| JP2007312935A (ja) * | 2006-05-24 | 2007-12-06 | Nihon Technica Co Ltd | シートバックの荷重調整構造を備えたシートリクライニング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561667B2 (ja) | ||
| US5185863A (en) | Byte-wide elasticity buffer | |
| US5305111A (en) | Run length encoding method and system | |
| JPS6083451A (ja) | 同期式デ−タバツフアリング方式 | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| KR100194634B1 (ko) | 선입선출에서 읽기-쓰기 포인터의 오류검출 및 자동복구장치 | |
| US6868091B1 (en) | Apparatus and method for depacketizing and aligning packetized input data | |
| JPS6325737B2 (ja) | ||
| JP2759984B2 (ja) | 信号転送装置 | |
| KR100200048B1 (ko) | 엠팩-2 전송스트림 및 엠팩-1 시스템스트림 자동구분/처리시스템 및 방법 | |
| JP2511697B2 (ja) | デ―タ受信装置 | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JPS622744A (ja) | 伝送制御回路 | |
| JPS58111477A (ja) | 主走査縮小方式 | |
| KR930015935A (ko) | 망동기 장치의 td버스 인터페이스 방법 | |
| JPS63228855A (ja) | 通信制御装置 | |
| JP2823625B2 (ja) | データ処理装置 | |
| JPH0432922A (ja) | インタフェース制御回路 | |
| JPH0525216B2 (ja) | ||
| JPH01248847A (ja) | トークン方式ネットワークの不正ノード検出回路 | |
| JPH04127736A (ja) | 位相情報転送方式 | |
| JPH08249257A (ja) | シリアルデータ受信装置 | |
| JPS6116356A (ja) | 信号情報走査方式 | |
| JPH0744569B2 (ja) | シリアル・データ受信回路 | |
| JPS5860842A (ja) | 航空機用光デ−タバスシステム |