JPH04127796A - デツドロツク防止方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、親局から子局をコントロールするシステムに
係り、特に親局内で機器毎に設定したクロック発生器と
制御信号との合理性を効率良く検出する方法に関する。

〔従来の技術〕

第２図に従来技術による制御信号合理性チェック例を示
す。従来装置は特開昭５５−１３０２９０号の記載の様
に、第２図に因れば、制御信号入力装置１から入力され
た制御信号は、合理性判別器５経由して、デコード１３
され、該当機器ポジションＸ・Ｙに対応した制御パラメ
ータ６を選択し、コード変換器７，３ステートバスドラ
イバ１４．信号伝送装置３．伝送器８を経て子局に送出
され、該当機器を制御する。この制御の応動は伝送器８
゜信号伝送装置３を経て、応動アンサーバック検出回路
１０で制御ポジションと応動ポジションの一致確認が行
なわれる。上記の時、例えばポンプ起動指令の場合、制
御機器を選択操作してから実際にポンプが起動されて運
転する迄の最大時間をパラメータとしてタイマ１５にセ
ットし、そのタイムアウトを検出した時、異常報告を行
なっていた。

〔発明が解決しようとする課題〕

前記従来技術では、応答アンサーバック検出回路１０の
検出タイマ１５は、システムの最大タイムアウト時間に
固定して設定されているため、制御対象機器の種類によ
る応動時間の差に不配慮があった。この結果異常検出の
時間遅れが許されない場合等では、上記の様な固定タイ
マー１５が応動検出した場合、該当制御対象機器が早い
時期にタイムアウトになっても、システム固定タイムア
ウト時間と実応動時間に差が生じ、その時間差分異常検
出が遅れる上、親局では一時的に監視不能となる悪循環
があった。

本発明の目的は、システムの信頼性を高めるためデッド
ロックを効率良く確認し早期に再制御を可能とする事に
ある。

〔課題を解決するための手段〕

前記問題点を解決する手段として下記の機能を従来装置
に追加した。制御信号の有効性チェック機能として、制
御機器毎に対応させたＴ周期のクロック発生器を制御機
器応動時間のみ有効とさせ、制御の都度、制御信号と当
該クロックパルスとのインターロック（ＡＮＤ又はＦＯ
Ｒ条件を付加）をとる。上記条件が有効内に制御の応動
が返送されれば選択制御終了と見なし次の制御に移行す
る。

一方上記条件が不成立又は制御応動タイムアウトのいず
れかになれば異常発生と見なし制御のりトライを繰り返
す。リトライが失敗すれば機器選択のホールドを自動的
に解除させる事によってデッドロックを回避し、次の機
器選択を可能とさせる。

〔作用〕

本発明に使用するクロック発生器は選択制御の都度制御
対象機器の応動時間に対応して、デコーダにより応動タ
イムアウト値が選択される。

選択制御時、制御信号と当該クロック及び応動タイムア
ウト値をロードし、応動有効時間内に制御信号とクロッ
クのインターロック（ＡＮＤ又はＦＯＲ等の合理性チェ
ック）をとる。

例えば、プログラム暴走等が発生した場合クロックのＴ
周期波形が乱れるため選択制御の際合理性チェックにひ
っかかる。更に制御対象機器に対応した応動時間（タイ
ムアウト値）内のみ上記合理性チェックを有効とするた
め、何らかの要因で応動タイムアウトが発生した場合、
従来の固定タイマ検出方式より早くデッドロックが認識
可能となり制御のりトライに即移行可能となる。リトラ
イが失敗すれば、機器選択のホールドを自動的に解除さ
せる事によってデッドロック継続を回避し、次の機器選
択を可能とする事を狙ったものである。

〔実施例〕

以下、本発明の一実施例を第１図、第３図、第４図に揚
げ詳細に説明する。

従来装置との相違点は、制御のデッドロック防止確認が
視覚による異常確認又は単に固定タイマーに因るタイム
アウト監視であったのに対し第１図に因れば各機器の選
択制御応動時間のみ有効とするＴ（パラメータ）周期ク
ロック発生器９を制御ポジション毎に設け、制御出力の
都度そのクロックをマルチプレクサ１２を経てロードし
制御信号と合理性チェック（ＡＮＤ又はＥ−ＯＲ）を行
なった事にある。これによって制御信号の合理性確認が
、第３図に示す通り異常発生時、Ｔ周期のパルス幅が正
常確認又はＴＸｍ　（応動）時間内に制御応動確認のい
ずれかを監視する事により、実現する。更に詳細に第１
図で説明すれば制御信号入力装置１から入力された制御
信号は合理性判別器５を経由してデコード１３され該当
ポジションＸ−Ｙに対応した制御パラメータ６を選択す
る。

この際、制御ポジションに対応した前出のクロック発生
器９を選択し、マルチプレクサ１２を経てクロックパル
スのＴ周期検定を開始し同時に応動待ち状態となる。制
御信号はクロックパルスが正常であればコード変換器７
，３ステートバスドライバ１４．信号伝送装置３．伝送
路８を経由して子局に送出され、該当機器を制御する。

この間クロックパルス９がＴ周期を保持していれば、応
動待ち状態を継続し、Ｔ周期が保持されていなければ、
異常発生と見なし異常報告と同時に選択解除へ移行する
。

一方、前記制御の応動は伝送路８．信号伝送装置３を経
て、アンサーバック検出回路１０で、制御と応動ポジシ
ョンの一致確認が行なわれる。この際、第３図に示す制
御機器毎のＴＸｍ　（応動監視時間）タイムアウトチェ
ックも同時に行なわれる。応動タイムアウトが発生した
場合、上記回路により、従来の固定タイマ検出方式より
早くデッドロックが認識可能となり制御リトライに即移
行可能となる。従来では手動で再制御したり、更に制御
失敗すれば、手動で選択解除していたが、本方式では不
合理検出時点では自動的にリトライに移行し、リトライ
が失敗すれば選択解除となる。

以下詳細制御フローを第４図に示す。

又本発明の特長として、制御対象機器、クロック時定数
が全てパラメータ化しているため、システムの変更に容
易に対応可能である。

〔発明の効果〕

本発明の効果は、制御機器の応動時間毎に、クロックパ
ルスの有効時間を対応させたクロック時定数をパラメー
タ化しているため暴走等に因る誤動作が発生した場合タ
イマーに因る監視ではなくクロックパルス幅に因る監視
が装置の信頼性を大きく向上させる。

制御対象機器の変更に因るクロックパルス定数の変化に
も容易に追随出来、更に誤動作が発生した場合選択制御
を解除させるため、制御のデッドロック時間を最小限に
する事が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例構成図、第２図は従来装置の
一実施例構成図、第３図は本発明クロックパルスのタイ
ムチャート、第４図は本発明の動作フローチャートであ
る。 １・・制御信号入力装置、２・・・親局装置、３・・・
信号伝送装置、４・・・表示装置、５・・・合理性判別
器、６・・・制御パラメータ、７・・・コード変換器、
８．伝送器、９・・・クロック発生器、１０・・・アン
サーバック検出回路、１１・・・選択解除回路、１２・
・・マルチプレクサ、１３・・・デコーダ、１４・・・
３ステ一トバス竿 図 第　２ 図 第３図 暴走発生 Ｔ＝ｌ走１走用桟用 時間ｍ二爬初−視閉時間 ｍ：定数（制Ｔ叩ｎ象秤１評１；より町衆ハ・ラメ−７
９第 図

Claims (1)

【特許請求の範囲】
1. １、親局と子局を伝送路により接続し、親局から子局対
   象設備を制御するシステムにおいて、制御対象機器選択
   時、親局装置内に制御機器ポジション毎に対応したＴ周
   期のクロック発生器を制御機器応動時間内のみ、有効と
   させ、制御信号と当該クロックパルスとの合理性チェッ
   クを行ない、上記条件が有効内に制御の応動が返送され
   れば選択制御終了と見なし次制御に移行させ、上記条件
   不成立又は制御応動タイムアウトのいずれかになれば異
   常発生と見なし次制御に移行させ、上記条件不成立又は
   制御応動タイムアウトのいずれかになれば異常発生と見
   なし制御選択解除をして次制御を可能ならしめることを
   特徴とするデッドロツク防止方式。