JPH04128435U - パワーｍｏｓ ｆｅｔ用絶縁形ドライブ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＯＮ時のパルス幅ｔ₁ が狭い場合でもゲート
を逆バイアスし、パワーＭＯＳ ＦＥＴのターンオフ時
間を短縮する。 【構成】 パワーＭＯＳ ＦＥＴ１０のソースＳ₁ から
パルストランンス６の端子Ｓ−２への間にコンデンサ１
３とダイオード１４を直列接続し、この直列回路と並列
にダイオード１５を逆方向に接続するとともにトランジ
スタ１６のコレクタをパワー用ＭＯＳ ＦＥＴ１０のゲ
ートＧに、エミッタをダイオード１４のアノードにそれ
ぞれ接続し、ベース抵抗１２パルストランス６の端子Ｓ
−２に接続してなる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案はスイッチング動作を行うパワーＭＯＳ ＦＥＴ用絶縁形ドライブ回 路に関するものである。

【０００２】

【従来の技術】

従来のこの種の絶縁形ドライブ回路の一例を図２に示し説明する。 この図２において、１は直流電源、２はスイッチング時間を規定する信号源、 ３および４はコンプリメンタリーのＮＰＮ，ＰＮＰトランジスタ、５は直流カッ ト用コンデンサ、６はパルストランスで、Ｐ−１，Ｐ−２およびＳ−１，Ｓ−２ はこのパルストランス６の１次側および２次側の端子である。７はターンオフ時 ゲート容量に蓄積された電荷の放電用ダイオード、８および９はゲート直列抵抗 および並列抵抗、１０は、スイッチング動作を行うパワーＭＯＳ ＦＥＴである 。１１はこのパワーＭＯＳ ＦＥＴ１０のゲート入力容量である。 そして、ＤとＧおよびＳ₁，Ｓ₂はパワーＭＯＳ ＦＥＴ１０のドレインとゲー トおよびソースを示す。

【０００３】 つぎに動作について説明する。 スイッチング時間を規定する信号源２が「Ｈ」レベルとなると、ＮＰＮトラン ジスタ３が導通し、直流電源１から直流カット用コンデンサ５，パルストランス ６およびパワーＭＯＳ ＦＥＴ１０のゲート直列抵抗８を通り、パワーＭＯＳ ＦＥＴ１０のゲート・ソース間の入力容量であるゲート入力容量１１に電流が流 れ、ゲート・ソース間電圧を引き上げる。 そして、ゲート・ソース間電圧がスレッショルド電圧以上になると、パワーＭ ＯＳ ＦＥＴ１０はＯＮする。逆に、信号源２が「Ｌ」レベルとなるとＮＰＮト ランジスタ３が非導通となり、パルストランス６の２次側には逆電圧が発生し、 パワーＭＯＳ ＦＥＴ１０のゲートＧは逆バイアスされる。これによりパワーＭ ＯＳ ＦＥＴ１０のゲート・ソース間の蓄積電荷が放出され、パワーＭＯＳ Ｆ ＥＴ１０はＯＦＦする。

【０００４】 図３はパルストランス６の入出力電圧波形を示す波形図で、（ａ）および（ｂ ）はパルストランス６の１次側電圧および２次側電圧のＯＮ時のパルス幅ｔ₁ が 広い場合の電圧波形を示したものであり、（ｃ）および（ｄ）はパルストランス ６の１次側電圧および２次側電圧のＯＮ時のパルス幅ｔ₁ が狭い場合の電圧波形 を示したものである。 この図３において、Ｖはパルストランス６の１次側電圧を示し、ｔ₁およびｔ₂ はＯＮ時のパルス幅およびＯＦＦ時のパルス幅を示し、Ｔは周期を示す。そして 、Ｅ₁およびＥ₂はパルストランス６の２次側電圧（期間＝ＯＮ時のパルス幅 ｔ₁ ）およびパルストランス６の２次側電圧（期間＝ＯＦＦ時のパルス幅ｔ₂ ）を示 す。

【０００５】

【考案が解決しようとする課題】

従来のパワーＭＯＳ ＦＥＴ用絶縁形ドライブ回路は以上のように構成されて いるので、パルストランス６の１次側電圧が図３の（ａ）に示すように、ＯＮ時 のパルス幅ｔ₁ が広い場合にはパルストランス６の２次側電圧は図３の（ｂ）の ように変化し、ＯＦＦ時のパルス幅ｔ₂ の期間においては、Ｅ₂＝（Ｅ₁ｔ₁）／ ｔ₂なる逆起電力が発生するため、パワーＭＯＳ ＦＥＴ１０のゲートは逆バイ アスされ、ゲート・ソース間に蓄積されている電荷は急速に放電することが可能 である。しかるに、図３の（ｃ）に示すように、ＯＮ時のパルス幅ｔ₁ が非常に 狭い場合には図３の（ｄ）に示すように逆起電力の発生は極めて小さく、そのた めゲート・ソース間の電荷の放電が遅れ、パワーＭＯＳ ＦＥＴ１０のターンオ フ時間が延びるという課題があった。

【０００６】 この考案はかかる課題を解決するためになされたもので、ＯＮ時のパルス幅ｔ ₁ が狭い場合でもゲートを逆バイアスすることができるパワーＭＯＳ ＦＥＴ用 絶縁形ドライブ回路を得ることを目的とする。

【０００７】

【課題を解決するための手段】

この考案による絶縁形ドライブ回路は、スイッチング動作を行うパワーＭＯＳ ＦＥＴのドライブ回路において、上記パワーＭＯＳ ＦＥＴのソースからパル ストランスの端子への間にコンデンサと第１のダイオードを直列接続し、このコ ンデンサと第１のダイオードの直列回路と並列に第２のダイオードを逆方向に接 続するとともにトランジスタのコレクタを上記パワーＭＯＳ ＦＥＴのゲートに 、エミッタを上記第１のダイオードのアノードにそれぞれ接続し、上記トランジ スタのベース抵抗を上記パルストランスの端子へ接続し、ターンオフ時上記パワ ーＭＯＳ ＦＥＴのゲート電圧を負電圧に引き込むことによってターンオフ時間 を短縮するようにしたものである。

【０００８】

【作用】

この考案においては、コンデンサはパワーＭＯＳ ＦＥＴのゲートの入力容量 によってパルストランスに発生した電圧を容量分割し、そのコンデンサにかかる 電圧を逆バイアス電圧として使用し、トランジスタは信号源が「Ｌ」レベルのと きパワーＭＯＳ ＦＥＴのゲートを逆バイアスするためのスイッチとして動作し 、一方のダイオードは信号源が「Ｈ」レベルのときのパワー用ＭＯＳ ＦＥＴの ゲート入力容量とコンデンサへの充電電流を流し、他方のダイオードは信号源が 「Ｌ」レベルのときに、パルストランスに蓄えられたエネルギーを放出させる。

【０００９】

【実施例】

図１はこの考案によるパワーＭＯＳ ＦＥＴ用絶縁形ドライブ回路の一実施例 を示す回路図である。 この図１において図２と同一符号のものは相当部分を示し、１２はトランジス タ１６のベース抵抗、１３はパルストランス６の２次側電圧の分割用コンデンサ 、１４は信号源２が「Ｈ」レベルの時、コンデンサ１３へ充電電流を流し、「Ｌ 」レベルのときにはダイオードに逆電圧が印加されることによって、トランジス タ１６を導通させるためのダイオード、１５は信号源２が「Ｌ」レベルになった 瞬間にパルストランス６に蓄えられたエネルギーを放出するためのダイオード、 １６はパワーＭＯＳ ＦＥＴ１０のゲートを逆バイアスするためにスイッチとし て動作するトランジスタである。

【００１０】 そして、パワーＭＯＳ ＦＥＴ１０のソースＳ₁ からパルストランス６の端子 Ｓ−２への間にコンデンサ１３とダイオード１４を直列接続し、このコンデンサ １３とダイオード１４の直列回路と並列にダイオード１５を逆方向に接続すると ともにトランジスタ１６のコレクタをパワーＭＯＳ ＦＥＴ１０のゲートＧに、 エミッタをダイオード１４のアノードにそれぞれ接続し、トランジスタ１６のベ ース抵抗１２をパルストランス６の端子Ｓ−２へ接続し、ターンオフ時パワーＭ ＯＳ ＦＥＴ１０のゲート電圧を負電圧に引き込むことによってターンオフ時間 を短縮するように構成されている。

【００１１】 つぎにこの図１に示す実施例の動作を説明する。 まず、信号源２が「Ｈ」レベルのとき、パルストランス６の２次側電流は抵抗 ８とパワーＭＯＳ ＦＥＴ１０のゲート入力容量１１および分圧用コンデンサ１ ３ならびにダイオード１４のルートを流れ、パワーＭＯＳ ＦＥＴ１０のゲート 入力容量１１および分圧用コンデンサ１３を容量分割した電圧にまでそれぞれ充 電する。 したがって、ダイオード１４のアノードはパワーＭＯＳ ＦＥＴ１０のソース Ｓ₁ 端子に対して負電位になっている。

【００１２】 つぎに、信号源２が「Ｌ」レベルとなった瞬間、パルストランス６に蓄積され たエネルギーの放出がダイオード１５とパワーＭＯＳ ＦＥＴ１０のゲート入力 容量１１およびダイオード７を通じて行われる。 このとき、ダイオード１４には逆電圧が印加される。言い換えると、トランジ スタ１６のベース・エミッタ間が順方向バイアスされ、このトランジスタ１６が 導通することであり、パワーＭＯＳ ＦＥＴ１０のゲートはダイオード１４のア ノードに引かれ、逆バイアスされる。よって、パワーＭＯＳ ＦＥＴ１０のゲー ト入力容量１１の電荷は急速に放電されることになる。このことは、パルス幅が 狭くインダクタンスに発生する逆電圧が小さい場合においても言える。つまり、 信号源２が「Ｈ」レベル時にパワーＭＯＳ ＦＥＴ１０のゲート入力容量１１と 分圧用コンデンサ１３が充電されておれば、信号源２が「Ｌ」レベル時にはトラ ンジスタ１６をＯＮさせてゲートを逆バイアスできるからである。

【００１３】

【考案の効果】

以上のように、この考案によれば、コンデンサはパワーＭＯＳ ＦＥＴのゲー ト入力容量によってパルストランスに発生した電圧を容量分割し、コンデンサに かかる電圧を逆バイアス電圧として使用し、トランジスタは信号源が「Ｌ」レベ ルのときパワーＭＯＳ ＦＥＴのゲートを逆バイアスするためのスイッチとして 動作し、一方のダイオードは信号源が「Ｈ」レベルのときのパワーＭＯＳ ＦＥ Ｔのゲート入力容量とコンデンサへの充電電流を流し、他方のダイオードは信号 源が「Ｌ」レベルのときにパルストランスに蓄えられたエネルギーを放出させる ようにしたので、パルス幅が非常に狭い場合でもゲートを逆バイアスすることが でき、パワーＭＯＳ ＦＥＴのターンオフ時間を従来のものに比べ短縮すること ができる効果がある。

【図面の簡単な説明】

【図１】この考案によるパワーＭＯＳ ＦＥＴ用絶縁形
ドライブ回路の一実施例を示す回路図である。

【図２】従来のパワーＭＯＳ ＦＥＴ用絶縁形ドライブ
回路の一例を示す回路図である。

【図３】図２のパルストランスの入出力電圧波形を示す
波形図である。

【符号の説明】

２ 信号源６ パルストランス １０ パワーＭＯＳ ＦＥＴ １２ ベース抵抗 １３ コンデンサ １４，１５ ダイオード １６ トランジスタ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 スイッチング動作を行うパワーＭＯＳ
   ＦＥＴのドライブ回路において、前記パワーＭＯＳ Ｆ
   ＥＴのソースからパルストランスの端子への間にコンデ
   ンサと第１のダイオードを直列接続し、このコンデンサ
   と第１のダイオードの直列回路と並列に第２のダイオー
   ドを逆方向に接続するとともに、トランジスタのコレク
   タを前記パワーＭＯＳ ＦＥＴのゲートに，エミッタを
   前記第１のダイオードのアノードにそれぞれ接続し、前
   記トランジスタのベース抵抗を前記パルストランスの端
   子へ接続し、ターンオフ時前記パワーＭＯＳ ＦＥＴの
   ゲート電圧を負電圧に引き込むことによってターンオフ
   時間を短縮するようにしたことを特徴とするパワーＭＯ
   Ｓ ＦＥＴ用絶縁形ドライブ回路。