JPH04129339A - データ伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 伝送路上の伝送速度と同期しない速度でデータを発生す
るデータ供給源からのデータを伝送するデータ伝送シス
テムに関し、 小規模のハードウェア構成によって、回線非同期データ
を所定のクロックに同期する伝送路上に送出することを
目的とし、 第１の伝送速度でデータを発生するデータ供給源から発
生されるデータを、固定長のデータ領域を有する伝送フ
レームによって、前記データの発生のタイミングと同期
しない第２の伝送速度で伝送するデータ伝送システムに
おいて、前記伝送フレームの各々に挿入されるデータ長
は、前記データ供給源からのデータの速度に応じて可変
とし、該伝送フレームの各々は、該伝送フレームに挿入
されたデータ長を示すデータ長情報を含むように構成す
る。

〔産業上の利用分野〕

本発明は、伝送路上の伝送速度と同期しない速度でデー
タを発生するデータ供給源からのデータを伝送するデー
タ伝送システムに関する。

例えば、テレビジョンの映像信号等は、一般に、伝送路
上の伝送速度と同期しない速度でデータを発生しており
、また、公称の伝送速度も伝送路上の伝送速度と異なっ
ている。

上記のようなデータ伝送システムにおいては、データ送
信時に上記の速度差を吸収するために、エラステインク
メモリ等が用いられるが、このエラスティックメモリの
容量を小さくしてハードウェア規模を小型化することが
要求されている。

［従来の技術および発明が解決しようとする課題〕従来
、例えば、１４．３２ＭＨｚＸハイドの伝送速度を有す
る回線非同期データ（例えば、ＮＴＳＣ映像信号データ
）を伝送速度１９．４４ＭＨ２×ハイドの新同期回線網
上に送出する場合、新同期回線網上の伝送速度１９．４
４ＭｂｐｓＸ８ハイドの伝送容量のうち、少なくとも１
６．２ＭｂｐｓＸ８バイトの領域に上記の回線非同期デ
ータを挿入して伝送することになるが、送信側装置にお
いては、回線非同期データに同期するクロック周波数の
変動を吸収するために、エラスティックメモリ設けて、
上記の回線非同期データ（例えば、ＨＤＴＶ信号データ
）を該非同期データに同期するクロックのタイミングで
書き込み、その後、新同期回線網のクロックに同期して
該エラスティックメモリからデータを読み出して新同期
回線網上に送出する。

しかしながら、上記のようなデータ伝送システムにおい
ては、回線非同期データに同期するクロック周波数の精
度によって、データ供給源からエラスティックメモリに
データが書き込まれる速度と、伝送路上に送出するため
にエラスティ・ツクメモリからデータを読み出す速度と
の差の変動に対応してエラスティックメモリの領域を大
きくする必要があり、ハードウェア規模が大きくなると
いう問題があった。

本発明は、上記の問題点に鑑み、なされたもので、小規
模のハードウェア構成によって、回線非同期データを所
定のクロックに同期する伝送路上に送出するデータ伝送
システムを提供することを目的とするものである。

［課題を解決するための手段〕 第１図は本発明のデータ伝送システムにおける伝送フォ
ーマットを示す図である。

第１の伝送速度でデータを発生するデータ供給源から発
生されたデータは、固定長のデータ領域を有する伝送フ
レームによって、前記データの発生のタイミングと同期
しない第２の伝送速度で伝送されるが、本発明において
は、第１図に示されるように、前記伝送フレームの各々
に挿入されるデータ長は、前記データ供給源からのデー
タの速度に応じて可変とし、該伝送フレームの各々は、
該伝送フレームに挿入されたデータ長を示すデータ長情
報を含む。

第２図は本発明のデータ伝送システムの送信側装置の基
本構成を示す図である。

前記データの送信側において、１はエラスティックメモ
リ、２は位相差検出手段、３は制御手段、そして、４は
伝送フレーム生成手段である。

エラスティックメモリ１からは、前記データ供給源から
発生されるデータが前記第１の伝送速度で書き込まれ、
前記第２の伝送速度に同期して、前記伝送フレームの各
々に挿入されるデータ長可変のデータが該挿入のタイミ
ングで読み出される。

位相差検出手段２は、前記書き込みのタイミングと前記
読み出しのタイミングとを比較する。

制御手段３は、前記検出された位相差に基づいて前記エ
ラスティックメモリ１から読み出して前記伝送フレーム
の各々に挿入するデータ長を制御する。

伝送フレーム生成手段４は、前記制御手段３の制御に従
って、前記エラスティックメモリ１から読み出したデー
タ、および、前記データ長情報を前記伝送フレームに挿
入する。

〔作用〕

送信側においては、位相差検出手段２は、データ供給源
からエラスティックメモリ１へのデータ書き込みのタイ
ミングと、該エラステインクメモリｌからのデータ読み
出しのタイミングとを比較する。

もし、データ供給源からエラスティックメモリｌからの
データ読み出しのタイミングが、該エラスティックメモ
リ１へのデータ書き込みのタイミングを基準とした所定
のタイミングより進んでいれば、この位相差は、位相差
検出手段１４によって検出され、制御手段３は、前記検
出された位相差に基づいて前記エラスティックメモリ１
から読み出して前記伝送フレームの各々に挿入するデー
タ長を長くするように制御する。そして、伝送フレーム
生成手段４は、前記制御手段３の制御に従って、前記エ
ラスティックメモリ１から読み出した上記の長いデータ
、および、前記データ長情報（データ長が長いという情
報）を前記伝送フレームに挿入する。

あるいは、もし、データ供給源からエラスティックメモ
リｌからのデータ読み出しのタイミングが、該エラステ
ィックメモリ１へのデータ書き込みのタイミングを基準
とした所定のタイミングより遅れていれば、この位相差
は、位相差検出手段１４によって検出され、制御手段３
は、前記検出された位相差に基づいて前記エラスティッ
クメモリ１から読み出して前記伝送フレームの各々に挿
入するデータ長を短くするように制御する。そして、伝
送フレーム生成手段４は、前記制御手段３の制御に従っ
て、前記エラスティックメモリ１から読み出した上記の
長いデータ、および、前記データ長情報（データ長が短
いという情報）を前記伝送フレームに挿入する。

こうして、第１図のフォーマットのフレームが伝送路上
を伝送される。

受信側においては、第１図のフォーマットを分離して、
上記のデータ長情報によって、受信された伝送フレーム
内の有効なデータ長を認識することができる。

〔実施例］ 第３図は本発明の実施例における送信側装置の構成を示
す図である。

第３図において、１１は書き込みアドレスカウンタ、１
２は読み出しアドレスカウンタ、１３はエラスティック
メモリ、１４は比較器、１５はクロック制御回路、そし
て、１６は挿入回路である。

データＤＡＴＡとしては、例えば、１４．３２ＭＨｚ　
（Ｍｂｐ　５）ｘ８バイトのＮＴＳＣ映像信号がエラス
ティックメモリ１３のデータ入力端子ＤＩに印加される
。書き込みアドレスカウンタ１１には、上記のデータＤ
ＡＴＡに同期する１４゜３２ＭＨｚのクロックＤＡＴＡ
　　ＣＬＫが書き込みクロックＷＣＬＫとして印加され
、書き込みアドレスカウンタ１１の出力は書き込みアド
レスとしてエラスティックメモリ１３に印加され、該書
き込みクロックＷＣＬＫの各サイクル毎に書き込みアド
レスカウンタ１１の出力、すなわち、書き込みアドレス
はインクリメントされる。

エラスティックメモリ１３の読み出しアドレスは、読み
出しアドレスカウンタ１２の出力によって与えられる。

読み出しアドレスカウンタ１２の出力は、以下に述べる
クロック制御回路１５から出力される読み出しクロック
ＲＣＬＫの各サイクル毎にインクリメントされる。

書き込みアドレスカウンタ１１および読み出しアドレス
カウンタ１２は、それぞれ、エラスティックメモリ１３
の使用可能な範囲のアドレスを循環的に出力する。

書き込みアドレスカウンタ１１の出力アドレス（書き込
みアドレス）と読み出しアドレスカウンタ１２の出力ア
ドレス（読み出しアドレス）とは、比較器１４において
比較され、両アドレスの差が所定の値以下か以上かを判
定してクロック制御回路１５に供給する。

この実施例では、各伝送フレームにおいて、長短２種類
のデータ長の何れかのデータが伝送され、クロック制御
回路１５は、各伝送フレーム毎に、上記の両アドレスの
差が所定の値以下か以上かの情報に応じて、各伝送フレ
ーム内のデータレングスの領域に、長いデータを示す「
オール１」、または、短いデータを示す「オールＯ」を
挿入し、それぞれ、長いデータの数、または、短いデー
タの数だけ、伝送路クロックを上記の読み出しクロック
ＲＣＬＫとして読み出しアドレスカウンタ１２に供給す
る。これに応じて、エラステインクメモリ１３からは、
上記のデータの数に等しい数のデータが端子Ｄｏより出
力され、挿入回路１６において、各伝送フレーム内の所
定のタイミングに上記の数のデータが伝送される。

このような制御により、エラスティックメモリ１３には
常に、上記の両アドレス所定の値の差前後の量のデータ
が保持される。したがって、エラスティックメモリ１３
の容量はかなり小さくしても、エラスティックメモリの
アンダーフローやオーバーフローを起こすことはなくな
るので、送信側装置のハードウェア規模を小型化するこ
とができる。

第４図は、本発明の実施例における伝送フレームのフォ
ーマットを示す図である。

第４図に示されるのは、新同期回線網の１次群ＳＴＭ−
１のフレームフォーマットである。

第４図に示されるように、このフレームフォーマットは
、１行（ＲＯＷ）２７０バイトメ９行からなり、各行の
先頭の９ハイドの５ＯＨ１およびＡＵ−ＰＴＲの領域は
、新同期回線網の規格に従う制御領域であり、その他の
２６１バイト×９行の領域がユーザが自由に使用できる
領域（ペイロード、課金領域）である。

ここで、本発明により、各行の第１１列目（ペイロード
の第１列目）の１バイトを前記データレングスの領域と
して、長いデータを示す「オール１」、または、短いデ
ータを示す「オールＯ」を挿入する。そして、各行のペ
イロードの第２列目以降の第２０１列目のバイトまでを
データ伝送に使用する領域とする。ここで、前記長いデ
ータの数は、上記の２０１列目までの領域を最大限使用
した場合の２２５バイトであり、前記短いデータの数は
、上記の１９９列目までの領域を使用した場合の１９８
バイトである。残りの領域は空の領域となる。上記のよ
うに、１行２７０バイトのうち、データ伝送には１９８
〜２００バイトしか使用しないのは、前記ＮＴＳＣ映像
信号のデータの周波数が１４゜３２ＭＨｚＸバイトであ
り、新同期回線網の１次群のデータ伝送速度が１９．４
４ＭＨｚＸバイトであることによるものである。

以上のような制御を行うと、±５０２５ＰＰＭの周波数
整合が可能となる。

さらに、第４図のフレームにおいて、３行に１回のみ上
記のようなデータ長可変の制御を行い、残りの２回はデ
ータ長一定とすると、±１６７５ＰＰＭの周波数整合が
可能となり、９行に１回のみ上記のようなデータ長可変
の制御を行い、残りの８回はデータ長一定とすると、±
５５８ＰＰＭの周波数整合が可能となる。

〔発明の効果〕

本発明のデータ伝送システムによれば、小規模のハード
ウェア構成によって、回線非同期データを所定のクロッ
クに同期する伝送路上に送出することができる。

【図面の簡単な説明】

第１図は本発明のデータ伝送システムにおける伝送フォ
ーマントを示す図、 第２図は本発明のデータ伝送システムの送信側装置の基
本構成を示す図、 第３図は本発明の実施例における送信側装置の構成を示
す図、そして、 第４図は、本発明の実施例における伝送フレームのフォ
ーマットを示す図である。 〔符号の説明］ １−エラスティックメモリ、２−位相差検出手段、３−
制御手段、４−伝送フレーム生成手段、１１書き込みア
ドレスカウンタ、１２、−読み出しアドレスカウンタ、
１３−エラスティックメモリ、１４−比較器、１５−ク
ロック制御回路、１６挿入回路。

Claims (1)

1. 【特許請求の範囲】 １、第１の伝送速度でデータを発生するデータ供給源か
   ら発生されるデータを、固定長のデータ領域を有する伝
   送フレームによって、前記データの発生のタイミングと
   同期しない第２の伝送速度で伝送するデータ伝送システ
   ムにおいて、 前記伝送フレームの各々に挿入されるデータ長は、前記
   データ供給源からのデータの速度に応じて可変とし、該
   伝送フレームの各々は、該伝送フレームに挿入されたデ
   ータの長さを示すデータ長情報を含むことを特徴とする
   データ伝送システム。 ２、前記データの送信側において、 前記データ供給源から発生されるデータを前記第１の伝
   送速度で書き込み、前記第２の伝送速度に同期して、前
   記伝送フレームの各々に挿入されるデータ長可変のデー
   タを該挿入のタイミングで読み出すためのエラスティッ
   クメモリ（１）と、前記書き込みのタイミングと前記読
   み出しのタイミングとを比較する位相差検出手段（２）
   と、前記検出された位相差に基づいて、前記エラスティ
   ックメモリ（１）から読み出して前記伝送フレームの各
   々に挿入するデータ長を制御する制御手段（３）と、 前記制御手段（３）の制御に従って、前記エラスティッ
   クメモリ（１）から読み出したデータ、および、前記デ
   ータ長情報を前記伝送フレームに挿入する伝送フレーム
   生成手段（４）とを有してなる請求項１記載のデータ伝
   送システム。