JPH04129341A - 多重信号選択分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数チャネル分を時分割多重化した多重信号
から選択された１チャネル分の信号を取り出すようにし
た、多チヤネルＰＣＭ衛星音楽放送受信機などにおける
多重信号選択分離回路に関する。

従来の技術 たとえば、多チヤネルＰＣＭ衛星音楽放送におけるＰ　
ＣＭ　（Ｐｕ１ｓｅ　Ｃｏｄｅ　Ｍｏｄｕｌａｔｉｏｎ
）多重信号を受信する受信機においては、その多重信号
から選択した１チヤネルの信号を取り出すために、第３
図に示す構成の多重信号選択分離回路を組み込むことが
提案されている。

この多重信号選択分離回路は、ＣＡＴＶ配信用音声放送
の場合の１２チャネル多重信号を選択分離するための回
路であって、入力されてくる多重信号は、そのチャネル
数に合わせて１２ビットシフトレジスタ１でラッチされ
る。

１２ビツトシフトレジスタ１でラッチされた１周期分の
多重信号は、１２ビツトの並列信号として１２対１セレ
クタ２に送られ、この１２対１セレクタ２に別に入力さ
れるチャネル選択信号によって選ばれる１つのチャネル
の信号が１２対１セレクタ２から出力され、その信号は
多重信号の周期に同期したデータラッチクロックによっ
て動作するラッチ回路３に取り込まれ、ラッチ回路３か
らデータとして出力される。

発明が解決しようとする課題 しかし、上述した従来の多重信号選択分離回路の場合、
シフトレジスタ１として多重信号のチャンネル数Ｎだけ
のビット数を持つものを用意すると共に、そのチャネル
数Ｎから１つのチャネルを選択するセレクタ２としてＮ
対１セレクタが必要であり、チャネル数Ｎの増大につれ
て回路規模が大きくなるという問題点を有する。

また、チャネル数Ｎの異なる数種類の多重信号を受信す
る場合には、各多重信号のチャネル数Ｎに合わせたシフ
トレジスタ１およびセレクタ２を持つ複数種類の多重信
号分離回路を用意しなければならず、汎用性に欠けると
いう問題点も有する。

したがって、本発明の目的は、回路規模が小さくて済み
かつ低消費電力であり、どのようなチャネル数の多重信
号にも適用できる汎用性に富んだ多重信号選択分離回路
を提供することである。

課題を解決するための手段 本発明は、複数チャネル分を時分割多重化した多重信号
を受け、別に入力されるラッチパルスの入力タイミング
で１チャネル分の信号を保持するラッチ回路と、 前記多重信号の１周期分の直列信号のうち先頭の第１の
チャネルの信号が前記ラッチ回路に入力されるタイミン
グでクロックを出力するクロック生成回路と、 前言己多重信号から分離しようとする信号のチャネル数
情報を出力するチャネル指定回路と、前記多重信号の１
ビツト周期に同期してカウントするカウンタからなり、
前記チャネル指定回路からの出力情報であるチャネル数
をプリセット値とし、前記クロック生成回路からのクロ
ックによってカウントを開始し、プリセット値だけカウ
ントするとキャリア信号を前記ラッチ回路へのラッチパ
ルスとして出力するラッチパルス発生回路とを備えたこ
とを特徴とする多重信号選択分離回路である。

作　　用 本発明に従えば、多重信号のチャネル数に応じて、クロ
ック生成回路のクロック生成周期と、ラッチパルス発生
回路のカウント周期を変えることで、回路の構成を変更
することなく、どのようなチャネル数の多重信号に対し
ても信号の選択分離を行うことができる。

実施例 第１図は、本発明の一実施例である多重信号選択分離回
路の基本的構成を示すブロック図である。

第１のラッチ回路４は、入力されてくる多重信号の各ビ
ット、つまり多重信号の各チャネル毎の信号を順次ラッ
チするための１ビツトラッチ回路であり、多重信号の１
ビツト周期に同期した高次多重クロックのタイミングで
ラッチ動作が行われる。

上記ラッチ回路４の次段には、このラッチ回路４から出
力される信号のうち選ばれた１つのチャネルの信号をラ
ッチするための第２のラッチ回路５が接続されている。

このラッチ回路５は、ラッチパルス発生回路７から出力
されるラッチパルスのタイミングでラッチ動作が行われ
る。

また、第２のラッチ回路５の次段には、このラッチ回路
５から出力される信号を別のタイミングでラッチするた
めの第３のラッチ回路６が接続されている。このラッチ
回路６は、上記制御回路８から出力される正規化クロッ
クのタイミングでラッチ動作が行われる。正規化クロッ
クは、多重信号の１周期分の直列信号のうち先頭の第１
のチャネルの信号が前記ラッチ回路５に入力されるタイ
ミングで出力される。

ラッチパルス発生回路７は、たとえば５ビツトのダウン
力ウタからなり、多重信号の１ビット周期に同期してカ
ウント動作する機能を持ち、制御回路８から与えられる
チャネル選択信号に応じたプリセット値が設定され、上
述した正規化クロックをインバータ９で反転した信号を
ロード信号Ｌ○ＡＤとして受け、そのロード信号ＬＯＡ
Ｄの入力タイミングでプリセット値から０までダウンカ
ウントを開始し、カウント値が０になるとキャリア信号
を出力する。このキャリア信号がラッチパルスとして上
言己ラッチ回路５に与えられる。

制御回路８からラッチパルス発生回路７に与えられるチ
ャネル選択信号とは、多重信号から分離しようとする信
号のチャネル数Ｎのデータであり、そのチャネル数Ｎが
ラッチパルス発生回路７にプリセット値として設定され
る。

第２図は、上記多重信号選択分離回路の動作を示すタイ
ミングチャートであり、そのうち第２図（１）は多重信
号を、第２図（２）はラッチパルスを、第２図（３）は
第２のラッチ回路５の出力を、第２図（４）は正規化ク
ロックを、第２図（５）は第３のラッチ回路６の出力を
それぞれ示している。

なお、第２図（１）において、１’　、２’　　〜６１
は多重信号の１番目の周期における１、２〜６チヤネル
の信号を、１２，２２．〜６２は多重信号の２番目の周
期における１、２．〜６チヤネルの信号を、ｌｊ　、２
ｆｆ、〜６３は多重信号の３番目の周期における１、２
．〜６チヤネルの信号をそれぞれ示している。

次に、第２図を参照して上記多重信号選択分離回路の動
作を説明する。

いま、個人配信用多チヤネルＰＣＭ衛星音楽放送の多重
信号から選択された１チヤネルの信号を選択分離するも
のとすると、この場合の多重信号のチャネル数Ｎは６で
ある。また、このときの低次多重信号の伝送速度、つま
り多重信号の中の１チャネル分のＰＣＭ信号の伝送速度
は２．０４８Ｍ　ｂ　／　ｓである。そこで、６チヤネ
ルの多重信号の伝送速度は６Ｘ２．０４８Ｍｂ／５＝１
２．２８８Ｍｂ／ｓである。

この伝送速度に合わせて、制御回路８がら第１のラッチ
回路４に与えられる高次多重クロックの周波数は１２．
２８８ＭＨｚに設定される。したがって、第１のラッチ
回路４では入力されてくる多重信号の各ビットつまり各
チャネルの信号が順次ラッチされ、ラッチされた各信号
は第２のラッチ回路５へ順次入力される。

この多重信号選択分離回路によって多重信号から３チヤ
ネルの信号を選択分離する場合には、制御回路８からラ
ッチパルス発生回路７に対しチャネル選択信号として３
チヤネルを指定するデータ（０００１１）が送出され、
このデータがプリセット値としてラッチパルス発生回路
７に設定される。

また、ラッチパルス発生回路７では、多重信号の伝送速
度に合わせて、１２．２８８ＭＨｚのクロックでカウン
ト動作が行われるように動作速度が設定される。

さらに、制御回路８から出力される正規化クロックは、
第２図（４）に示すように多重信号の周期の先頭の信号
１’　、１２，１３．　　が第２のラッチ回路５に入力
されるタイミングで立ち上がるように設定される。

そこで、１番目の周期の多重信号の先頭の１チャネル信
号１１がラッチ回路５に入力されるタイミングで正規化
クロックを反転した信号がロード信号ＬＯＡＤとしてラ
ッチパルス発生回路７に入力され、この時点からラッチ
パルス発生回路７はダウンカウントを開始する。

上記ラッチパルス発生回路７がプリセット値を０にする
ｔでダウンカウントすると、つまり３クロック分だけダ
ウンカウントすると、このラッチパルス発生回路７から
キャリア信号が出力され、このキャリア信号は第２図（
２）に示すラッチパルスとして第２のラッチ回路５に与
えられる。このタイミングは、ラッチ回路５に多重信号
の１番目の周期における３チヤネルの信号３Ｉが入力す
るタイミングであり、このときラッチ回路５にその３チ
ヤネルの信号３１がラッチされる。

以下、同様にして多重信号の２番目の周期でも３チヤネ
ルの信号３２が、３番目の周期でも３チャネルの信号３
３が順次う・ンチ回路５によってラッチされる。

また、上記ラッチ回路５から出力される各３チヤネルの
信号３’　、３２．３’　、・・・は次段のう・ンチ回
路６によって正規化クロックの立ち上がりのタイミング
で順次ラッチされ、う・ソチされた信号は第２図（５）
に示すように選択分離データとして順次出力される。第
２のラッチ回路５から出力される信号の出力タイミング
は、選択したチャネルに応じて異なるが、第３のラッチ
回路６では必ず多重信号の周期の先頭の１チヤネルの信
号が現れるタイミングでラッチが行われるので、どのチ
ャネルが分離するチャネルとして選ばれても、ラッチ回
路６からの分離データの出力タイミングは一定となる。

ところで、多重信号のチャネル数Ｎが１２の場合、その
多重信号の伝送速度は１２Ｘ２．０４．８Ｍｂ／５＝２
４．５７６Ｍｂ／ｓと先程の場合に比べて２倍となるの
で、この多重信号を上記多重信号選択分離回路で選択分
離しようとする場合にはラッチ回路４のラッチ動作速度
やう・ソチパルス発生回路７のカウント動作速度を２倍
に高速化するだけで対応でき、選択するチャネルは制御
回路８から出力するチャネル選択信号を可変設定するだ
けで簡単に変更できる。

なお、ここではラッチパルス発生回路７を５ビツトのカ
ウンタで構成しているのでプリセット値として１〜２’
　＝３２まで設定できる。つまりチャネル数Ｎが３２ま
での多重信号について選択分離が可能となる。

発明の効果 以上のように、本発明の多重信号選択分離回路によれば
、クロック生成回路から出力される多重信号の周期の先
頭に同期するラッチパルスでカウントを開始し、多重信
号の１ビツト周期に同期してカウント動作し、チャネル
指定回路からの出力であるチャネル数だけカウントする
ラッチパルス発生回路からのキャリア信号をラッチパル
スとして、入力されてくる多重信号から１つのチャネル
の信号をラッチ回路でラッチするように構成しているの
で、多重信号のチャネル数に応じて、クロック生成回路
のクロック生成周期と、ラッチパルス発生回路のカウン
ト周期を変えることで、回路の構成を変更することなく
、どのようなチャネル数の多重信号に対しても信号の選
択分離を行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例である多重信号選択分離回路
の基本的構成を示すブロック図、第２図はその動作を示
すタイミングチャート、第３図は従来の多重信号選択分
離回路の基本的構成を示すブロック図である。 ５．６・・・ラッチ回路、７・・・ラッチパルス発生回
路、８・・・制御回路 代理人　　弁理士　西教　圭一部 ム 協 図

Claims (1)

1. 【特許請求の範囲】 複数チャネル分を時分割多重化した多重信号を受け、別
   に入力されるラッチパルスの入力タイミングで１チャネ
   ル分の信号を保持するラッチ回路と、 前記多重信号の１周期分の直列信号のうち先頭の第１の
   チャネルの信号が前記ラッチ回路に入力されるタイミン
   グでクロックを出力するクロック生成回路と、 前記多重信号から分離しようとする信号のチャネル数情
   報を出力するチャネル指定回路と、前記多重信号の１ビ
   ット周期に同期してカウントするカウンタからなり、前
   記チャネル指定回路からの出力情報であるチャネル数を
   プリセット値とし、前記クロック生成回路からのクロッ
   クによってカウントを開始し、プリセット値だけカウン
   トするとキャリア信号を前記ラッチ回路へのラッチパル
   スとして出力するラッチパルス発生回路とを備えたこと
   を特徴とする多重信号選択分離回路。