JPH04131950A - 不揮発性メモリー制御回路 - Google Patents
不揮発性メモリー制御回路Info
- Publication number
- JPH04131950A JPH04131950A JP2255573A JP25557390A JPH04131950A JP H04131950 A JPH04131950 A JP H04131950A JP 2255573 A JP2255573 A JP 2255573A JP 25557390 A JP25557390 A JP 25557390A JP H04131950 A JPH04131950 A JP H04131950A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- data
- volatile memory
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、不揮発性メモリー制御回路に関する。
従来の技術
不揮発性メモリーは、多くの機器で使用されているが、
それはたいていマイクロコンピュータでコントロールさ
れている。さて、従来のマイクロコンピュータによる不
揮発性メモリーのコントロール回路においては、リード
、ライト時のエラーを少なくするためにデータワードの
中にパリティビットを設けてデータリード時にそのパリ
ティビットをチェックし、もしパリティエラーがあれば
デフオールド値をマイクロコンピュータデータとして使
用することにより対応していた。また、ある回路では、
同じデータを２つのアドレスに書き込み、読み出すとき
に各アドレスの２つのデータの一致を見ることによりデ
ータエラーに対応している。
それはたいていマイクロコンピュータでコントロールさ
れている。さて、従来のマイクロコンピュータによる不
揮発性メモリーのコントロール回路においては、リード
、ライト時のエラーを少なくするためにデータワードの
中にパリティビットを設けてデータリード時にそのパリ
ティビットをチェックし、もしパリティエラーがあれば
デフオールド値をマイクロコンピュータデータとして使
用することにより対応していた。また、ある回路では、
同じデータを２つのアドレスに書き込み、読み出すとき
に各アドレスの２つのデータの一致を見ることによりデ
ータエラーに対応している。
発明が解決しようとする課題
前記従来回路では、アクセスしようとしているメモリー
アドレスがハード的に破壊されていたような場合に、マ
イクロコンピュータが運用するデータは常にデフオール
ド値となり、ユーザーはそのアドレスのデータをラスト
メモリーして使えなくなるという欠点を持つ。
アドレスがハード的に破壊されていたような場合に、マ
イクロコンピュータが運用するデータは常にデフオール
ド値となり、ユーザーはそのアドレスのデータをラスト
メモリーして使えなくなるという欠点を持つ。
本発明は上記問題を解決するもので、不揮発性メモリー
の特定のアドレスが壊れてもラストメモリーの機能を失
わないようにした不揮発性メモリー制御回路を提供する
ことを目的とするものである。
の特定のアドレスが壊れてもラストメモリーの機能を失
わないようにした不揮発性メモリー制御回路を提供する
ことを目的とするものである。
課題を解決するための手段
上記問題を解決するために本発明は、特定の情報をスト
アするためのメモリーアドレスを複数個用意し、それら
のうち現在使用しているものはハミングビットやパリテ
ィビット（奇数パリティ・偶数パリティなど）を付加し
た形でデータをストアする。そしてマイクロコンピュー
タのパワーオンリセットスタート時に現在使用している
メモリーアドレスのデータを読み出して、そのデータの
パリティエラーのチェックを行い、データエラーがあっ
た場合にはそのアドレスが書き込み回数オーバーなどで
ハード的に壊れたと判断し、代わりのアドレスを使うこ
とを指示するフラグを設けて他のメモリーアドレスを使
用しメモリー動作を保証するものである。
アするためのメモリーアドレスを複数個用意し、それら
のうち現在使用しているものはハミングビットやパリテ
ィビット（奇数パリティ・偶数パリティなど）を付加し
た形でデータをストアする。そしてマイクロコンピュー
タのパワーオンリセットスタート時に現在使用している
メモリーアドレスのデータを読み出して、そのデータの
パリティエラーのチェックを行い、データエラーがあっ
た場合にはそのアドレスが書き込み回数オーバーなどで
ハード的に壊れたと判断し、代わりのアドレスを使うこ
とを指示するフラグを設けて他のメモリーアドレスを使
用しメモリー動作を保証するものである。
作用
テレビジョン装置の音量セットのように、ユーザーが頻
繁にアクセスするにもかかわらずラストメモリーが必要
な機能では、そのデータをストアするメモリーアドレス
は、他のメモリーアドレスに比べてハード的に壊れる確
率が高い（ＩＦき込み回数オーバーなどによる破壊）。
繁にアクセスするにもかかわらずラストメモリーが必要
な機能では、そのデータをストアするメモリーアドレス
は、他のメモリーアドレスに比べてハード的に壊れる確
率が高い（ＩＦき込み回数オーバーなどによる破壊）。
そこで、たとえばテレビジョン装置の音量セットのよう
な機能をストアするにはメモリーアドレスを通常使うア
ドレスと予備のアドレスの２つ用意する。そしてデータ
は、ストアする際にパリティピットを付加して奇数パリ
ティとなるような形でストアする（音量データは６４段
階で運用しており６ビツトで済むのでパリティピットは
１ワード８ビツトの不揮発性メモリーでも容易に付加で
きる）。また、どちらのアドレスを使うかを指示するフ
ラグビットも不揮発性メモリーの特定のアドレスに持つ
ようにする。
な機能をストアするにはメモリーアドレスを通常使うア
ドレスと予備のアドレスの２つ用意する。そしてデータ
は、ストアする際にパリティピットを付加して奇数パリ
ティとなるような形でストアする（音量データは６４段
階で運用しており６ビツトで済むのでパリティピットは
１ワード８ビツトの不揮発性メモリーでも容易に付加で
きる）。また、どちらのアドレスを使うかを指示するフ
ラグビットも不揮発性メモリーの特定のアドレスに持つ
ようにする。
マイクロコンピュータのパワーオンリセットスタート時
にどちらのアドレスを使うかを指示するフラグのあるア
ドレスデータを読み出し、どちらのアドレスを使うかを
決める。もし、通常使う方のアドレスが指示されていれ
ば、そのアドレスのデータを読み出し、パリティエラー
のチェックを行う。もし奇数パリティにエラーがあれば
、そのアドレスが壊れていると判断し、予備のメモリー
アドレスを使うことを指示するフラグを不揮発性メモリ
ーに書き込む。このとき音量データはラストメモリーの
値を使えないのでデフオールド値からスタートする。も
し、予備のアドレスを指示されていれば音量データのス
トアを予備のアドレスで行う。
にどちらのアドレスを使うかを指示するフラグのあるア
ドレスデータを読み出し、どちらのアドレスを使うかを
決める。もし、通常使う方のアドレスが指示されていれ
ば、そのアドレスのデータを読み出し、パリティエラー
のチェックを行う。もし奇数パリティにエラーがあれば
、そのアドレスが壊れていると判断し、予備のメモリー
アドレスを使うことを指示するフラグを不揮発性メモリ
ーに書き込む。このとき音量データはラストメモリーの
値を使えないのでデフオールド値からスタートする。も
し、予備のアドレスを指示されていれば音量データのス
トアを予備のアドレスで行う。
このようにして、仮に通常使うメモリーアドレスが壊れ
ても予備のメモリーアドレスを使うことによりラストメ
モリーの機能を保証することが可能となる。
ても予備のメモリーアドレスを使うことによりラストメ
モリーの機能を保証することが可能となる。
実施例
本発明の一実施例に係る不揮発性メモリー制御回路のシ
ステムブロック図を第１図に示す。第１図はボルテージ
シンセサイザー（以下“■Ｓ”と言う）選局システムの
ブロック図をマイクロコンピュータを中心に示したもの
である。第１図において、１は選局マイクロコンピュー
タ、２はチューナ、３は不揮発性メモリー（ＥＥＰＲＯ
Ｍ）、４はリモートコントロールプリアンプ、５は音量
コントロール回路、６はオンスクリーン表示回路を示す
。この実施例においてマイクロコンピュータは、松下電
子工業■製Ｍ Ｎ ＋８７０シリーズの製品を使用して
いるが、この製品はオンスクリーン回路６、Ｄ／Ａコン
バータ、Ａ／Ｄコンバータなどを内蔵している。また、
不揮発性メモリー３は８ビツト×２５６ワードのものを
使用している。
ステムブロック図を第１図に示す。第１図はボルテージ
シンセサイザー（以下“■Ｓ”と言う）選局システムの
ブロック図をマイクロコンピュータを中心に示したもの
である。第１図において、１は選局マイクロコンピュー
タ、２はチューナ、３は不揮発性メモリー（ＥＥＰＲＯ
Ｍ）、４はリモートコントロールプリアンプ、５は音量
コントロール回路、６はオンスクリーン表示回路を示す
。この実施例においてマイクロコンピュータは、松下電
子工業■製Ｍ Ｎ ＋８７０シリーズの製品を使用して
いるが、この製品はオンスクリーン回路６、Ｄ／Ａコン
バータ、Ａ／Ｄコンバータなどを内蔵している。また、
不揮発性メモリー３は８ビツト×２５６ワードのものを
使用している。
以上に述べたシステムで構成されるｖＳ選局システムに
おいて本発明は、マイクロコンピュータのソフトウェア
によりパワーオンリセットスタート時に第２図のフロー
チャート図に示すような動作をすることにより音量のラ
ストメモリー機能の信頼性を高めるものである。なお、
第３図は不揮発性メモリー３のメモリーマツプを示す。
おいて本発明は、マイクロコンピュータのソフトウェア
によりパワーオンリセットスタート時に第２図のフロー
チャート図に示すような動作をすることにより音量のラ
ストメモリー機能の信頼性を高めるものである。なお、
第３図は不揮発性メモリー３のメモリーマツプを示す。
第２図に示すように、選局マイクロコンピュータ１はボ
ート、ＲＡＭの初期設定を行った後、音量データを不揮
発性メモリー３にストアする際にアドレス０ＦＤＨ番地
と０ＦＥＨ番地（第３図参照）のどちらを使うかを決め
るために、それを示したデータ（フラグ）をストアした
アドレス０ＦＣＨ番地を読み出す。ここで０ＦＤＨ番地
は本来音量データをストアするためのアドレスであり、
０ＦＥＨ番地は０ＦＤＨ番地が壊れたときに使う予備の
アドレスである。また、音量データは奇数パリティとな
るような形で不揮発性メモリー３にストアされるものと
する。
ート、ＲＡＭの初期設定を行った後、音量データを不揮
発性メモリー３にストアする際にアドレス０ＦＤＨ番地
と０ＦＥＨ番地（第３図参照）のどちらを使うかを決め
るために、それを示したデータ（フラグ）をストアした
アドレス０ＦＣＨ番地を読み出す。ここで０ＦＤＨ番地
は本来音量データをストアするためのアドレスであり、
０ＦＥＨ番地は０ＦＤＨ番地が壊れたときに使う予備の
アドレスである。また、音量データは奇数パリティとな
るような形で不揮発性メモリー３にストアされるものと
する。
選局マイクロコンピュータ１は、アドレス０ＦＣＨ番地
のデータからどちらのアドレスを使うかを判断し、０Ｆ
ＥＨ番地（予備アドレス）であればそれをマイコン内の
ＲＡＭにフラグをセットして次の処理に進む。もし０Ｆ
ＤＨ番地を使う場合には、０ＦＤＨ番地のデータを読み
出す。そして読み出したデータにパリティエラーがない
かどうかをチェックする（奇数パリティのチェック）。
のデータからどちらのアドレスを使うかを判断し、０Ｆ
ＥＨ番地（予備アドレス）であればそれをマイコン内の
ＲＡＭにフラグをセットして次の処理に進む。もし０Ｆ
ＤＨ番地を使う場合には、０ＦＤＨ番地のデータを読み
出す。そして読み出したデータにパリティエラーがない
かどうかをチェックする（奇数パリティのチェック）。
パリティエラーかなければ選局マイクロコンピュータ１
内のＲＡＭに０ＦＤＨ番地を使うことを示すフラグをセ
ットして次の処理に進む。パリティエラーかあれば音量
データのストアを０ＦＥＨ番地にすることを示すフラグ
を選局マイクロコンピュータ１のＲＡＭにセットすると
ともにその情報を不揮発性メモリーの０ＦＣＨ番地にも
書き込む。
内のＲＡＭに０ＦＤＨ番地を使うことを示すフラグをセ
ットして次の処理に進む。パリティエラーかあれば音量
データのストアを０ＦＥＨ番地にすることを示すフラグ
を選局マイクロコンピュータ１のＲＡＭにセットすると
ともにその情報を不揮発性メモリーの０ＦＣＨ番地にも
書き込む。
そして、この場合には音量データはデフオールド値を選
局マイクロコンピュータ１のＲＡＭにセットして次の処
理に進む。
局マイクロコンピュータ１のＲＡＭにセットして次の処
理に進む。
以上により、仮に０ＦＤＨ番地がハード的に壊れたよう
な場合にもその代わりに０ＦＥＨ番地を使用することが
できるようになる。
な場合にもその代わりに０ＦＥＨ番地を使用することが
できるようになる。
なお上記実施例においてはパリティピットを付加した場
合を述べたが、ハミングビットを付加した場合でも適用
できることはいうまでもない。
合を述べたが、ハミングビットを付加した場合でも適用
できることはいうまでもない。
発明の効果
近年、テレビジョン装置などのＡＶ機器に不揮発性メモ
リーが多く使われているが、不揮発性メモリーは書き込
み回数をオーバーするとメモリー動作が保証されなくな
る。しかし、本発明の不揮発性メモリー制御回路をユー
ザーが数多く使うことか予想される機能に適用すれば、
その機能のメモリー動作の信頼性は、飛躍的に向上し、
これにともないＡＶ機器の信頼性も向上する。
リーが多く使われているが、不揮発性メモリーは書き込
み回数をオーバーするとメモリー動作が保証されなくな
る。しかし、本発明の不揮発性メモリー制御回路をユー
ザーが数多く使うことか予想される機能に適用すれば、
その機能のメモリー動作の信頼性は、飛躍的に向上し、
これにともないＡＶ機器の信頼性も向上する。
第１図は本発明の一実施例に係るボルテージシンセサイ
ザー選局システムのブロック図、第２図は同ボルテージ
シンセサイザー選局システムの選局マイクロコンピュー
タの動作のフローチャート、第３図は同ボルテージシン
セサイザー選局システムの不揮発性メモリーのメモリー
マツプである。 １・・・選局マイクロコンピュータ、３・・・不揮発性
メモリー、５・・・音量コントロール回路。 代理人 森 本 義 弘 第１囚 ５−−−昔号クントロール回路 第２１ 第３ 因
ザー選局システムのブロック図、第２図は同ボルテージ
シンセサイザー選局システムの選局マイクロコンピュー
タの動作のフローチャート、第３図は同ボルテージシン
セサイザー選局システムの不揮発性メモリーのメモリー
マツプである。 １・・・選局マイクロコンピュータ、３・・・不揮発性
メモリー、５・・・音量コントロール回路。 代理人 森 本 義 弘 第１囚 ５−−−昔号クントロール回路 第２１ 第３ 因
Claims (1)
- １、特定の情報をストアするためのメモリーアドレスを
不揮発性メモリー内に複数個用意し、マイクロコンピュ
ータのパワーオンリセットスタート時に、あらかじめハ
ミングビットやパリティビットを付加した形でストアし
ておいた不揮発性メモリーの前記特定のメモリーアドレ
スのデータワードを読み出してそのデータのチェックを
行い、もしデータにエラーがあれば、そのメモリーアド
レスがハード的に壊れていると判断し、予備に用意して
おいたメモリーアドレスを代用してアクセスする不揮発
性メモリー制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255573A JPH04131950A (ja) | 1990-09-25 | 1990-09-25 | 不揮発性メモリー制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255573A JPH04131950A (ja) | 1990-09-25 | 1990-09-25 | 不揮発性メモリー制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04131950A true JPH04131950A (ja) | 1992-05-06 |
Family
ID=17280595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2255573A Pending JPH04131950A (ja) | 1990-09-25 | 1990-09-25 | 不揮発性メモリー制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04131950A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5014125B2 (ja) * | 2005-05-30 | 2012-08-29 | スパンション エルエルシー | 半導体装置及びプログラムデータ冗長方法 |
| JP2013190908A (ja) * | 2012-03-13 | 2013-09-26 | Fujitsu Telecom Networks Ltd | 自動音声通報装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671897A (en) * | 1979-11-13 | 1981-06-15 | Sanyo Electric Co Ltd | Nonvolatile storage device |
| JPS6018898A (ja) * | 1983-07-11 | 1985-01-30 | Nec Corp | 半導体メモリ装置 |
| JPH01271856A (ja) * | 1988-04-22 | 1989-10-30 | Mitsubishi Electric Corp | バツテリーバツクアツプメモリ装置 |
-
1990
- 1990-09-25 JP JP2255573A patent/JPH04131950A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671897A (en) * | 1979-11-13 | 1981-06-15 | Sanyo Electric Co Ltd | Nonvolatile storage device |
| JPS6018898A (ja) * | 1983-07-11 | 1985-01-30 | Nec Corp | 半導体メモリ装置 |
| JPH01271856A (ja) * | 1988-04-22 | 1989-10-30 | Mitsubishi Electric Corp | バツテリーバツクアツプメモリ装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5014125B2 (ja) * | 2005-05-30 | 2012-08-29 | スパンション エルエルシー | 半導体装置及びプログラムデータ冗長方法 |
| JP2013190908A (ja) * | 2012-03-13 | 2013-09-26 | Fujitsu Telecom Networks Ltd | 自動音声通報装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102943B2 (en) | Non-volatile semiconductor memory device | |
| US6647471B2 (en) | Methods for overwriting data in a memory device | |
| US9030876B2 (en) | Memory system, program method thereof, and computing system including the same | |
| US7116578B2 (en) | Non-volatile memory device and data storing method | |
| US5056009A (en) | IC memory card incorporating software copy protection | |
| US7903474B2 (en) | Redundant purge for flash storage device | |
| US20060117214A1 (en) | Non-volatile memory system | |
| US6131177A (en) | System including a ferroelectric memory | |
| US5450366A (en) | IC memory card | |
| US6901549B2 (en) | Method for altering a word stored in a write-once memory device | |
| JPH04131950A (ja) | 不揮発性メモリー制御回路 | |
| US4514847A (en) | Key storage error processing system | |
| JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| JP3769395B2 (ja) | 不揮発性メモリを使用した外部記憶装置 | |
| US20070088905A1 (en) | System and method for purging a flash storage device | |
| JP3041007B2 (ja) | 不揮発性メモリの管理方式 | |
| US20070101049A1 (en) | Redundant purge for flash storage device | |
| JP4146581B2 (ja) | フラッシュメモリ | |
| US20070101048A1 (en) | Verified purge for flash storage device | |
| JPS5987556A (ja) | パリテイ・チエツク装置 | |
| JPH03266027A (ja) | 電子機器 | |
| JPH04237351A (ja) | メモリ再書込み方式 | |
| JPH10302483A (ja) | 半導体記憶装置 |