JPH04132089A - 識別コード内蔵ｅｐｒｏｍ - Google Patents
識別コード内蔵ｅｐｒｏｍInfo
- Publication number
- JPH04132089A JPH04132089A JP2250858A JP25085890A JPH04132089A JP H04132089 A JPH04132089 A JP H04132089A JP 2250858 A JP2250858 A JP 2250858A JP 25085890 A JP25085890 A JP 25085890A JP H04132089 A JPH04132089 A JP H04132089A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- identification code
- selection control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 12
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
Landscapes
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は識別コード内蔵ＥＰＲＯＭに関し、特にマスク
スライス型の識別コード内蔵ＥＰＲＯＭに関する。
スライス型の識別コード内蔵ＥＰＲＯＭに関する。
従来、この種の識別コード内蔵ＥＰＲＯＭは、製品機能
に対応した品種識別コードが設定されており、この品種
識別コードが読出せるように、メモリセルを含む内部回
路と出力回路との間に論理回路部が設けられている。
に対応した品種識別コードが設定されており、この品種
識別コードが読出せるように、メモリセルを含む内部回
路と出力回路との間に論理回路部が設けられている。
ここで、品種識別コードとは、その製品に割り当てられ
た社名コード、製品名コード等であり、外部からの制御
信号により、この品種識別コードを読出すことが出来る
ようにしである。
た社名コード、製品名コード等であり、外部からの制御
信号により、この品種識別コードを読出すことが出来る
ようにしである。
従来のこの種の識別コード内蔵ＥＦＲＯＭ−例を第３図
に示す。
に示す。
この回路は、ＥＰＲＯＭとしての機能果たすための内部
回路１と、品種識別コードを設定するコード設定回路４
Ｂと、選択制御信号ｃ ｓ １１＋Ｃ８１２を出力する
制御回路６Ａと、選択制御信号ＣＳ １１ Ｔ ＣＳ
ｌ ２によりコード設定回路４Ｂの出力と内部回路の出
力とを切換え出力する論理回路部７と、出力口Ｉ＠３と
から構成される。
回路１と、品種識別コードを設定するコード設定回路４
Ｂと、選択制御信号ｃ ｓ １１＋Ｃ８１２を出力する
制御回路６Ａと、選択制御信号ＣＳ １１ Ｔ ＣＳ
ｌ ２によりコード設定回路４Ｂの出力と内部回路の出
力とを切換え出力する論理回路部７と、出力口Ｉ＠３と
から構成される。
通常動作時には、制御回路６Ａからの選択制御信号Ｃ８
１１＋ ＣＳ １２はともに高レベルになっており、内
部回路１の出力が論理ゲート０１〜Ｇ３を通り出力回路
３に入力される。
１１＋ ＣＳ １２はともに高レベルになっており、内
部回路１の出力が論理ゲート０１〜Ｇ３を通り出力回路
３に入力される。
品種識別コードを読出す時、選択制御信号Ｃ８１□が選
択状態の低レベルにな２と、内部回路１の信号に関係無
しに論理回路部７から高レベルの信号が出力され、出力
回路３に入力される。
択状態の低レベルにな２と、内部回路１の信号に関係無
しに論理回路部７から高レベルの信号が出力され、出力
回路３に入力される。
選択制御信号Ｃ３１２が選択状態の低レベルのときは、
選択制御信号Ｃ８１２は高レベルとなっており、マスタ
スライススイッチＳ１２を介して論理ゲートＧ２の１つ
の入力端が低レベルとなり、論理回路部７から低レベル
の信号が出力回路３に入力される。
選択制御信号Ｃ８１２は高レベルとなっており、マスタ
スライススイッチＳ１２を介して論理ゲートＧ２の１つ
の入力端が低レベルとなり、論理回路部７から低レベル
の信号が出力回路３に入力される。
マスクスライス型のＥＰＲＯＭにおいては、金属配線を
切換えるだけで製品機能が変化するが、ここで、一部の
金属配線を切換えて製品機能に変化があった場合、内部
回路１の切換えと同時に、マスタスライススイッチＳｌ
ｌ、Ｓ１２の接続を切換える。
切換えるだけで製品機能が変化するが、ここで、一部の
金属配線を切換えて製品機能に変化があった場合、内部
回路１の切換えと同時に、マスタスライススイッチＳｌ
ｌ、Ｓ１２の接続を切換える。
今、マスタスライススイッチＳｌｌ、Ｓ１２の接続を逆
にすると、マスタスライススイッチＳ１２がＶＣＣ側に
、マスタスライススイッチＳｌｌは、選択制御信号ＣＳ
、、側に接続される。
にすると、マスタスライススイッチＳ１２がＶＣＣ側に
、マスタスライススイッチＳｌｌは、選択制御信号ＣＳ
、、側に接続される。
選択制御信号Ｃ３，ｌが選択状態の低レベルとなった時
、論理回路部７からは内部回路１の信号に関係なく高レ
ベルが出力され、出力回路３に入力される。
、論理回路部７からは内部回路１の信号に関係なく高レ
ベルが出力され、出力回路３に入力される。
このように、選択制御信号ＣＳ ｌｔ、 ＣＳ １２の
選択状態と論理回路部７の出力レベルにより品種を識別
することができる。
選択状態と論理回路部７の出力レベルにより品種を識別
することができる。
上述した従来の識別コード内蔵ＥＰＲＯＭは、選択制御
信号ｃｓ１．．Ｃ８１２とマスタスライススイッチＳｌ
ｌ、Ｓ１２からの信号のレベルにより品種の識別と内部
回路１からの信号の伝達とを行う構成となっているので
、品種識別コードの数やマスクスライスの製品機能が増
加した場合、論理回路部７が複雑になって占有面積が増
大し、かつトランジスタの段数が多くなるための内部回
路１からの信号の伝達速度が低下するという欠点がある
。
信号ｃｓ１．．Ｃ８１２とマスタスライススイッチＳｌ
ｌ、Ｓ１２からの信号のレベルにより品種の識別と内部
回路１からの信号の伝達とを行う構成となっているので
、品種識別コードの数やマスクスライスの製品機能が増
加した場合、論理回路部７が複雑になって占有面積が増
大し、かつトランジスタの段数が多くなるための内部回
路１からの信号の伝達速度が低下するという欠点がある
。
本発明の目的は、論理回路部と対応する回路が簡単にな
って占有面積を小さくすることができ、かつ内部回路か
らの信号の伝達速度を速くすることができる識別コード
内蔵ＥＦＲＯＭを提供することにある。
って占有面積を小さくすることができ、かつ内部回路か
らの信号の伝達速度を速くすることができる識別コード
内蔵ＥＦＲＯＭを提供することにある。
本発明の識別コード内蔵ＥＰＲＯＭは、通常のＥＰＲＯ
Ｍの機能をはたす内部回路と、切換信号により前記内部
回路の出力信号の出力端への伝達、非伝達の制御を行う
スイッチング回路と、入力端をこのスイッチング回路の
出力端と接続しこの入力端に伝達された信号を外部へ出
力する出力回路と、一端をそれぞれ前記出力回路の入力
端と接続し他端にそれぞれ第１及び第２の電源供給端子
の何れか一方からの電位を供給され、かつ一端及び他端
間をそれぞれ接続状態、非接続状態として品種識別コー
ドを設定する複数のマスタスライススイッチを備えたコ
ード設定回路と、選択制御信号により前記コード設定回
路に設定された識別コードの選択、読出しを行い前記出
力回路の入力端へ伝達するコード続出選択回路と、前記
切換信号及び選択制御信号を出力する制御回路とを有し
ている。
Ｍの機能をはたす内部回路と、切換信号により前記内部
回路の出力信号の出力端への伝達、非伝達の制御を行う
スイッチング回路と、入力端をこのスイッチング回路の
出力端と接続しこの入力端に伝達された信号を外部へ出
力する出力回路と、一端をそれぞれ前記出力回路の入力
端と接続し他端にそれぞれ第１及び第２の電源供給端子
の何れか一方からの電位を供給され、かつ一端及び他端
間をそれぞれ接続状態、非接続状態として品種識別コー
ドを設定する複数のマスタスライススイッチを備えたコ
ード設定回路と、選択制御信号により前記コード設定回
路に設定された識別コードの選択、読出しを行い前記出
力回路の入力端へ伝達するコード続出選択回路と、前記
切換信号及び選択制御信号を出力する制御回路とを有し
ている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、通常のＥＰＲＯＭの機能をはたす内部回
路１と、切換信号ＳＷにより内部回路１の出力信号の出
力端への伝達、非伝達の制御を行うスイッチング回路２
と、入力端をこのスイッチング回路２の出力端と接続し
この入力端に伝達された信号を外部へ出力する出力回路
３と、一端をそれぞれ出力回路３の入力端と接続し、他
端にそれぞれ第１及び第２の電源供給端子（一方は電源
電圧ＶＣＣ供給端子、他方は接地端子）のからの電位を
供給されて互いに対を形成し、これら各対ごとに、一方
を接続状態、他方を非接続状態として品種識別コードを
設定する複数（２〉対のマスタスライススイッチＳｌ、
Ｓ３、Ｓ２．Ｓ４を備えたコード設定回路４と、対をな
すマスタスライススイッチＳｌ、Ｓ３、Ｓ２．Ｓ４の他
端と電源電圧ＶＣＣ供給端子及び接地端子との間にそれ
ぞれ接続され、対応する選択制御信号ｃｓ、、ｃｓ２及
びその反転信号により各対ごとに互いに同時にオン・オ
フする複数（２）対のＰ型及びＮ型のトランジスタＴＩ
、Ｔ３、Ｔ２．Ｔ４と選択制御信号ＣＳ、、ＣＳ２を反
転するインバータＩＩ、Ｉ２とを備え、コード設定回路
４に設定された品種識別コードを選択、読出しし出力回
路３の入力端へ伝達するコード読出選択回路５と、切換
信号ＳＷ及び選択制御信号ｃｓｌ、ＣＳ２を出力する制
御回路６とを有する構成となっている。
路１と、切換信号ＳＷにより内部回路１の出力信号の出
力端への伝達、非伝達の制御を行うスイッチング回路２
と、入力端をこのスイッチング回路２の出力端と接続し
この入力端に伝達された信号を外部へ出力する出力回路
３と、一端をそれぞれ出力回路３の入力端と接続し、他
端にそれぞれ第１及び第２の電源供給端子（一方は電源
電圧ＶＣＣ供給端子、他方は接地端子）のからの電位を
供給されて互いに対を形成し、これら各対ごとに、一方
を接続状態、他方を非接続状態として品種識別コードを
設定する複数（２〉対のマスタスライススイッチＳｌ、
Ｓ３、Ｓ２．Ｓ４を備えたコード設定回路４と、対をな
すマスタスライススイッチＳｌ、Ｓ３、Ｓ２．Ｓ４の他
端と電源電圧ＶＣＣ供給端子及び接地端子との間にそれ
ぞれ接続され、対応する選択制御信号ｃｓ、、ｃｓ２及
びその反転信号により各対ごとに互いに同時にオン・オ
フする複数（２）対のＰ型及びＮ型のトランジスタＴＩ
、Ｔ３、Ｔ２．Ｔ４と選択制御信号ＣＳ、、ＣＳ２を反
転するインバータＩＩ、Ｉ２とを備え、コード設定回路
４に設定された品種識別コードを選択、読出しし出力回
路３の入力端へ伝達するコード読出選択回路５と、切換
信号ＳＷ及び選択制御信号ｃｓｌ、ＣＳ２を出力する制
御回路６とを有する構成となっている。
次に、この実施例の動作について説明する。
どＰ
通常の些モＲＯＭとしての動作は、制御回路６からの選
択制御信号ＣＳ、、ＣＳ２は高レベル、切換信号ＳＷも
高レベルとして出力され、このときスイッチング回路２
は切換信号ＳＷにより導通状態となり、内部回路１の出
力信号がそのまま、出力回路３に入力される。この時、
トランジスタＴ１〜Ｔ４は、選択制御信号ＣＳ１．ｃｓ
２によりオフ状態となっている。
択制御信号ＣＳ、、ＣＳ２は高レベル、切換信号ＳＷも
高レベルとして出力され、このときスイッチング回路２
は切換信号ＳＷにより導通状態となり、内部回路１の出
力信号がそのまま、出力回路３に入力される。この時、
トランジスタＴ１〜Ｔ４は、選択制御信号ＣＳ１．ｃｓ
２によりオフ状態となっている。
品種識別コードを読出す場合、制御回路６からの切換信
号ＳＷを低レベルとしてスイッチング回路２を非導通状
態とし、内部回路１を切離す。
号ＳＷを低レベルとしてスイッチング回路２を非導通状
態とし、内部回路１を切離す。
一方、選択制御信号ｃｓ、、ｃｓ２のうち、どちらかが
選択される０例えば、選択制御信号Ｃ８２が選択された
場合、選択制御信号ＣＳ、は高レベル、選択制御信号Ｃ
８２は低レベルとなり、トランジスタＴ２．Ｔ４は共に
オンとなる。
選択される０例えば、選択制御信号Ｃ８２が選択された
場合、選択制御信号ＣＳ、は高レベル、選択制御信号Ｃ
８２は低レベルとなり、トランジスタＴ２．Ｔ４は共に
オンとなる。
この時、マスタスライススイッチＳ２がオンとなってい
るため高レベルが出力回路３に入力される。またこの時
、トランジスタＴＩ、Ｔ３は共にオフとなっている。
るため高レベルが出力回路３に入力される。またこの時
、トランジスタＴＩ、Ｔ３は共にオフとなっている。
選択制御信号Ｃ８ｌが選択された場合には、選択制御信
号Ｃ８ｌは低レベル、選択制御信号Ｃ８２は高レベルと
なり、トランジスタＴｌ。
号Ｃ８ｌは低レベル、選択制御信号Ｃ８２は高レベルと
なり、トランジスタＴｌ。
Ｔ３がオンとなり、マスタスライススイッチＳ３がオン
となっているため、低レベルが・出力回路３に入力され
る。
となっているため、低レベルが・出力回路３に入力され
る。
こうして、選択制御信号ｃｓ、、Ｃ３２と出力回路３の
入力レベル、すなわち、出力信号ＯＵＴのレベルにより
品種識別コードを知ることができる。
入力レベル、すなわち、出力信号ＯＵＴのレベルにより
品種識別コードを知ることができる。
ここで、マスクスライスにより製品機能を変えた場合、
通常動作時には、そのまま内部回路１の出力が出力回路
３に入力されるが、品種識別コードの設定は変えられる
ので、品種識別コードの読出し時、異った品種識別コー
ドが読出される。
通常動作時には、そのまま内部回路１の出力が出力回路
３に入力されるが、品種識別コードの設定は変えられる
ので、品種識別コードの読出し時、異った品種識別コー
ドが読出される。
例えば、第２の実施例として第２図のような接続となっ
た場合、マスタスライススイッチＳｌ。
た場合、マスタスライススイッチＳｌ。
Ｓ３の接続が第１図とは逆となり、選択制御信号Ｃ８１
が選択され低レベルとなるとトランジスタＴＩ、Ｔ３が
オンとなり、マスタスライススイッチＳ１がオンとなっ
ているので高レベルが出力回路３に入力される。この時
、選択制御信号Ｃ８２は高レベルとなっており、トラン
ジスタＴ２゜Ｔ４はオフとなっている。
が選択され低レベルとなるとトランジスタＴＩ、Ｔ３が
オンとなり、マスタスライススイッチＳ１がオンとなっ
ているので高レベルが出力回路３に入力される。この時
、選択制御信号Ｃ８２は高レベルとなっており、トラン
ジスタＴ２゜Ｔ４はオフとなっている。
上述したように、マスタスライススイッチ８１〜Ｓ４の
接続を変えることにより簡単に品種識別コードを変える
ことが出来る。ただし対をなすマスタスライススイッチ
Ｓｌ、Ｓ３、Ｓ２．Ｓ４はそれぞれ互いに同時に接続状
態とすることは出来ない、どちらか一方のみが接続状態
である。また、制御回路６からの選択制御信号を増やせ
ば、品種識別コードの数も簡単に増やすことが出来る。
接続を変えることにより簡単に品種識別コードを変える
ことが出来る。ただし対をなすマスタスライススイッチ
Ｓｌ、Ｓ３、Ｓ２．Ｓ４はそれぞれ互いに同時に接続状
態とすることは出来ない、どちらか一方のみが接続状態
である。また、制御回路６からの選択制御信号を増やせ
ば、品種識別コードの数も簡単に増やすことが出来る。
品種識別コードの数が増加しても、内部回路１の出力は
スイッチング回路２を経由するだけで出力回路３へ伝達
されるので、信号の伝達速度は品種識別コードの数に関
係なく速い。
スイッチング回路２を経由するだけで出力回路３へ伝達
されるので、信号の伝達速度は品種識別コードの数に関
係なく速い。
以上説明したように本発明は、内部回路の信号の伝達、
非伝達を制御するスイッチング回路を設け、このスイッ
チング回路の出力端を直接出力回路の入力端と接続し、
かつ出力回路の入力端にコード設定回路を接続し、通常
動作時には内部回路の信号をスイッチング回路を導通状
態として直接出力回路へ伝達し、品種識別コード読出し
時にはスイッチング回路を非導通状態としてコード設定
回路から品種識別コードを読出す構成とすることにより
、品種識別コードの数に関係なく信号の伝達速度を速く
することができ、またコード設定回路及びコード読出選
択回路が単純化しかつ品種識別コードを増やすのが容易
となり占有面積を小さくすることができる効果がある。
非伝達を制御するスイッチング回路を設け、このスイッ
チング回路の出力端を直接出力回路の入力端と接続し、
かつ出力回路の入力端にコード設定回路を接続し、通常
動作時には内部回路の信号をスイッチング回路を導通状
態として直接出力回路へ伝達し、品種識別コード読出し
時にはスイッチング回路を非導通状態としてコード設定
回路から品種識別コードを読出す構成とすることにより
、品種識別コードの数に関係なく信号の伝達速度を速く
することができ、またコード設定回路及びコード読出選
択回路が単純化しかつ品種識別コードを増やすのが容易
となり占有面積を小さくすることができる効果がある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す回路図、第３図は従来の識別コード内蔵ＥＦ
ＲＯＭの一例を示す回路図である。 １・・・内部回路、２・・・スイッチング回路、３・・
・出力回路、４．４Ａ、４ｍ・・・コード設定回路、５
・・・コード続出選択回路、６．６＾・・・制御回路、
７・・・論理回路部、０１〜Ｇ３・・・論理ゲート、■
１〜工３・・・インバータ、Ｓ１〜Ｓ４．Ｓｌ １．Ｓ
１２・・・マスタスライススイッチ、Ｔ１〜Ｔ４・・・
トランジスタ。
施例を示す回路図、第３図は従来の識別コード内蔵ＥＦ
ＲＯＭの一例を示す回路図である。 １・・・内部回路、２・・・スイッチング回路、３・・
・出力回路、４．４Ａ、４ｍ・・・コード設定回路、５
・・・コード続出選択回路、６．６＾・・・制御回路、
７・・・論理回路部、０１〜Ｇ３・・・論理ゲート、■
１〜工３・・・インバータ、Ｓ１〜Ｓ４．Ｓｌ １．Ｓ
１２・・・マスタスライススイッチ、Ｔ１〜Ｔ４・・・
トランジスタ。
Claims (1)
- 【特許請求の範囲】 １、通常のＥＰＲＯＭの機能をはたす内部回路と、切換
信号により前記内部回路の出力信号の出力端への伝達、
非伝達の制御を行うスイッチング回路と、入力端をこの
スイッチング回路の出力端と接続しこの入力端に伝達さ
れた信号を外部へ出力する出力回路と、一端をそれぞれ
前記出力回路の入力端と接続し他端にそれぞれ第１及び
第２の電源供給端子の何れか一方からの電位を供給され
、かつ一端及び他端間をそれぞれ接続状態、非接続状態
として品種識別コードを設定する複数のマスタスライス
スイッチを備えたコード設定回路と、選択制御信号によ
り前記コード設定回路に設定された識別コードの選択、
読出しを行い前記出力回路の入力端へ伝達するコード読
出選択回路と、前記切換信号及び選択制御信号を出力す
る制御回路とを有することを特徴とする識別コード内蔵
ＥＰＲＯＭ。 ２、コード設定回路を、接続状態、非接続状態がそれぞ
れ互いに逆の複数対のマスタスライススイッチを備えた
構成とし、制御回路を、前記各マスタスライススイッチ
の対とそれぞれ対応した複数の選択制御信号を出力する
ようにし、コード読出選択回路を、前記各マスタスライ
ススイッチの一対の一方の他端と第１の電源供給端子と
の間にそれぞれ接続され対応する前記選択制御信号によ
りオン・オフする一導電型の複数のトランジスタと、前
記各マスタスライススイッチの対の他方の他端と第２の
電源供給端子との間にそれぞれ接続され対応する前記選
択制御信号の反転信号によりオン・オフする逆導電型の
複数のトラジスタとを備えた構成とする請求項１記載の
識別コード内蔵ＥＰＲＯＭ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2250858A JPH04132089A (ja) | 1990-09-20 | 1990-09-20 | 識別コード内蔵ｅｐｒｏｍ |
| US07/762,385 US5325323A (en) | 1990-09-20 | 1991-09-19 | Erasable and programmable ROM with an identification code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2250858A JPH04132089A (ja) | 1990-09-20 | 1990-09-20 | 識別コード内蔵ｅｐｒｏｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04132089A true JPH04132089A (ja) | 1992-05-06 |
Family
ID=17214057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2250858A Pending JPH04132089A (ja) | 1990-09-20 | 1990-09-20 | 識別コード内蔵ｅｐｒｏｍ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5325323A (ja) |
| JP (1) | JPH04132089A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3128362B2 (ja) * | 1992-12-04 | 2001-01-29 | 富士通株式会社 | 半導体装置 |
| US5384727A (en) * | 1993-11-08 | 1995-01-24 | Advanced Micro Devices, Inc. | Fuse trimming in plastic package devices |
| JP2776247B2 (ja) * | 1993-11-17 | 1998-07-16 | 日本電気株式会社 | 半導体集積回路及びその製造方法 |
| US5553022A (en) * | 1994-12-27 | 1996-09-03 | Motorola Inc. | Integrated circuit identification apparatus and method |
| JP2710235B2 (ja) * | 1995-08-30 | 1998-02-10 | 日本電気株式会社 | 欠陥救済判定回路 |
| US20070162626A1 (en) * | 2005-11-02 | 2007-07-12 | Iyer Sree M | System and method for enhancing external storage |
| US7876894B2 (en) * | 2006-11-14 | 2011-01-25 | Mcm Portfolio Llc | Method and system to provide security implementation for storage devices |
| US20080184035A1 (en) * | 2007-01-30 | 2008-07-31 | Technology Properties Limited | System and Method of Storage Device Data Encryption and Data Access |
| US20080288782A1 (en) * | 2007-05-18 | 2008-11-20 | Technology Properties Limited | Method and Apparatus of Providing Security to an External Attachment Device |
| US20080181406A1 (en) * | 2007-01-30 | 2008-07-31 | Technology Properties Limited | System and Method of Storage Device Data Encryption and Data Access Via a Hardware Key |
| US20090046858A1 (en) * | 2007-03-21 | 2009-02-19 | Technology Properties Limited | System and Method of Data Encryption and Data Access of a Set of Storage Devices via a Hardware Key |
| US20080288703A1 (en) * | 2007-05-18 | 2008-11-20 | Technology Properties Limited | Method and Apparatus of Providing Power to an External Attachment Device via a Computing Device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622397A (ja) * | 1985-06-28 | 1987-01-08 | 株式会社日立製作所 | 現金処理装置における障害処理方法 |
| JPH01284782A (ja) * | 1988-05-10 | 1989-11-16 | Nec Corp | Ｒｏｍコード番号読出回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2582439B2 (ja) * | 1989-07-11 | 1997-02-19 | 富士通株式会社 | 書き込み可能な半導体記憶装置 |
| JPH03160694A (ja) * | 1989-11-16 | 1991-07-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5111431A (en) * | 1990-11-02 | 1992-05-05 | Analog Devices, Inc. | Register forwarding multi-port register file |
-
1990
- 1990-09-20 JP JP2250858A patent/JPH04132089A/ja active Pending
-
1991
- 1991-09-19 US US07/762,385 patent/US5325323A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622397A (ja) * | 1985-06-28 | 1987-01-08 | 株式会社日立製作所 | 現金処理装置における障害処理方法 |
| JPH01284782A (ja) * | 1988-05-10 | 1989-11-16 | Nec Corp | Ｒｏｍコード番号読出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5325323A (en) | 1994-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04132089A (ja) | 識別コード内蔵ｅｐｒｏｍ | |
| KR930007094A (ko) | 멀티모드 입력회로 | |
| KR950024436A (ko) | 클록회로 | |
| US5239214A (en) | Output circuit and data transfer device employing the same | |
| US4918329A (en) | Data transmission system | |
| JPH0876976A (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| RU2098922C1 (ru) | Устройство коммутации широкополосных сигналов | |
| US5748541A (en) | Latch circuit operating in synchronization with clock signals | |
| KR880002326A (ko) | 예비 충전 회로를 가진 자동 타이밍 프로그래머블 논리 어레이 | |
| JPH038126B2 (ja) | ||
| JPS6037822A (ja) | Ｃｍｏｓ論理回路 | |
| JP3128661B2 (ja) | 高分解能タイミング調整回路 | |
| JPH05160759A (ja) | 切替制御方式 | |
| JPH06103749A (ja) | 半導体装置 | |
| JPS55153188A (en) | Memory unit | |
| JPH05299981A (ja) | シュミットトリガ回路 | |
| KR960038988A (ko) | 반도체메모리소자의 어드레스버퍼 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPH0413852Y2 (ja) | ||
| KR950005509Y1 (ko) | 입출력 겸용단자의 자동 가변회로 | |
| JPS5937897B2 (ja) | 選択ゲ−ト回路 | |
| KR950007836Y1 (ko) | 메모리선택회로 | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JPH067658Y2 (ja) | 遠隔制御装置 | |
| JPH0746115A (ja) | 入出力回路 |