JPH04132273A - 半導体光結合装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体光結合装置に関する。

〔従来の技術〕

従来の半導体光結合装置の構造は受光素子と出力素子を
同一平面上に配！し各々金線で接続して回路を構成し、
その後モールド樹脂で樹脂成形を施したものが知られて
いる。第３図及び第４図はかかる従来の例を説明するた
めの半導体光結合装置の平面図及び断面図である。第３
図に示すように入力端子ｌｂ上に搭載し金線９で接続し
た発光素子３および出力端子２ｂ上に搭載した受光素子
４および該平面上の出力端子２ａ、２ｂ上に搭載した出
力素子７ａ、７ｂからなる光結合装置はシリコン透明樹
脂５を光信号の導通路として用い、モールド樹脂６に封
入したものである。出力素子７ａ、７ｂは縦伝導型のＭ
ＯＳＦＥＴであり素子底面がドレイン電極となっており
出力端子２ａ。

２ｃとは導電性接着剤で接続されている。出力素子７ａ
、７ｂは受光素子４と同一平面上に配置され各々金線９
で接続されている。

〔発明が解決しようとする課題〕

上述した従来の半導体光結合装置では受光素子４と出力
素子であるＭＯ８ＦＥＴ７ａ、７ｂは同一平面上に設置
されるためリードフレームのアイランド８の占有面積が
大きくなり、モールドパラエージの強度が弱くなり、且
つ小型化するのに制限を受けるという欠点がある。

〔課題を解決するための手段〕

本発明の半導体光結合装置は受光素子を搭載したアイラ
ンドの裏面に出力素子（ＭＯＳＦＥＴ）を装着し、出力
素子が搭載されるべきリードフレームのアイランドの面
積を縮小した構造である。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例を説明するための平面図を示
し第２図は本発明の断面図である。第１図に示すように
、本実施例はまず、出力端子２ｂのアイランド８上に受
光素子４を搭載し、出力端子２ａまたは２Ｃと金線９で
接続した後、出力端子２ｂの裏面のアイランド上に出力
素子（ＭＯＳＦＥＴ）７を搭載し金線９等で接続し、透
明シリコン樹脂５、モールド樹脂６で封入したものであ
る。

本発明によれば発光素子４を搭載した出力端子２ｂのア
イランド８を両面使用する事により他の出力端子２ａ、
２ｃのアイランドは金線９をボンディングするだけの面
積だけで充分であり、アイランド面積を縮小する事が出
来る。この種の半導体製品は今後小型化がますます要求
され且つ耐熱性、耐湿性の要求レベルも厳しくなってき
ておりその対策のためにはモールドパッケージ強度の向
上が必須事項であり、モールド樹脂そのものの改善を並
行して本発明の実施例のようにアイランドの占有面積の
縮小化もより重要である。

〔発明の効果〕

以上説明したように本発明の半導体光結合装置は、リー
ドフレームのアイランドを両面使用する事により、モー
ルドパッケージの小型化が図れ、且つアイランドの縮小
化によりモールドパッケージ強度を向上させる事が可能
となりひいては耐熱性、耐湿性の向上が実現出来る。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を説明するための
平面図及び断面図、第３図及び第４図は従来の一例を説
明するための各々平面図及び断面図である。 １　ａ、　１　ｂ、　１　ｃ・−・入力端子、２ａ、２
ｂ、２Ｃ・・・出力端子、３・・・発光素子、４・・・
受光素子、５・・・シリコン透明樹脂、６・・・モール
ド樹脂、７ａ。 ７ｂ・・・出力素子（ＭＯＳＦＥＴ）、８・・・アイラ
ンド、９・・・金線。

Claims (1)

【特許請求の範囲】
1. 　発光素子および受光素子および出力素子をリードフレ
   ーム搭載してなる半導体光結合装置において、リードフ
   レームの表裏両面のうちの一方の面に受光素子を設置し
   、他方の面に出力素子を設置した事を特徴とする半導体
   光結合装置。