JPH04132521U - ケーブルインタフエース回路 - Google Patents

Abstract

(57)【要約】 【構成】差動インタフェース信号を受信する差動インタ
フェース受信素子と本受信素子の差動入力信号を開閉す
るゲート回路と、コネクタハウジング内に設けた短絡回
路とによりコネクタ接続時は本短絡回路による信号によ
りゲート回路を開放し、又コネクタ抜去時は本短絡回路
なしによるオープン信号によりゲート回路が閉じ本ゲー
ト回路の出力を相反する論理値に固定し差動インタフェ
ース受信素子の＋，−入力信号とする。 【目的】ケーブル組立抜去による一安定信号レベルの一
定化を計り誤動作防止を行う。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ケーブルインタフェース回路に関し、特に差動インタフェース回路 のケーブル組立抜去による不安定出力信号の一定化を図るケーブルインタフェー ス回路に関する。

【０００２】

【従来の技術】

従来の差動ケーブルインタフェース回路は、接続ケーブル組立により受信され る入力信号を直接差動インタフェース受信素子に入力していた。

【０００３】

【考案が解決しようとする課題】

上述した従来の差動インタフェース回路は、ケーブル組立をインタフェース回 路から抜去した場合、インタフェース回路がオープンとなり差動インタフェース 受信素子の＋および−入力信号の値が不定になりその結果この差動インタフェー ス受信素子の出力が確定しないため受信回路側に誤動作を与えてしまう。このよ うな誤動作を防止するため従来はコネクタ抜去時電源を落していた。

【０００４】

【課題を解決するための手段】

本考案のケーブルインタフェース回路は、差動インタフェース信号を受信する 差動インタフェース受信素子と、差動インタフェース受信素子への入力信号の伝 達制御を行うゲート回路と、ケーブル組立コネクタ内に設けたコネクタ接触子の 短絡回路とにより構成し、ケーブル組立コネクタがケーブルインタフェース回路 に接続されているときはコネクタ内の接触子の短絡回路からの短絡信号によりゲ ート回路を開放し、またケーブル組立コネクタをケーブルインタフェース回路か ら抜去したときはコネクタ内の接触子の短絡回路がなくなるため信号として開放 信号となり、本開放信号によりゲート回路が閉じ、しかもゲート回路の出力を相 反する論理値を固定し、それぞれ差動インタフェース受信素子の差動入力信号と する。

【０００５】

【実施例】

次に、本考案の実施例について図面を参照して説明する。図１は本考案のケー ブルインタフェース回路の一実施例を示す回路図である。図２は本実施例のパル スタイムチャートである。図１に示されるケーブルインタフェース回路の実施例 は差動インタフェース受信素子の出力端子１と、差動の入力信号を受信する差動 インタフェース受信素子２と差動インタフェース受信素子２の＋入力信号の伝達 制御を行うＯＲゲート３と、差動インタフェース受信素子２の−入力信号の伝達 制御を行うＡＮＤゲート４と、前記ＯＲゲート３のゲート制御信号を送出するゲ ート素子５と、前記ＡＮＤゲート４のゲート制御信号を送出するインバータ素子 ６と、ゲート制御信号用の電源を印加する電源印加端子７と、接続点の電位が論 理レル「１」になるように抵抗値が設定された抵抗器８及び９とケーブル組立の コネクタと接続されるコネクタ１０と前記コネクタ１０と接続されるケーブル組 立１１と、コネクタ１０の内部に保持されコネクタ１１の接触子１６〜１９と接 続される接触子１２〜１５と、コネクタ１１の内部に保持されコネクタ１０の接 触子１２〜１５と接続される接触子１６〜１９と、接触子１８と１９を短絡する 線材２０と、伝達信号を伝送するケーブル組立の差動インタフェース信号入力端 子２１及び２２と、ケーブル組立の差動インタフェース入力信号線１０３及び１ ０４は前記ＯＲゲート３及びＡＮＤゲート４に差動インタフェース入力信号を伝 送する差動インタフェース入力信号線１０１及び１０２と、前記ゲート素子５及 び前記インバータ素子６に前記ＯＲゲート３及びＡＮＤゲート４のゲート制御信 号を伝送する入力信号線１０５と、前記ＯＲゲート３にゲート制御信号を伝送す るゲート制御信号線、１０７は前記ＡＮＤゲート４にゲート制御信号を伝送する ゲート制御信号線１０６と、前記差動インタフェース受信素子２の入力信号線１ ０８及び１０９と、前記差動インタフェース受信素子２の出力信号線１１０とか ら構成されている。

【０００６】 図２において、各パルスタイムチャートは、各パルスタイムチャートの左側に 記された符号番号の信号線の状態を示し、１０１のパルスタイムチャート上のＡ は一例としてケーブル組立が抜去された時間を示す。

【０００７】 次に実施例の動作を説明する。

【０００８】 第１に、コネクタ１０にケーブル組立のコネクタ１１が接続されている時は、 接触子１４と１８及び接触子１５と１９が接続されて抵抗器９を短絡させること になり、抵抗器８と９の接続点は、ほぼ０電位となるため、信号線１０５も０電 位、信号線１０６は０電位、信号線１０７は１電位となる。その時、ＯＲゲート ３は信号線１０６により０電位が入力されるので差動インタフェース信号入力端 子２１に入力された信号は信号線１０８に伝送され差動インタフェース受信素子 ２の＋入力信号となり、一方ＡＮＤゲート４は信号線１０７により１電位が入力 されるので差動インタフェース信号入力端子２２に入力された信号は信号線１０ ９に伝送され差動インタフェース受信素子２の−入力信号となって、出力信号線 １１０には、所定の信号が伝達される。

【０００９】 次に、コネクタ１０とケーブル組立のコネクタ１１が分離された時は、接触子 １４と１８及び接触子１５と１９も分離されるため、抵抗器９の短絡が解除され 、抵抗器８と９の接続点は１電位となり、信号線１０５も１電位、信号線１０６ は１電位、信号線１０７は０電位となる。その時、ＯＲゲート３は信号線１０６ により１電位が入力されるので信号線１０８は１電位に固定され、一方ＡＮＤゲ ート４は信号線１０７により０電位が入力されるので信号線１０９は０電位に固 定されるので、出力信号１１０は１電位となり、一定の電位に決まる。

【００１０】 以上の説明では差動インタフェース受信素子２の＋入力信号にＯＲゲート３、 −入力信号にＡＮＤゲート４を使って説明してあるが＋入力信号にＡＮＤゲート ４、−入力信号にＯＲゲート３を使用してもさしつかえない。又これらのＯＲ， ＡＮＤゲートの代りにＮＯＲ，ＮＡＮＤゲートを使ってもかまわない。当然この ときは差動インタフェース受信素子２のケーブル組立のコネクタが抜去されたと きの出力値は０電位に固定される。

【００１１】 要はコネクタ接続時コネクタ内の接触子１８，１９が短絡用線材２０の短絡に よりゲート回路が開放し差動インタフェース入力線１０３，１０４に入った信号 を差動信号として差動インタフェース受信素子２に入力し、コネクタ抜去時は先 のコネクタ接触子１８，１９に対応した入力信号が開放されるためゲート回路が 閉じかつゲート回路の出力、即ち差動インタフェース受信素子の入力信号線１０ ８，１０９にあらかじめ回路構成により決定される差動入力信号が入力され出力 信号１１０は一定の電位に固定される。

【００１２】

【考案の効果】

以上説明したように本考案は、ゲーブル組立のコネクタ内部に一対の短絡接触 子を設け、クーブル組立の接続及び抜去時に、差動インタフェース受信素子の入 力に設けたゲート用のゲート制御信号の発生を行ってゲートの制御を行い、ケー ブル組立接続時は、伝達信号を伝送し、ケーブル組立抜去時は、差動インタフェ ース受信素子の出力を一定に決定することにより誤動作を防止できる効果がある 。

【図面の簡単な説明】

【図１】本考案のケーブルインタフェース回路の一実施
例を示す回路図である。

【図２】本実施例のパルスタイムチャートである。

【符号の説明】

１ 差動インタフェース受信素子の出力信号端子 ２ 差動インタフェース受信素子 ３ ＯＲゲート ４ ＡＮＤゲート ５ ゲート素子 ６ インバータ素子 ７ 電源印加端子 ８，９ 抵抗器 １０，１１ コネクタ １２〜１９ オスまたはメスの接触子 ２０ 短絡用線材 ２１，２２ 差動インタフェース信号入力端子 １０１〜１０４ 差動インタフェース入力信号線 １０５ ゲート素子及びインバータ素子の入力信号線 １０６ ＯＲゲートのゲート制御信号線 １０７ ＡＮＤゲートのゲート制御信号線 １０８，１０９ 差動インタフェース受信素子の入力
信号線 １１０ 差動インタフェース受信素子の出力信号線

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 差動インタフェース信号を受信する差動
   インタフェース受信素子と前記差動インタフェース受信
   素子の差動入力信号の開閉を行なうゲート回路とケーブ
   ル組立コネクタ内に設けたコネクタ接触子の短絡回路と
   を設け、前記ケーブル組立コネクタ接続時は前記短絡回
   路の短絡信号により前記ゲート回路を開放状態にし、ま
   た前記ケーブル組立コネクタ抜去時は前記短絡回路が除
   去された開放信号により前記ゲート回路を閉じるととも
   に前記ゲート回路の出力を相反する値に固定し前記差動
   インタフェース受信素子の差動入力信号とすることを特
   徴とするケーブルインタフェース回路