JPH04133368A - ゲルマニウム薄膜ｐ形導電体及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子回路に使用するための導電体に係り、
マイクロエレクトロニクスの範囲に属する。この導電体
はプラズマＣＶ　Ｄ　　（Ｃｈｅｓ＋１ｃａｌＶａｐｏ
ｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等で比較的低温で堆積
した半導体材料を熱アニール処理することにより得られ
た半導体材料からなるにも拘らず、比較的大きな導電率
をもち、しがもその温度係数が金属差みに小さく、他方
では熱電能←ゼーベ―ンク係数の大きさ）が半導体のよ
うに大きいという特徴を備えていることが発見されたか
ら、微細な熱電効果素子を構成することができ、電力測
定用のパワーセンサの構成素材とすることができる。

また、この導電体は機械的ひずみ（あるいは応力）によ
ってその抵抗が変化するエラスト抵抗効果あるいはピエ
ゾ抵抗効果の大きさを示すゲージ率（抵抗変化率／ひす
み）（以下、単にゲージ率という）を備えているから、
ひずみあるいはカのセンサの構成素材とすることができ
る。すなわち、各種のセンサ、エレクトロニクス用素材
を提供するものである。

〔従来の技術〕

センサ、エレクトロニクス用素材として、各種の金属、
合金、単元素半導体、化合物半導体、半金属、アモルフ
ァス材料などが数多く知られているところである。従来
のこの種の素材の特性を見ると、いずれも一方で利点が
あると、他方で欠点があるという具合であった。たとえ
ば、単元素半導体であるＰ形シリコンでは、ゲージ率は
合金のニッケルクロムに比べ１０２倍も大きいが、抵抗
の温度係数が１０３倍も大きいという具合であった。

ゼーベック係数と導電率あるいはその温度係数について
も同様であったが、最近では、同一出願人により提案さ
れた「シリコン・ゲルマニウム？Ｗ　晶薄膜導電体」　
（特開昭６２−０４７１７７号公報）において、以下の
特性が改善されている。例えば、導電率とゼーベック係
数との関係を示す第１図に示されているように、ｐ形微
結晶化シリコン・ゲルマニウム（以下、μｃ−３ｉ−Ｇ
ｅと記す）薄膜においては、導電率が１００Ｓ−ｃｖａ
−’　　以上で、かつ、ゼーベック係数として　１００
μＶ／Ｋ以上が得られているが、たかだか１５０μＶ／
Ｋと制限されていた。また、ゲルマニウム蒸着膜につい
ても検討されているが、結晶欠陥等が発生し易いため、
導電率の安定な制御が困難であった。さらに、ホトエツ
チングに代表される微細加工技術が施せないので、小型
化、多層化ができないという問題点があった。

〔発明が解決しようとする課題〕

半導体の特長であるセンサ・エレクトロニクスに利用し
たい優れた特性と、低抵抗（高導電率）およびその温度
係数が小さいという金属的性質をともに備え、ガラス基
板はじめあらゆる絶縁性基板上に堆積でき、しかも加工
がし易いという生産技術上の要請をすべて備えたマイク
ロエレクトロニクス用導電体を実現すること、特にｐ形
厚電体（以下の説明ではｐ形を略記することもある）を
実現することがこの発明としての課題である。

また、ゲージ率力月０以下と小さいという問題点があっ
た。

なお、同一出願人は先にゲルマニウム薄膜ｎ形導電体に
ついて出願している（特願平１−０７７７５５）。その
後、発明者等はｐ形についても実験し、を用な結果を得
たので本願に及んだ。

〔課題を解決するための手段〕

この発明では、薄膜導電体として、微細加工技術が施せ
、かつ制御性に優れているプラズマＣＶＤ法を用いて低
温堆積した薄膜を熱アニール処理して得られた微結晶化
ゲルマニウム薄膜が、従来技術の所産に比較して、特に
高い導電率をもち、その温度係数が小さく、しかも、大
きなゼーベック効果とエラスト抵抗効果あるいはピエゾ
抵抗効果を示すという発明者により発見された事実に基
く、特に、ボロン（Ｂ）など第■族元素を含むゲルマニ
ウム（Ｇｅ）のアモルファス相のＴＲｍ　ヲ熱アニール
処理したときに見られる、抵抗の変化特性を利用する。

すなわち、絶縁性をもつ基板上に、ゲルマニウム薄膜を
マイクロエレクトロニクスの技法（例えばプラズマＣＶ
Ｄ法、光ＣＶＤ法など）で作成した後、上記の変化特性
に着目しなから熱アニール処理を施し、更に、その薄膜
の両端に一対の電極を備えて、電流の入・出力端子とし
て、上記素材の電流現象（輸送現象）をセンサに利用で
きる構造とする。

〔作用〕

こうして作られたゲルマニウム薄膜ｐ形導電体の導電率
は、少なくとも１Ｓ・ｃｍ−’以上であり、導電率の温
度係数は０．５％／Ｋ以下である。しかも熱電能（ゼー
ベック係数）の大きさは少なくとも絶対値１００μＶ／
Ｋを有し、ゲージ率は少なくとも絶対値１０　（ｐ形で
は、両ずみの極性は負となる）を備えている。

〔実施例〕

この発明の薄膜ｐ形厚電体をマイクロエレクトロニクス
の技法の一つであるＣＶＤ法および熱アニール法を組み
合わせた方法で製造する方法について述べる。

まず、ＣＶＤ法について述べる。ＣＶ、　Ｄには、市販
のプラズマＣＶＤ炉で差支えないし、製造装置は要する
にアモルファス相を形成できるものであればよい。ここ
で説明する実施例では、ｐ形の導電体を形成するものと
する。炉内に導入する原料ガスとしては水素希釈のゲル
マン（ＧｅＬ）を用いる。ｐ形ドーパントとして水素希
釈のジボラン（Ｂ、ｔ１６）を添加する。堆積条件の一
例を第１表に示す、基板には少なくとも表面が絶縁性を
もつ基板、例えばガラス基板、マイカポリミイドフイル
ムはじめ各種半導体基板もしくは表面が絶縁材で覆われ
た金属板が用いられる。第１表 次に熱アニール処理の方法について述べる。

熱アニール処理には第２図に示すように市販の赤外線加
熱炉（以下、単にＩＲ炉という）を用いた。ＣＶＤ法を
用いて堆積した微結晶化ゲルマニウム膜が堆積しである
試料はＩＲ炉内のサンプルホルダー（図示せず）内に配
列される。

このとき、該試料の両端部には、抵抗率がモニターでき
るよう薄膜電極、例えばチタン・白金多層膜を真空蒸着
法等を用いて設ける。この試料は、ＩＲ炉で所定の昇温
レートで加熱・昇温され、設定アニール温度で短時間保
持され、すぐに降温される。このとき、試料の抵抗率お
よび温度は、第２図に示すようにリード線ＩＯと抵抗計
１１および熱電対１２と電圧計１３とを通して各々随時
計測され、各々計測されたデータは逐時パソコン１４に
転送され、パソコン１４Ｎ面上で観測できるという特徴
をもっている。試料の昇温レート、設定アニール温度、
降温レート等は、熱電対１５およびＩＲ炉温度コントロ
ーラー１６により制御される。

第３図は熱アニール処理時におｔする試料温度と試料の
抵抗率との関係の一例を示す図で、横軸は試料温度（°
Ｃ）を、また、縦軸は抵抗率（Ω・Ｃ閤）を示す。この
第３図は試料の温度変化に対する抵抗率の変化する割合
、すなわち活性化エネルギーの値は各キンク点ａ　−ｅ
を境にして異なる。

第３図は各キンク点まで昇温し、すぐに降温させた場合
の、抵抗率の変化する模様を示す図である。

キンク点ａまで昇温し降温させた場合を矢印Ａ、Ａ′で
示す。このとき、熱アニール処理前後での室温における
抵抗率の変化は見られなかった。同様に各キンク点ｂ　
−ｅまでそれぞれ昇温し降温させた場合の各抵抗率の変
化する模様を矢印Ｂ、　ＢＣ，Ｃ’　　Ｄ、Ｄ’　　Ｅ
、Ｅ’で示す。第３図に示されているように、室温での
抵抗率は、キンク点が高くなる程小さくなる結果が得ら
れた。

第３図から判断すると、キンク点ａまでは常温における
抵抗値かもとの状態に戻ることができる再帰可能領域で
あり、キンク点ａ　％　ｅ間は再帰しない領域といえる
。また、ｅ点を超えた温度では膜に異なる変質（破壊）
が生じていることが知れる。

３〜８間の領域ではｂ〜Ｃ〜ｄの範囲でアモルファス相
に変化が生じ、安定した良い特性のＰ形厚電体が形成さ
れていると認められる。

第４図は、前記第１表の条件でガラス基板上に堆積した
ゲルマニウム薄膜と、続けて熱アニール処理を施した微
結晶化ゲルマニウム膜とのレーザラマンスペクトルの一
例を示す図である。測定法としては直角散乱法を用いた
。図中、横軸はラマンシフト　（ｃｍ−’　）を、縦軸
はラマン強度（任意単位）　それぞれ示している。波形
ＡはＣＶＤ法で堆積した膜およびキンク点ａ、ｂまで昇
温させた場合でスペクトルの半値幅が大きいので、微結
晶相中に可成りのアモルファス相が含まれている。

波形Ｂは、熱アニール処理をキンク点Ｃまで施した膜で
、波形Ａとほぼ同一形状のスペクトルが得られたが、３
００ｃｍ−’付近のスペクトルのピーク値が急速に増大
し、かつ半値幅が小さくなり、微結晶化が進んでいるこ
とが確認された。また、波形Ｃ，Ｄは熱アニール処理を
各キンク点ｄ、ｅまでそれぞれ施した膜で、はぼ同一形
状のスペクトルが得られ３００ｃ＋ｗ−’付近のスペク
トルのピーク値は２、激に増大し、かつスペクトル幅が
狭くなり、大部分が微結晶相から構成されている。この
ように、一定温度以上の熱アニール処理を施すことによ
り微結晶化の割合を増大させ、かつ抵抗率を小さく制御
できることが確認された。なお、抵抗率の減少に伴い、
３００ｃ＋ｍ−’付近のレーザラマンスペクトルの半値
幅は狭く、かつピーク値が増大している。

従って、レーザラマンスペクトルの３００ｃｍ　−’付
近のピーク値と半値幅を測定することにより、抵抗率を
非破壊で１．すなわち、試料に損傷を与えることなく求
めることができる。

第５図は、第１表の条件でガラス基板上に堆積した微結
晶化ゲルマニウム薄膜および熱アニール処理を施したゲ
ルマニウム薄膜の導電率およびゼーベック係数の測定に
用いたサンプル形状を示す図で、１はガラス基板、２は
微結晶化ゲルマニウム薄膜、３はチタン・白金薄膜、４
はゼーベック係数測定用サンプルをそれぞれ示す。測定
に用いた微結晶化ゲルマニウム薄膜の膜厚は約１μＵで
ある。また、Ｔ＋ΔＴは温接点を、Ｔは冷接点を示す。

パターン形成は通常のホトリソグラフィ技術を用いて、
また、チタン・白金薄膜形成は真空蒸着法を用いた。

第６図は、第５図に示したゼーベ、り係数測定用サンプ
ル４を用いて得られた熱アニール処理をキンク点ｃＸｄ
、ｅまで施したゲルマニウム’１ｉｉＷｌｌの導電率の
温度特性の一例を示す図である。図中、横軸は、温度を
、縦軸は、導電率　（σ）をそれぞれ示している。図に
示すように、温度による変化が０．５％７に以下と（２
００°Ｃを基準とした場合）非常に小さい結果が得られ
た。このように導電率が温度変化による影響を受けにく
いことは、ＩＣチップ上等に微小な抵抗体等を形成する
上で極めて有利である。

第１図は、第５図に示したゼーベック係数測定用サンプ
ル４を用いて測定した微結晶化ゲルマニウム薄膜　（μ
ｃ−Ｇｅ）および熱アニール処理を施したゲルマニウム
薄膜の導電率−ゼーベック係数特性を示す図で、横軸に
導電率σ（Ｓ−ｃｍ−’　）の大きさを、縦軸にゼーベ
ック係数α　（μＶ／Ｘ）の大きさを示す。図中、三角
印　（△）は、本発明による微結晶化ゲルマニウム薄Ｍ
および熱アニール処理を施したゲルマニウム薄膜の導電
率およびゼーベック係数の大きさを表わすものである。

熱アニール処理を施すことにより、導電率を１桁向上で
きた。

また、ゼーベック係数の大きさとしては絶対値で１００
μＶ／Ｋ以上最大２５０μＶ／Ｋのものが得られている
。このゼーベック係数の大きさは、従来のシリコンゲル
マニウム膜（μｃ−３ｉ：Ｇｅ　）　Ｐ形膜の２倍近い
値であり、熱電効果型センサを構成する上で極めて有利
であり、またｎ形膜と組み合わせることにより、より大
きな検出能を有する熱電対を構成できる。なお、参考の
ため、従来のＰ形（μｃ−３ｉ：Ｇｅ　）　Ｅｌ膜のゼ
ーベック係数の大きさを白丸印（○）で、また、ｐ形微
結晶化シリコン薄膜（ｐｃ−５ｔ）　（７）ゼーベック
係数を黒丸印　（・）でそれぞれ示した（特願昭５７−
０５１８０７号で開示したデータである）。

また、第７図に示す歪みゲージ率測定用サンプル９を形
成し、ゲージ率を測定した結果、絶対値１０以上のもの
が得られている。なお、図中、５はガラス基板、６は熱
アニール処理を施したゲルマニウム薄膜、７．７”はオ
ーミック電極、８．８′はＡ。リボン線をそれぞれ示す
。オーミック電極材料としてはチタン・白金薄膜を用い
ている。また、矢印はひずみゲージ率測定のため、外部
より加えた応力の方向を示している。

以上で述べた微結晶化ゲルマニウム薄膜のプラズマＣＶ
Ｄ法による堆積条件は、放電圧力、放電パワー、基板温
度に依存することが！認されており、第１表に示した以
外でも形成でき、次に示すような範囲内で、例えば放電
圧力０．５〜１０　（Ｔｏｒｒ）、放電パワー密度０．
１〜ＩＯＷ／ｃｍ２　　基板温度２５０〜３５０°Ｃで
形成できる。また、光ＣＶＤ法においては、低温形成、
例えば基板温度が２００°Ｃ前後でも形成できる。

〔効果〕

以上、詳説したように、本発明による微結晶ゲルマニウ
ム薄膜ｐ形導電体は、Ｂのような■族元素を含むアモル
ファス相のゲルマニウム薄膜に、注意深く熱アニール処
理を施して作製したものであり、ゲルマニウムよりなる
アモルファス相と微結晶相とを混在させることにしたか
ら、次に示すような固有の効果を有する。

（１）導電率がＩ　Ｓ　−ｃｔａ−”以上と大きな値が
得られるので小形な抵抗体を絶縁基板上に形成できる。

（２）導電率が１００Ｓ−ｃｍ−’　　以上でもゼーベ
・ンク係数が２００ｕ　Ｖ／Ｋ以上あるので、高性能な
熱電対、高周波パワーセンサ、赤外線セン勺、温度セン
サ、厚みセンサ、熱流量センサ等を構成することができ
る。

（３）導電率が１０Ｏ３−ｃｔａ−’　　以上と大きい
のにかかわらず、ゲージ率が絶対値１０以上と大きいの
で、温度ドリフトのない高性能な歪みセンサ、圧力セン
サ、ロードセル、タッチセンサを構成できる。

（４）導電率の温度係数が０．５％／Ｋ以下と非常に小
さいので、温度補償を必要としない抵抗体はじめ高周波
パワーセンサ、赤外線センサ、歪みセンサ、圧力センサ
、ロードセル等を構成できる。

（５）プラズマＣＶＤ法等比較的簡単な方法と熱アニー
ル処理で形成でき、かつ、導電率等を容易に制御でき、
かつ、ＩＣプロセスと両立するので、従来のＩＣの中に
、温度センサ、歪みセンサ、圧力センサ等を容易に組み
込むことができるので高機能１ｃを構成できる。また、
温度センサ、歪みセンサ等を組み合わせた三次元センサ
を容易に、かつ、安価に構成できる。

（６）　Ｅ！膜形成技術により、いろいろな絶縁性基板
上に、広い面積で自白な平面形状にわたり導電体を形成
できる。

【図面の簡単な説明】

第１図は導電率−ゼーベック係数特性を示すＩ第２図は
熱アニール処理の制御システムを示す歇第３図は熱アニ
ール処理時の熱アニール温度と抵抗変化特性を示す図、 第４図はレーザラマンスペクトルを示す図、第５図はゼ
ーベック係数測定用サンプル４を示す図、 第６図は導電率の温度特性を示す図、 第７図は歪みゲージ測定用サンプル９を示す図である。 図中、１．５はガラス基板、２は微結晶化ゲルマニウム
薄膜、３はチタン・白金ｙｌ膜、４はゼーベ、り係数測
定用サンプル、６はゲルマニウム薄膜、７．７′はオー
ミック電極、８．８°はＡｕリボン線、９は歪みゲージ
測定用サンプルをそれぞれ示す。 ゼーベック係数（μ■・Ｋ゛り 特許出願人　　　　アンリツ株式会社 代理人　　弁理士　　小　池　龍太部 第 図 第 図 第 図 温度（’Ｃ） 第 図 第 図 第 図 豆

Claims (1)

1. 【特許請求の範囲】 １）絶縁性基板と、該基板上に形成され、アモルファス
   相と微結晶相とが混在するゲルマニウム薄膜と、該薄膜
   に電流を入出力するための一対の電極とを備え、前記薄
   膜が少なくとも１Ｓ・ｃｍ＾−＾１の導電率を有するこ
   とを特徴とするゲルマニウム薄膜ｐ形導電体。 ２）前記薄膜は少なくとも１００μＶ／Ｋの熱電能を有
   することを特徴とする請求項１記載のゲルマニウム薄膜
   ｐ形導電体。 ３）前記薄膜は導電率の温度係数が０．５％／Ｋ以下で
   あることを特徴とする請求項１および２記載のゲルマニ
   ウム薄膜ｐ形導電体。 ４）基板上にIII族元素を含むアモルファス相のゲルマ
   ニウム薄膜を形成する工程と、前記ゲルマニウム薄膜を
   、非酸化性ガス雰囲気中で３００℃ないし５００℃で、
   その常温導電率が１Ｓ・ｃｍ＾−＾１に定着するまで熱
   アニールする工程とからなる請求項１、２または３記載
   のゲルマニウム薄膜ｐ形導電体の製造方法。