JPH04139720A - 薄膜導電体の製造方法およびその製造装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子回路に使用するためのＩ［＃導電体の
製造方法および製造装置に係る。プラズマＣＶ　Ｄ　（
Ｃｈｅｓ＋１ｃａｌ　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉ
ｏｎ）等で比較的低温で堆積した半導体薄膜であって、
本発明による製造方法および製造装置を用いて作製され
た薄膜導電体は、半導体薄膜で成るにも拘らず、比較的
大きな導電率をもち、しかもその温度係数が金属差みに
小さく、しかも熱電能（ゼーベック係数の大きさ）が半
導体のように大きいという特徴を備えている。そのため
、微細な熱電効果素子を構成し、電力測定用のパワーセ
ンサの構成素材とすることができる。

また、この薄膜導電体は機械的ひずみ（あるいは応力）
によってその抵抗が変化するエラスト抵抗効果（あるい
はピエゾ抵抗効果）を備えているから、ひずみ（あるい
は応力）のセンサの構成素材とすることができる。すな
わち本発明は、各種のセンサ、エレクトロニクス用素材
の製造方法および製造装置に関する。

〔従来の技術〕

センサ、エレクトロニクス用素材として、各種の金属、
合金、単元素半導体、化合物半導体、半金属、アモルフ
ァス材料などが数多く知られている。従来のこの種の素
材の特性を見ると、いずれも一方で利点があると、他方
で欠点があるという具合であった０例えば、単元素半導
体であるｐ形シリコンでは、合金のニッケルクロムに比
べ、エラスト抵抗効果あるいはピエゾ抵抗効果の大きさ
を表すゲージ率（抵抗変化率／ひすみ）（以下、単にゲ
ージ率という）は１０！倍も大きいが、抵抗の温度係数
が１０３倍も大きいという具合であった、ゼーベック係
数と導電率あるいはその温度係数についても同様であっ
たが、同一出願人により開示された「シリコン・ゲルマ
ニウム混晶薄膜導電体Ｊ　（特開昭６２−０４７１７７
号公報）において、以下の一部の特性が改善されている
０例えば、プラズマＣＶＤ法を用いて作製された微結晶
化シリコン・ゲルマニウム（μｃ−Ｓｉ　：　Ｇｅ）　
薄膜においては、導電率とゼーベック係数との関係を示
す第８図に示されているように、導電率が１００（Ｓ　
−Ｃｍ−’　）以上で、かつ、ゼーベック係数として１
００（μν／Ｋ）以上が得られている。しかもその導電
率の温度係数としては１（χ／Ｋ）以下となっている。

〔発明が解決しようとする課題〕

しかしながら、プラズマＣＶＤ法を用いて作製された上
記の微結晶化シリコン・ゲルマニウム薄膜においても以
下の問題点があった。

■ケージ率が１０以下と小さい。

■シリコン・ゲルマニウム以外の半導体材料を用いた薄
膜導電体については実現されていない。

■熱処理による抵抗率の変化、例えば、抵抗率が最小と
なる条件を探す場合には、各熱処理温度毎に熱処理を行
い、その都度抵抗率の変化量を調べなければならない、
そのため、実験回数や試料数が多く必要となる。もしこ
こで、熱処理条件が６００±５０（”Ｃ）の間にあるだ
ろう予想がついた場合を想定する。５５０（”Ｃ）から
６５０（”Ｃ）（７）間０１１点（１０°Ｃ間隔で調べ
る場合）において測定実験が必要となり、その分時間が
かかり、また、それに応じて試料数も必要となる。この
ようにして求めた条件が不十分な場合には、さらに詳細
に条件を分割して実験回数を重ねることが必要となり、
煩雑な作業を必要とした。

本発明はこのような事情に鑑みてなされたものであり、
半導体の特徴であるセンサ、エレクトロニクスに利用で
きる優れた特性と、低抵抗（高導電率）およびその温度
係数が小さいという金属的性質をともに備え、ガラス基
板をはじめあらゆる絶縁性基板上に作製でき、しかも加
工がし易いという生産技術上の要請をすべて備えたマイ
クロエレクトロニクス用薄膜導電体の製造方法および製
造装置を実現すること、特にゲージ率の大きな導電体を
作製できる製造方法および製造装置を提供することを課
題とする。

〔課題を解決するための手段〕

上記課題を解決するために本発明の薄膜導電体の製造方
法およびその製造装置においては、薄膜導電体として、
プラズマＣＶＤ法を用いて低温堆積した）１１１１を、
以下■から■の構成で作製することにより、微結晶化ゲ
ルマニウム薄膜が、従来技術の所産に比較して、特に高
い導電率をもち、その温度係数が小さく、しかも、大き
なゼーベック効果とゲージ率を示すというという発明者
により発見された事実に基づく。

■基板上に形成された薄膜の温度を上昇させる段階また
は手段（赤外線加熱炉１６）と、■薄膜の抵抗率を測定
する段階または手段（リード線ｌＯ１抵抗計１１）と、 ■薄膜の温度を測定する段階または手段（熱電対１２、
電圧計１３）と、 ■薄膜の温度におけるｆｌｉＭの抵抗率により予め記憶
した前記薄膜固有の温度に対する抵抗率を参照し、所望
の抵抗率となるように制御する段階または手段（制御部
１４、メモリ１７）とからなる製造方法または製造装置
。

特に、製造された膜の温度を高めたときの抵抗率の変化
特性は、つぶさに観察するとキンク（折れ曲がり）特性
があるから、そのキンク点での温度−抵抗率特性（履歴
特性）を利用して、製造条件である温度を制御すること
により所望の使用温度で、所望の抵抗率をもつ薄膜が製
造できるようにした。

〔作用〕

このように構成された薄膜導電体の製造方法およびその
製造装置によれば、ボロン（Ｂ）やリン（Ｐ）など第■
族及び第Ｖ族元素を含むゲルマニウム（Ｇｅ）のアモル
ファス相の薄膜を本発明による熱処理（熱アニール）を
施したときに薄膜固有の抵抗率の変化特性を生じる。す
なわち、絶縁性をもつ基板上に、ゲルマニウム薄膜をマ
イクロエレクトロニクスの技法（たとえばプラズマＣＶ
Ｄ法など）で作製した後、上記の熱処理時における薄膜
固有の抵抗率変化特性に着目し、変化特性を瞬時に検出
しながら従来の熱処理時の昇温温度を最適に制御するこ
とができる。

キンク点を利用した温度−抵抗率履歴特性を記憶するこ
とにより、各キンク点との間の温度−抵抗率履歴特性も
補間処理により求めることができる。そのため、温度−
抵抗率履歴特性の測定実験の時間およびメモリ容量が節
約できる。

こうして作られたゲルマニウム薄膜導電体の導電率は、
少なくとも１０　（Ｓ　　−ｃＩｌ−’　）以上であり
、導電率の温度係数は０．５χ／に以下である。しかも
、熱電能（ゼーベック係数）の大きさは少なくとも絶対
値１００（μＶ／Ｋ）　（ｎ形では、熱電能の極性は負
となる）を有し、ゲージ率は少なくとも絶対値１０（両
ずみの極性は負となる）を備えている。

〔実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第１図は本発明による一実施例のフローチャートである
。本実施例は大きく分けて［１］基準温度−抵抗率履歴
曲線作成段階と、［ＩＩ］薄膜導電体作製段階とからな
る。

［＋］基準温度−抵抗率履歴曲線作成段階は（１）プラ
ズマＣＶＤ法等を用いて半導体薄膜を作製する準備段階
と、（２）半導体薄膜の温度を上昇させる段階と、（３
ａ）半導体薄膜の抵抗率を測定する段階と、（３ｂ）半
導体薄膜の温度を測定する段階と、（４）温度−抵抗率
履歴曲線を記憶する段階とから構成される。ここで（３
ａ）半導体薄膜の抵抗率を測定する段階と（３ｂ）半導
体薄膜の温度を測定する段階とは同時に行われるので薄
膜の温度が瞬時変化しても、横軸に薄膜温度を、また縦
軸に薄膜の抵抗率を表示させることにより薄膜固有の温
度−抵抗率履歴特性が得られる。この薄膜固有の温度−
抵抗率履歴特性を記憶しておく。

［１１］ｆｉ膜導電体作製段階は（５）半導体薄膜を作
製する準備段階と、（６）半導体薄膜の温度を上昇させ
る段階と、（７ａ）半導体薄膜の抵抗率を測定する段階
と、（７ｂ）半導体薄膜の温度を測定する段階と、（８
）温度−抵抗率履歴曲線を参照する段階と、（９）所定
温度まで昇温、停止する段階と、（１０）Ｉ膜温度降下
する段階とからなる。

次に、本発明の製造方法と製造装置をｎ形、ｐ形ゲルマ
ニウム薄膜導電体の製造に用いたのでその例について具
体的に述べる。

まず、ｎ形ゲルマニウム薄膜（以下ｎ　−Ｇｅと省略す
る）の場合について述べる。ｎ−Ｇｅは、市販のプラズ
マＣＶＤ炉を用いたＣＶＤ法により形成し、導入する原
料ガスとしては水素希釈のゲルマン（Ｇｅ）ｌａ）を用
いる。ｎ形ドーパントとして水素希釈のフォスフイン（
Ｐｕｓ）を添加する。堆積条件の一例を第１表に示す、
基板には少なくとも表面が絶縁性をもつ基板、例えば、
ガラス基板、マイカボリミイドフィルムはじめ各種半導
体基板もしくは表面が絶縁台で覆われた金属板が用いら
れる。

第　　１　　表 第２図に示すように、熱処理手段には市販の赤外線加熱
炉１６（以下、単にＩＲ炉１６という）を用いた、ＣＶ
Ｄ法を用いて堆積したｎ−Ｇｅが堆積しである試料はＩ
Ｒ炉１６内のサンプルホルダー（図示せず）内に配列さ
れる。このとき、試料の両端部には、抵抗率がモニター
できるよう薄膜電極、例えばクロム／白金多層膜を真空
蒸着法等を用いて設ける。この試料は、制御部１４で制
御されたＩＲ炉１６の昇温レートで加熱・昇温される。

このときの試料の抵抗率は、抵抗率測定手段としてのリ
ード線ｌＯと抵抗計１１で随時測定される。さらに、温
度は温度測定手段としての熱電対１２と電圧計１３とを
通して随時計測される。各々計測されたデータは逐時、
制御部１４に転送され、ＣＲＴ１５に第３図、第４図の
ように観測できるという特徴をもっている。記憶手段と
してのメモリ１７に記憶された温度−抵抗率履歴曲線を
ＣＲＴ１５に表示し、その上に作成中のｎ−Ｇｅ薄膜の
ｎ　−Ｇｅの温度−抵抗率履歴曲線を観測しながら所望
の抵抗率になった時点で昇温を中断し急冷することによ
り所定の抵抗率のｎ−Ｇｅを得ることができる。なお、
この中断する動作は、手動、自動ともに可能とすること
ができる。

次に、第３図、第４図による制御方法を具体的に説明す
る。

第３図は熱処理時における試料温度と試料の抵抗率との
関係の一例を示す図で、横軸は試料温度（”Ｃ）を、ま
た、縦軸は抵抗率（Ω・ｃｍ）を示す。

この第３図は現象を袴張して模式的に示すものであるが
、試料の温度変化に対する抵抗率の変化する割合、すな
わち活性化エネルギーの値は各キンク点（温度に対する
抵抗率の変化率が変化する曲がり点）ａ−ｅを境にして
異なる。第４図は各キンク点まで昇温し、すぐに降温さ
せた場合の、抵抗率の変化する模様を示す図である。キ
ンク点ａまで昇温し降温させた場合を矢印Ａ、Ａ’（図
中では○の中に記載しであるが、説明文では○を省略す
る。以下Ｂ等についても同様）で示す。このとき、熱処
理前後での室温における抵抗率の変化は見られなかった
。また、同様に各キンク点ｂ〜ｅまでそれぞれ昇温し降
温させた場合の各抵抗率の変化する模様を矢印　　Ｂ、
Ｂ’　　Ｃ，Ｃ’Ｄ、Ｄ’　　　Ｅ、Ｅ’で示す。第４
図に示されているように、室温での抵抗率は、キンク点
が高くなる程小さくなる結果が得られた。第３図および
第４図から判断すると、キンク点ａまでは常温における
抵抗率かもとの状態に戻る再帰領域であり、キンク点ａ
〜ｅ間はもとの状態に再帰せず所望の抵抗率となる領域
といえる。また、ｅ点を鰯えた温度では膜に異なる変質
（破壊）が生じていることが知れる。８〜０間の６１　
Ｍではｂ　％　Ｃ−ｄの範囲でアモルファス相に変化が
住し、安定した良特性のｎ形厚電体が形成されていると
認められる。

つまり、この温度−抵抗率履歴曲線は、薄膜の材質によ
り固有のものである。この曲線を予め記憶することによ
り、加熱温度による抵抗率を測定中にそれを参照するこ
とにより、所望の温度における抵抗率が推定出来できる
。また、加熱をフィトパックループにより制御すること
により、精度よく加熱時における求める抵抗率にするこ
とができる。その推定した抵抗率が求める値になったと
きに、加熱を中断し急冷する０例えば、２０（”Ｃ）で
抵抗率１０−’　（Ω・ｃｍ）を得るには、キンク点ｄ
（加熱温度約５５０（”Ｃ）、抵抗率３．２　Ｘ　１Ｏ
−３（Ω・ｃｍ）　）で加熱を中断し急冷すればよい、
なお、中断、急冷の制御に遅れがある場合、その遅れを
予め設定できる。また、図中に示していないが、例えば
、温度−抵抗率履歴曲線上のキンク点ｂ、０間で加熱を
中断し急冷した場合、冷却中の温度−抵抗率履歴曲線は
、Ｂ’　　　Ｃ“との間に位置しＢ’　　　Ｃ’　とほ
ぼ平行となる。同様にキンク点ｃｄ間ではＣ’　　Ｄ’
間で、キンク点ｄ、ｅ間ではＤ’　　Ｅ’間で、キンク
点す、ｃ間の場合と同じ傾向になる。したがって、中間
の値を求めるためには記憶した温度−抵抗率履歴特性の
値から補間するアルゴリズムを用いて、制御部１４より
中間値を得ている。

第５図は、前記第１表の条件でガラス基板上に堆積した
ゲルマニウム薄膜と、続けて熱処理を施した微結晶化ゲ
ルマニウム膜とのレーザラマンスペクトルの一例を示す
図である。測定法としては直角散乱法を用いた。

第６図は、第１表の条件でガラス基板上に堆積した微結
晶化ゲルマニウム薄膜および熱処理を施したゲルマニウ
ム薄膜の、導電率およびゼーベック係数の測定に用いた
サンプル形状を示す図で、１はガラス基板、２は微結晶
化ゲルマニウム薄膜、３は白金薄膜、４はゼーベック係
数測定用サンプルである。測定に用いた微結晶化ゲルマ
ニウム薄膜の膜厚は約１　（μ■）である。また、Ｔ＋
ΔＴは温接点の温度を、Ｔは冷接点の温度を示す、パタ
ーン形成は通常のホトリソグラフィ技術を用い、また、
白金薄膜形成は真空蒸着法を用いた。

第７図は、第６図に示したゼーベック係数測定用サンプ
ル４を用いて得られた熱処理をキンク点ｅまで施したゲ
ルマニウム薄膜の導電率の温度特性の一例を示す図であ
る。第７図中、横軸は、温度を、縦軸は、導電率をそれ
ぞれ示している。図に示すように、温度による変化が０
．５（Ｘ／ｋ）以下と非常に小さい結果が得られた。こ
のように導電率が温度変化による影響を受けにくいこと
は、ＩＣチップ上等に微小な抵抗体等を形成する上で極
めて有利である。

第８図は、第６図に示したゼーベック係数測定用サンプ
ル４を用いて測定した微結晶化ゲルマニウム薄膜（μｃ
−Ｇｅ）および熱処理を施したゲルマニウム薄膜の導電
率−ゼーベック係数特性を示す図で、横軸に導電率　（
Ｓ　−ｃｍ−’　）の大きさを、縦軸にゼーベック係数
　（μＶ／Ｋ）の大きさを示す、第８図中、三角印は、
本発明による微結晶化ゲルマニウム薄膜および熱処理を
施したゲルマニウム薄膜の導電率およびゼーベック係数
の大きさを表わすものである。熱処理を施すことにより
、導電率を１桁向上できた。また、ゼーベック係数の大
きさとしては絶対値で３００（μＶ／Ｋ）以上のものが
得られている。このゼーベック係数の大きさは、従来の
ｐ形層の２倍近い値であり、熱電効果型センサを構成す
る上で極めて有利である。なお、参考のため、従来のｐ
形アモルファスシリコン・ゲルマニウム薄膜（ｐｃ−３
ｉ：Ｇｅ　）のゼーベック係数の大きさを白丸印で、ま
た、ｐ形アモルファスシリコン薄膜（μｃ−Ｓｔ）のゼ
ーベック係数を黒丸印でそれぞれ示した（特公昭０２−
０２７８２７号公報で開示したデータである）。

次に、第９図に示すひずみゲージ率測定用サンプル９を
形成し、ゲージ率を測定した結果、絶対値１０以上のも
の（ｎ形の場合、ゲージ率の極性は負となる）が得られ
ている。なお、第９図中、５はガラス基板、６は熱処理
を施したゲルマニウム薄膜、７．７°はオーミック電極
、８．８°は＾Ｕリボン線をそれぞれ示す、オーミック
電極材料としてはクロム・白金多層薄膜を用いている。

また、矢印はひずみゲージ測定のため、外部より加えた
応力の方向を示している。

以上で述べた微結晶化ゲルマニウム薄膜のプラズマＣＶ
Ｄ法による堆積条件は、放電圧力、放電パワー、基板温
度に依存することが確認されており、第１表に示した以
外でも形成でき、次に示すような範囲内、例えば放電圧
力０．５〜１０（Ｔｏｒｒ）、放電パワー密度０．１〜
１０（Ｗ／ｃｍ”）　、基板温度３００〜５００（’Ｃ
）で形成できる。また、光ＣＶＤ法においては、低温形
成、例えば基板温度が２００（“Ｃ）前後でも形成でき
る。

次に、ｐ形Ｇｅ１ｌ膜の製造方法について述べる。

第１０図、第１１図、第１２図はそれぞれｎ形Ｇｅ薄膜
の第４図、第５図、第７図に相当し、ｎ形ＧｅｆＩ膜と
同様のことがいえる。また、第８図の上側は、第６図に
示したゼーベック係数測定用サンプル４を用いて測定し
た微結晶化ゲルマニウム薄膜　（μＣＧｅ）および熱処
理を施したゲルマニウム薄膜の導電率−ゼーベック係数
特性を先に示した第８図に三角印（Δ）を用いてプロッ
トした。熱処理を施すことにより、導電率を１桁向上で
きた。また、ゼーベック係数の大きさとしては絶対値で
最大２５０（μＶ／Ｋ）のものが得られている。このゼ
ーベック係数の大きさは、従来のｐ形シリコン・ゲルマ
ニウム膜の２倍近い値であり、熱電効果型センサを構成
する上で極めて有利である。

なお、温度−抵抗率履歴曲線の抵抗率に、微結晶化ゲル
マニウム薄膜（ｎ形、ｎ形を問わず）の微結晶化度に対
応させることができる。それにより、抵抗率を計測し、
温度−徹結晶化度履歴曲線を求め、その対比により抵抗
率の場合と同様に微結晶化度を熱処理により制御できる
。

また、微結晶化度を、ケージ率、ゼーベック係数に置き
換えた場合も、同様にＭマｎできることはいうまでもな
い。

〔発明の効果〕

以上、詳説したように、本発明による薄膜導電体の製造
方法および製造装置は、熱処理時における薄膜固有の温
度−抵抗率履歴曲線に着目し、その曲線を予め記憶し、
抵抗率変化を瞬時に検出しながら熱処理時の昇温温度を
計測し、冷却を制御する構成である。つまり、所望の温
度においての最適の抵抗率を持った薄膜を製造すること
ができる。そのため、ゲージ率が絶対値１０以上と大き
くすることができ、高性能なひずみセンサ、圧力センサ
、ロードセル、タッチセンサを製作する製造装置が実現
できる。

また、本発明をシリコン、ゲルマニウム以外の半導体材
料に用いることもできる。

さらに、本発明を利用することにより、測定実験回数は
１回で、なおかつ試料も１つのみで温度−抵抗率履歴曲
線が求まる。これにより熱処理の最適条件を求めること
ができる。つまり、このように、ある熱処理条件を求め
る場合には、効率よく合理的にその条件を求めることが
できる。

【図面の簡単な説明】

第１図は本発明による一実施例のフローチャート、 第２図は本発明による一実施例のシステム構成図、 第３図、第４図はｎ形ゲルマニウム薄膜の熱処理時にお
ける温度と抵抗率の関係を示す図、第５図はｎ形ゲルマ
ニウム薄膜のレーザラマンスペクトルの一例を示す図、 第６図はゼーベック係数測定に用いたサンプルの形状を
示す図、 第７図はｎ形ゲルマニウム薄膜の導電率の温度特性の一
例を示す図、 第８図はゲルマニウム薄膜の導電率−ゼーベック係数特
性を示す図、 第９図はゲージ率測定に用いたサンプルの形状を示す図
、 第１０図はｐ形ゲルマニウム薄膜の熱処理時における温
度と抵抗率の関係を示す図、 第１１図はｐ形ゲルマニウム薄膜のレーザラマンスペク
トルの一例を示す図、 第１２図はｎ形ゲルマニウム薄膜の導電率の温度特性の
一例を示す図である。 １０・・・リード線（抵抗率測定手段）、１１・・・抵
抗針（抵抗率測定手段）、１２・・・熱電対（温度測定
手段）、 １３・・・電圧計（温度測定手段）、 １４・・・制御部（制御手段）、 １５・・・ＣＲＴ。 １６・・・ＩＲ炉（熱処理手段）、 １７・・・メモリ（記憶手段）。

Claims (1)

1. 【特許請求の範囲】 １）基板上に形成された薄膜の温度を上昇させる段階と
   、前記薄膜の抵抗率を測定する段階と、前記薄膜の温度
   を測定する段階と、前記薄膜の温度における前記薄膜の
   抵抗率により予め記憶した前記薄膜固有の温度に対する
   抵抗率を参照し、所望温度における所望の抵抗率となる
   ように制御する段階とを含む薄膜導電体の製造方法。 ２）基板上に形成された薄膜の温度を上昇させる熱処理
   手段と、前記薄膜の抵抗率を測定する抵抗率測定手段と
   、前記薄膜の温度を測定する温度測定手段と、前記薄膜
   の温度における前記薄膜の抵抗率により予め薄膜固有の
   温度−抵抗率履歴曲線を記憶する記憶手段と、該記憶手
   段に記憶された薄膜固有の温度−抵抗率履歴曲線に基づ
   いて所定の温度まで上昇させることにより所望の抵抗率
   となるように制御する制御手段とを備えた薄膜導電体の
   製造装置。