JPH0413395A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPH0413395A JPH0413395A JP2115523A JP11552390A JPH0413395A JP H0413395 A JPH0413395 A JP H0413395A JP 2115523 A JP2115523 A JP 2115523A JP 11552390 A JP11552390 A JP 11552390A JP H0413395 A JPH0413395 A JP H0413395A
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- signal
- color
- horizontal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003086 colorant Substances 0.000 claims abstract description 14
- 230000003321 amplification Effects 0.000 claims description 27
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 238000013500 data storage Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002747 voluntary effect Effects 0.000 description 2
- 101000857682 Homo sapiens Runt-related transcription factor 2 Proteins 0.000 description 1
- 102100025368 Runt-related transcription factor 2 Human genes 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
- H10F39/1536—Frame transfer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
- H10F39/1534—Interline transfer
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の目的〕
（産業上の利用分野）
本発明は電子スチルカメラ等に適用され、撮像素子から
の画像信号の転送制御を、その符号化に関連して改良し
た画像信号記録装置に関する。 （従来の技術） 光学像を撮像素子によって画像信号に変換し、これをデ
ィジタルデータとして記憶装置に記憶させるものとして
、例えばディジタル式の電子スチルカメラがある。この
電子スチルカメラでは、膨大な量のディジタル画像デー
タを限られた容量の記憶装置内に記憶させるため、情報
圧縮が不可欠となる。この情報圧縮の手法はこれまで種
々の方法が提案されており、隣接画素間の相関性を利用
したＤＰＣＭ方式や、画面内を、縦ｎ画素・横ｎ画素か
らなるｎｘｎ画素のエリア（ブロック）に区切り、各ブ
ロック毎にそのブロック内の相関性を利用するＤＣＴ方
式等が知られている。 第９図は上記ＤＰＣＭ方式を用いた電子スチルカメラの
信号処理例を表すブロック図であり、以下これについて
説明する。 ＣＣＤ等による撮像素子１１から出力された画像信号は
、増幅器１２で増幅され、色分離回路１３により、例え
ば、赤、緑、青（Ｒ，Ｇ、Ｂ）の３色にそれぞれ分離さ
れる。この後、各色信号Ｒ，Ｇ。 Ｂはそれぞれガンマ回路１４およびホワイトバランス回
路１５によって処理され、さらにＡ／Ｄ変換回路１６で
ディジタル信号に変換され、フィールドメモリ１７に記
憶される。このフィールドメモリ１７は、ＤＰＣＭ符号
化回路１８のためのバッファメモリとして用いられる。 上記Ｄ Ｐ ＣＭ符号化回路１８は、ディジタル信号に
変換されて、フィールドメモリ１７から色面順次或いは
色線順次に読み出された画像データをそれぞれ符号化す
るもので、第１０図のように構成されている。すなわち
、このＤＰＣＭ符号化回路１８は、入力信号である、現
時点のサンプル値Ｘ。から、減算器８１により、予測値
仝。（現時点の値をそれ以前の標本点から予測した値）
を差し引き、その結果得られる予測誤差信号ε。を、非
線形変換器８２により、非線形変換し、出力するもので
ある。上記予測値としては、例えば、現時点より１画素
手前の標本値を用いる方法（以下前値予測という）等が
ある。 ８３は局部複合器となる部分で、複合時に発生する誤差
の累積を防ぐために設けられている。この部分は、前記
非線形変換器８２の出力を逆変換する非線形逆変換器８
４を有し、その出力である予測誤差信号と前記予測値と
を、加算器８５によって加算し、予測器８６に入力させ
るものである。 上記ＤＰＣＭ符号化回路１８で符号化された画像データ
は、バッファメモリ１９を介して、メモリカード等の画
像データ記憶媒体２０に書き込まれる。 上記バッファメモ１月９を用いたのは、ＤＰＣＭ符号化
回路１８と画像データ記憶媒体２０との間のデータ転送
スピードをコントロールして、最終的に画像データを記
憶媒体２０ａに書き込むためである。 なお、第９図において、２１はＣＣＤ駆動回路で、撮像
素子１１として用いられているＣＣＤを動作させるもの
である。また、２２はタイミング発生回路で、システム
コントロール回路２３により制御され、前述した各種の
回路１３〜２１に対し、所定のタイミングで信号を発し
、これらを動作させる。 このような装置では、Ｒ，Ｇ、Ｂの各色信号毎に、ガン
マ回路１４、ホワイトバランス回路１５、Ａ／Ｄ変換回
路１６がそれぞれ必要となる。また、色分離回路１３か
らは、これによって分離された、上記Ｒ，Ｇ、Ｂの各色
信号が全て同時に出力されるので、フィールドメモリ１
７を持たない場合は、ＤＰＣＭ符号化回路１８がＲ，Ｇ
、Ｂの各色信号毎に必要となる。しかし、このようなこ
とは実際上困難であり、カメラ内には必ず前記フィール
ドメモリ１７や、フレームメモリ等の大容量なバッファ
メモリが必要となる。 （発明が解決しようとする課題） このように、画像信号用の各ガンマ回路１４、ホワイト
バランス回路１５、Ａ／Ｄ変換回路１６が各Ｒ，Ｇ、Ｂ
分（３組分）必要であったり、フィールドメモリ等の大
容量なバッファメモリが必要である等、回路規模やコス
トの小形化および低廉化を妨げていた。 本発明の目的は、回路構成を簡素化することにより、全
体の小形化、およびコストの大幅な低廉化を可能とした
画像信号記録装置を提供することにある。 〔発明の構成〕 （課題を解決するための手段） 本発明による画像信号記録装置は、画像信号として得ら
れた３原色の各色信号を蓄積する蓄積部と、この蓄積部
から転送されて来る色信号を受ける水平レジスタＣＣＤ
と、前記蓄積部に対し、前記３原色に関わる１ライン分
の同一色を一連とした各色毎の色信号を、前記水平レジ
スタＣＣＤに対して、水平ブランキング毎に一連づつ、
順次転送させると共に、水平レジスタＣＣＤに転送され
た一連の色信号を順次転送出力させる転送制御部とを備
えたものである。 また、請求項２に記載の画像信号記録装置は、請求項１
の構成において、転送出力用のパルス周波数を、この転
送出力された信号を基に符号化する符号化回路の処理速
度と、この符号化された画像データを記憶する記憶媒体
の記憶速度との、遅い方の速度に対応させて設定したも
のである。 さらに、請求項３に記載の画像信号記録装置は、請求項
１または２の構成において、転送出力された色信号を処
理するホワイトバランス回路を有し、そのホワイトバラ
ンス用の増幅率を、各−連の色信号の出力タイミングに
合わせて、対応する色信号のホワイトバランス処理に適
した増幅率に変化させるように構成したものである。 （作用） 本発明では、画像信号として得られた各色信号を、各色
毎の一連づつ、水平レジスタＣＯＤから順次転送出力さ
せるようにしたので、後続する各種の回路は１系統分だ
け設ければよく、回路規模が小形化し、コストが低廉化
する。 また、請求項２の発明では、転送出力用のパルス周波数
を、符号化回路の処理速度もしくは記録媒体の記録速度
のうちの遅い方の速度に対応させて設定したので、大容
量のフィールドメモリやバッファメモリも不要となる。 さらに、請求項３の発明では、増幅器の増幅率を、一連
の色信号の出力タイミングに合わせて、その増幅率を、
対応する色信号のホワイトバランス処理に適した増幅率
に変化させるので、各色に適応したホワイトバランス処
理を行うことができる。 （実施例） 以下、本発明の一実施例を図面を参照して説明する。 第１図で示す本発明の画像信号記録装置も、第９図で示
した従来装置と同様に、撮像素子としてＣＯＤ １１を
有し、このＣＣＤ ＩＩから出力された画像信号は増幅
器１２で増幅されるが、第９図番こおける色分離回路１
３は用いずに、１系統分のガンマ回路１４およびホワイ
トバランス回路１５によって処理され、さらにＡ／Ｄ変
換回路１６てディジタル信号に変換される。ディジタル
信号に変換された画像データは、第９図で示したフィー
ルドメモリ１７を介することなく、直接ＤＰＣＭ符号化
回路１８に入力され、ここで符号化された後、第９図で
示したバッファメモリ１９を介することなく、記憶装置
２０のメモリカード等の画像データ記憶媒体２０ａに書
き込まれる。 ＤＰＣＭ符号化回路１８は、第２図で示すように構成さ
れている。この構成は基本的に第１０図で説明したもの
と同様のものであり、対応する部分には同一符号を付し
である。このＤＰＣＭ符号化回路Ｉ８は、前述した前置
予測方式を用いており、この前置予測では、予測値とし
て１画素手前の画素データを用いるので、予測器８６と
して、ここでは１画素遅延器を用いている。 なお、ＣＣＤ駆動回路２１、タイミング発生回路２２、
システムコントロール回路２３も、第９図で示した従来
装置と同様に設けられており、従来と同様の機能を果た
す。 ここで本発明では、第１図で示したＣ ＣＤ １１の一
例として、フレームトランスファ型ＣＣＤを用いている
。このＣＣＤ １１は、第３図で示すように、図示しな
い被写体像が入射される受光部Ｉ１１と、この受光部１
１１に生じる信号電荷を蓄積するための蓄積部１１２と
を有する。また、この蓄積部１１２の図示下側には、ト
ランスファゲート１１３および水平レジスタＣＯＤ １
１４が３原色Ｒ，Ｇ、Ｂ分（３組）設けられている。 上記受光部１１１および蓄積部１１２には、それぞれ信
号電荷を垂直転送するためのクロックφ。 およびφ、５が印加される。また、ＣＣＤ ＩＩのカラ
ーフィルタには、第４図で示すように、Ｒ，Ｇ。 Ｂ縦ストライプフィルタが用いられており、トランスフ
ァゲート１１３には、Ｒ，Ｇ、Ｂ各色毎の信号電荷を、
蓄積部１１２から対応する水平レジスタＣＣＤ １１４
に転送するためのクロックφ工が印加される。さらに、
Ｒ，Ｇ、Ｂ用の各水平レジスタＣＣＤ １１４には、信
号電荷を図示左方に向かって水平転送するためのクロッ
クφｓ１、φ５□、φ５３が印加される。これらの各ク
ロックφＰｌ＋ φｐｓ。 φ丁、φ５７．φ、２．φ５．は、第１図で示したシス
テムコントロール回路２３によって制御されるタイミン
グ発生回路２２からのタイミング信号に基つき、ＣＣＤ
駆動回路２１から出力される。すなわち、上記ＣＣＤ駆
動回路２１は、ＣＣＤ １１の転送制御部として機能す
る。 次に、本発明の動作説明に先立って、上記ＣＣＤＩＩの
一般的な転送動作を、第５図を用いて説明する。 通常のテレビレートにおいて、受光部１１１により１／
６０ｓｅｃ間、光電変換された信号電荷は、テレビ信号
の垂直ブランキング期間に、前記クロックφ、１および
φ６によって蓄積部１１２に高速で転送される（第５図
のＴ期間）。この後、各水平ブランキング期間に、水平
１ライン分の信号電荷を、蓄積部１１２から水平レジス
タＣＣＤ １１４に転送する。この場合、トランスファ
ーゲート１１３には、各水平ブランキング期間毎にクロ
ックφ、が３パルス印加されるので、第４図で示すよう
に、３本の水平レジスタＣＣＤ １１４には、３色Ｒ，
ＧＢの信号電荷が分離されてこの順番で転送される。 すなわち、Ｒの信号電荷は、第１パルスで図示した上の
列のＢ用水平レジスタＣＣＤ１１４、第２パルスで中の
列のＧ用水平レジスタＣＣＤ１１４、第３パルスで下の
列のＲ粗水平レジスタＣＣＤ １１４に、Ｇの信号電荷
は、第２パルスで上の列のＢ用水平レジスタＣ０Ｄ１１
４、第３パルスで中の列のＧ用水平しジスタＣＣＤＩ＋
４、に、Ｂの信号電荷は、第３パルスで上の列のＢ用水
平レジスタＣＣＤ１１４に各々順次転送される。そうし
て、第３パルス印加後では、１ライン分の信号電荷Ｒが
下の列のＲ信号用の水平レジスタＣＣＤ １１４に転送
され、１ライン分の信号電荷Ｇは中央の列のＧ信号用の
水平レジスタＣＣＤ １１４に転送され、１ライン分の
信号電荷Ｂは上の列のＢ信号用の水平レジスタＣＣＤ
１１４に転送される。このようにして、１回の水平ブラ
ンキング期間に、水平１ライン分の各信号電荷Ｒ，Ｇ、
Ｂが、対応する水平レジスタＣＣＤ １１４に転送され
る。 その後、各水平レジスタＣＣＤ １１４に水平転送用の
クロックφ３３、φ５□、φ５．が印加されることによ
り、信号電荷は転送され、図示左端に設けたアンプには
Ｒ，Ｇ、Ｂ信号が同時に出力される。 上記説明は、−数的な転送動作についてであるが、本発
明では、転送制御部であるＣＣＤ駆動回路２１により、
各クロックを第７図で示すタイミングで与えている。こ
こで、本発明でも、テレビ信号の垂直ブランキング期間
に、充電変換された信号電荷を、クロックφ２．および
φ、５によって受光部１１１から蓄積部１１２に高速で
転送することは同じである。 本発明では、水平ブランキング期間に１ライン分の信号
電荷を蓄積部１１２から水平レジスタＣＣＤ １１４に
転送するに際し、トランスファーゲート１１３に、クロ
ックφ□を１パルスたけ印加している。すなわち、第７
図で示す水平ブランキング期間内の時刻１１にクロック
φ１が１パルス印加されると、第６図（ａ）で示すよう
に、１ライン分の同一色（この場合Ｒ）を一連とした、
一連の色信号（Ｒのストライプフィルタに対応する信号
電荷）が蓄積部１１２から水平レジスタＣＣＤ １１４
に転送される。そして、この後に続く水平転送用のクロ
ックφ５３により水平方向に転送され、出力される。 また、次の水平ブランキング期間においても、その時刻
１２にクロックφ１が１パルス印加されると、第６図（
ｂ）で示すように、１ライン分の次の同一色（この場合
Ｇ）を一連とした、一連の色信号（Ｇのストライプフィ
ルタに対応する信号電荷）が、蓄積部１１２から水平レ
ジスタＣＣＤ １１４に転送される。そして、この後は
、同様に水平転送用のクロックφ５３により水平方向に
転送され、出力される。 以下、同様にして、次の水平ブランキング期間には、一
連の色信号Ｂが水平レジスタＣＣＤ１１４に転送され、
さらに、クロックφｓ３により水平方向に転送出力され
る。 上記動作により、１水平走査期間の信号電荷全てが、水
平走査期間毎に、Ｒ，Ｇ、Ｂの各色順で、順次転送出力
されたこととなる（これを線内色順次信号と呼ぶ）。そ
して、この動作を繰り返すことにより、１画面全ての信
号電荷が線内色順次信号として転送出力される。したが
って、第１図で示したように、ＣＯＤ ＩＩからＡ／Ｄ
変換器１６までの信号処理は、第９図で示した従来装置
が３系統必要であったのに対し、本発明では１系統のみ
で実現することができる。 また、第７図で示したクロックφＩ’Ｓ＋ φ丁およ
びφ、３の各パルス周期を調整することにより、前記線
内順次信号を任意のレートで読み出すことが可能である
。 例えば、ＤＰＣＭ符号化回路１８の処理速度が１画素当
り１０［）ｎ＋ｅｃであり、また、記憶媒体２０ａへの
書き込み速度は２５０Ｈ６ｃ／ ８ ｂｉｔ とする。 ＤＰＣＭ符号化によって１画素１色８ｂｉｔデータを４
ｂｉｔに非線形変換した場合、２画素の処理後に８
ｂｉｔデータとして記憶媒体２０ａに書き込むものとす
ると、１回の書き込みに対して、ＤＰＣＭ符号化回路１
８の処理速度は２画素分、すなわち、２００ｎｓｅｃと
なる。この場合、上記符号化のための処理速度（２００
ｎｓｅｃ）よりも記憶媒体２０ａへの書き込み速度（２
５０ｎｓｅｃ）の方が遅いので、Ｌ述したクロックφ１
９．φ７およびφ、３の各パルス周波数（パルス周期）
を、１画素の水平転送時間が、２５０７２ ｎ５ｅｃ＝
１２５ｎｓｅｃ以内（ただし、符号化処理時間カ月Ｑ
Ｑｎｓｅｃ ７画素のため］００ｎｓｅｃ以上）となる
ように設定する。 このようにすると、ＣＣＤ １１から出力された２画素
分のデータは符号化され、記憶媒体２０ａに記録された
後、次の画素のデータが出力されることとなる。したが
って、第９図の従来装置にあるような大容量のフィール
ドメモリ１７やバッファメモリ１９は不要となる。 また、処理速度の遅いほうに合わせて電荷転送速度を設
定しているので、記録速度の異なる記憶媒体や、処理速
度の異なる符号化処理に対しても容易に適用できる。 また、第１図において、各色信号が線内色順次にてＣＣ
Ｄ １１から出力されるが、これらの各色信号は１つの
ホワイトバランス回路１５を通るため、各色信号が出力
されるタイミング毎に、ホワイトバランス用増幅器の増
幅率を、対応する色信号のホワイトバランス処理に適し
た増幅率に制御する必要がある。 そこで、例えば、第８図（ａ）で示すように、ホワイト
バランス用増幅器として、各色信号Ｒ１Ｇ、Ｂに対応し
た増幅率Ｇｌ、 Ｇ２． Ｇ３が設定されている増幅器
＋５Ｒ，１５Ｇ、 １５Ｂを用意し、その出力側に設け
た切換スイッチ＋５３を、第１図のシステムコントロー
ル回路２３により制御されるタイミング発生回路２２か
らの制御信号で、一連の色信号が出力されるタイミング
に合せて、対応する増幅器（１５Ｒ１５Ｇ、 １５Ｂの
いずれか）が選択されるように切換える。 或いは、第８図（ｂ）のように、ホワイトバランス用増
幅器として、ＡＧＣ（オートマチックゲインコントロー
ル）回路＋５Ａを用いてもよい。この場合、第１図のシ
ステムコントロール回路２３からの制御信号により、各
一連の色信号の出力タイミング毎に、対応する各色信号
に合せてホワイトバランス用のゲインを制御する。制御
信号としては、例えば、システムコントロール回路２３
からのディジタル信号を、Ｄ／Ａ変換器を用いてアナロ
グ信号とし、ＡＧＣ回路Ｉ界を制御すればよい。 このように構成すると、各色に適応した増幅率により、
適正なホワイトバランス処理を行うことができる。 次に、他の実施例として、ＣＣＤ ＩＩに第１０図に示
すインターライン型ＣＯＤを用いたものを説明する。 このインターライン型ＣＯＤは、１水平ラインの光学変
換する受光部１１１の信号電荷のうち奇数列の信号を、
トランスファゲート１１１３およびトランスファゲート
１１３を介して、図示した上の列の水平レジスタＣＣＤ
１１４に偶数列の信号を、トランスファゲート１１１
ａおよびトランスファゲート１１３を介して、下の列の
水平レジスタＣＣＤ １１４に、それぞれ転送されるよ
うに、水平転送りロックのタイミングを合わせる。そし
て、第１の水平ライン（Ｒ，Ｇ、Ｒ，Ｇ・・・・・・）
のうち、奇数列の信号電荷Ｒを、上の列の水平レジスタ
ＣＣＤ １１４に転送し、偶数列の信号電荷Ｇを、下の
列の水平レジスタＣＣＤ １１４に転送し、それぞれ出
力させる。また、第２の水平ライン（Ｇ、Ｂ、Ｇ、Ｂ・
・・・・・）のうち、奇数列の信号電荷Ｇを、上の列の
水平レジスタＣＣＤ １１４に転送し、偶数列の信号電
荷Ｂを、下の列の水平レジスタＣＣＤ １１４に転送し
、それぞれ出力させ、第３の水平レジスタＣＣＤＩ＋４
以降も、同様に行なうものである。 〔発明の効果〕 以上のように本発明によれば、ガンマ回路、ホワイトバ
ランス回路等の信号プロセス回路およびＡ／Ｄ変換器は
１系統のみでよく、また、符号化のために大容量のフィ
ールドメモリやバッファメモリも不要となるので、装置
全体の大幅な小形化およびコストの低廉化が期待できる
。そして、このための手法は、撮像素子の信号電荷転送
タイミングやスピードを制御することによっているため
、部品の追加を要すること無く、容易に実現できる。
の画像信号の転送制御を、その符号化に関連して改良し
た画像信号記録装置に関する。 （従来の技術） 光学像を撮像素子によって画像信号に変換し、これをデ
ィジタルデータとして記憶装置に記憶させるものとして
、例えばディジタル式の電子スチルカメラがある。この
電子スチルカメラでは、膨大な量のディジタル画像デー
タを限られた容量の記憶装置内に記憶させるため、情報
圧縮が不可欠となる。この情報圧縮の手法はこれまで種
々の方法が提案されており、隣接画素間の相関性を利用
したＤＰＣＭ方式や、画面内を、縦ｎ画素・横ｎ画素か
らなるｎｘｎ画素のエリア（ブロック）に区切り、各ブ
ロック毎にそのブロック内の相関性を利用するＤＣＴ方
式等が知られている。 第９図は上記ＤＰＣＭ方式を用いた電子スチルカメラの
信号処理例を表すブロック図であり、以下これについて
説明する。 ＣＣＤ等による撮像素子１１から出力された画像信号は
、増幅器１２で増幅され、色分離回路１３により、例え
ば、赤、緑、青（Ｒ，Ｇ、Ｂ）の３色にそれぞれ分離さ
れる。この後、各色信号Ｒ，Ｇ。 Ｂはそれぞれガンマ回路１４およびホワイトバランス回
路１５によって処理され、さらにＡ／Ｄ変換回路１６で
ディジタル信号に変換され、フィールドメモリ１７に記
憶される。このフィールドメモリ１７は、ＤＰＣＭ符号
化回路１８のためのバッファメモリとして用いられる。 上記Ｄ Ｐ ＣＭ符号化回路１８は、ディジタル信号に
変換されて、フィールドメモリ１７から色面順次或いは
色線順次に読み出された画像データをそれぞれ符号化す
るもので、第１０図のように構成されている。すなわち
、このＤＰＣＭ符号化回路１８は、入力信号である、現
時点のサンプル値Ｘ。から、減算器８１により、予測値
仝。（現時点の値をそれ以前の標本点から予測した値）
を差し引き、その結果得られる予測誤差信号ε。を、非
線形変換器８２により、非線形変換し、出力するもので
ある。上記予測値としては、例えば、現時点より１画素
手前の標本値を用いる方法（以下前値予測という）等が
ある。 ８３は局部複合器となる部分で、複合時に発生する誤差
の累積を防ぐために設けられている。この部分は、前記
非線形変換器８２の出力を逆変換する非線形逆変換器８
４を有し、その出力である予測誤差信号と前記予測値と
を、加算器８５によって加算し、予測器８６に入力させ
るものである。 上記ＤＰＣＭ符号化回路１８で符号化された画像データ
は、バッファメモリ１９を介して、メモリカード等の画
像データ記憶媒体２０に書き込まれる。 上記バッファメモ１月９を用いたのは、ＤＰＣＭ符号化
回路１８と画像データ記憶媒体２０との間のデータ転送
スピードをコントロールして、最終的に画像データを記
憶媒体２０ａに書き込むためである。 なお、第９図において、２１はＣＣＤ駆動回路で、撮像
素子１１として用いられているＣＣＤを動作させるもの
である。また、２２はタイミング発生回路で、システム
コントロール回路２３により制御され、前述した各種の
回路１３〜２１に対し、所定のタイミングで信号を発し
、これらを動作させる。 このような装置では、Ｒ，Ｇ、Ｂの各色信号毎に、ガン
マ回路１４、ホワイトバランス回路１５、Ａ／Ｄ変換回
路１６がそれぞれ必要となる。また、色分離回路１３か
らは、これによって分離された、上記Ｒ，Ｇ、Ｂの各色
信号が全て同時に出力されるので、フィールドメモリ１
７を持たない場合は、ＤＰＣＭ符号化回路１８がＲ，Ｇ
、Ｂの各色信号毎に必要となる。しかし、このようなこ
とは実際上困難であり、カメラ内には必ず前記フィール
ドメモリ１７や、フレームメモリ等の大容量なバッファ
メモリが必要となる。 （発明が解決しようとする課題） このように、画像信号用の各ガンマ回路１４、ホワイト
バランス回路１５、Ａ／Ｄ変換回路１６が各Ｒ，Ｇ、Ｂ
分（３組分）必要であったり、フィールドメモリ等の大
容量なバッファメモリが必要である等、回路規模やコス
トの小形化および低廉化を妨げていた。 本発明の目的は、回路構成を簡素化することにより、全
体の小形化、およびコストの大幅な低廉化を可能とした
画像信号記録装置を提供することにある。 〔発明の構成〕 （課題を解決するための手段） 本発明による画像信号記録装置は、画像信号として得ら
れた３原色の各色信号を蓄積する蓄積部と、この蓄積部
から転送されて来る色信号を受ける水平レジスタＣＣＤ
と、前記蓄積部に対し、前記３原色に関わる１ライン分
の同一色を一連とした各色毎の色信号を、前記水平レジ
スタＣＣＤに対して、水平ブランキング毎に一連づつ、
順次転送させると共に、水平レジスタＣＣＤに転送され
た一連の色信号を順次転送出力させる転送制御部とを備
えたものである。 また、請求項２に記載の画像信号記録装置は、請求項１
の構成において、転送出力用のパルス周波数を、この転
送出力された信号を基に符号化する符号化回路の処理速
度と、この符号化された画像データを記憶する記憶媒体
の記憶速度との、遅い方の速度に対応させて設定したも
のである。 さらに、請求項３に記載の画像信号記録装置は、請求項
１または２の構成において、転送出力された色信号を処
理するホワイトバランス回路を有し、そのホワイトバラ
ンス用の増幅率を、各−連の色信号の出力タイミングに
合わせて、対応する色信号のホワイトバランス処理に適
した増幅率に変化させるように構成したものである。 （作用） 本発明では、画像信号として得られた各色信号を、各色
毎の一連づつ、水平レジスタＣＯＤから順次転送出力さ
せるようにしたので、後続する各種の回路は１系統分だ
け設ければよく、回路規模が小形化し、コストが低廉化
する。 また、請求項２の発明では、転送出力用のパルス周波数
を、符号化回路の処理速度もしくは記録媒体の記録速度
のうちの遅い方の速度に対応させて設定したので、大容
量のフィールドメモリやバッファメモリも不要となる。 さらに、請求項３の発明では、増幅器の増幅率を、一連
の色信号の出力タイミングに合わせて、その増幅率を、
対応する色信号のホワイトバランス処理に適した増幅率
に変化させるので、各色に適応したホワイトバランス処
理を行うことができる。 （実施例） 以下、本発明の一実施例を図面を参照して説明する。 第１図で示す本発明の画像信号記録装置も、第９図で示
した従来装置と同様に、撮像素子としてＣＯＤ １１を
有し、このＣＣＤ ＩＩから出力された画像信号は増幅
器１２で増幅されるが、第９図番こおける色分離回路１
３は用いずに、１系統分のガンマ回路１４およびホワイ
トバランス回路１５によって処理され、さらにＡ／Ｄ変
換回路１６てディジタル信号に変換される。ディジタル
信号に変換された画像データは、第９図で示したフィー
ルドメモリ１７を介することなく、直接ＤＰＣＭ符号化
回路１８に入力され、ここで符号化された後、第９図で
示したバッファメモリ１９を介することなく、記憶装置
２０のメモリカード等の画像データ記憶媒体２０ａに書
き込まれる。 ＤＰＣＭ符号化回路１８は、第２図で示すように構成さ
れている。この構成は基本的に第１０図で説明したもの
と同様のものであり、対応する部分には同一符号を付し
である。このＤＰＣＭ符号化回路Ｉ８は、前述した前置
予測方式を用いており、この前置予測では、予測値とし
て１画素手前の画素データを用いるので、予測器８６と
して、ここでは１画素遅延器を用いている。 なお、ＣＣＤ駆動回路２１、タイミング発生回路２２、
システムコントロール回路２３も、第９図で示した従来
装置と同様に設けられており、従来と同様の機能を果た
す。 ここで本発明では、第１図で示したＣ ＣＤ １１の一
例として、フレームトランスファ型ＣＣＤを用いている
。このＣＣＤ １１は、第３図で示すように、図示しな
い被写体像が入射される受光部Ｉ１１と、この受光部１
１１に生じる信号電荷を蓄積するための蓄積部１１２と
を有する。また、この蓄積部１１２の図示下側には、ト
ランスファゲート１１３および水平レジスタＣＯＤ １
１４が３原色Ｒ，Ｇ、Ｂ分（３組）設けられている。 上記受光部１１１および蓄積部１１２には、それぞれ信
号電荷を垂直転送するためのクロックφ。 およびφ、５が印加される。また、ＣＣＤ ＩＩのカラ
ーフィルタには、第４図で示すように、Ｒ，Ｇ。 Ｂ縦ストライプフィルタが用いられており、トランスフ
ァゲート１１３には、Ｒ，Ｇ、Ｂ各色毎の信号電荷を、
蓄積部１１２から対応する水平レジスタＣＣＤ １１４
に転送するためのクロックφ工が印加される。さらに、
Ｒ，Ｇ、Ｂ用の各水平レジスタＣＣＤ １１４には、信
号電荷を図示左方に向かって水平転送するためのクロッ
クφｓ１、φ５□、φ５３が印加される。これらの各ク
ロックφＰｌ＋ φｐｓ。 φ丁、φ５７．φ、２．φ５．は、第１図で示したシス
テムコントロール回路２３によって制御されるタイミン
グ発生回路２２からのタイミング信号に基つき、ＣＣＤ
駆動回路２１から出力される。すなわち、上記ＣＣＤ駆
動回路２１は、ＣＣＤ １１の転送制御部として機能す
る。 次に、本発明の動作説明に先立って、上記ＣＣＤＩＩの
一般的な転送動作を、第５図を用いて説明する。 通常のテレビレートにおいて、受光部１１１により１／
６０ｓｅｃ間、光電変換された信号電荷は、テレビ信号
の垂直ブランキング期間に、前記クロックφ、１および
φ６によって蓄積部１１２に高速で転送される（第５図
のＴ期間）。この後、各水平ブランキング期間に、水平
１ライン分の信号電荷を、蓄積部１１２から水平レジス
タＣＣＤ １１４に転送する。この場合、トランスファ
ーゲート１１３には、各水平ブランキング期間毎にクロ
ックφ、が３パルス印加されるので、第４図で示すよう
に、３本の水平レジスタＣＣＤ １１４には、３色Ｒ，
ＧＢの信号電荷が分離されてこの順番で転送される。 すなわち、Ｒの信号電荷は、第１パルスで図示した上の
列のＢ用水平レジスタＣＣＤ１１４、第２パルスで中の
列のＧ用水平レジスタＣＣＤ１１４、第３パルスで下の
列のＲ粗水平レジスタＣＣＤ １１４に、Ｇの信号電荷
は、第２パルスで上の列のＢ用水平レジスタＣ０Ｄ１１
４、第３パルスで中の列のＧ用水平しジスタＣＣＤＩ＋
４、に、Ｂの信号電荷は、第３パルスで上の列のＢ用水
平レジスタＣＣＤ１１４に各々順次転送される。そうし
て、第３パルス印加後では、１ライン分の信号電荷Ｒが
下の列のＲ信号用の水平レジスタＣＣＤ １１４に転送
され、１ライン分の信号電荷Ｇは中央の列のＧ信号用の
水平レジスタＣＣＤ １１４に転送され、１ライン分の
信号電荷Ｂは上の列のＢ信号用の水平レジスタＣＣＤ
１１４に転送される。このようにして、１回の水平ブラ
ンキング期間に、水平１ライン分の各信号電荷Ｒ，Ｇ、
Ｂが、対応する水平レジスタＣＣＤ １１４に転送され
る。 その後、各水平レジスタＣＣＤ １１４に水平転送用の
クロックφ３３、φ５□、φ５．が印加されることによ
り、信号電荷は転送され、図示左端に設けたアンプには
Ｒ，Ｇ、Ｂ信号が同時に出力される。 上記説明は、−数的な転送動作についてであるが、本発
明では、転送制御部であるＣＣＤ駆動回路２１により、
各クロックを第７図で示すタイミングで与えている。こ
こで、本発明でも、テレビ信号の垂直ブランキング期間
に、充電変換された信号電荷を、クロックφ２．および
φ、５によって受光部１１１から蓄積部１１２に高速で
転送することは同じである。 本発明では、水平ブランキング期間に１ライン分の信号
電荷を蓄積部１１２から水平レジスタＣＣＤ １１４に
転送するに際し、トランスファーゲート１１３に、クロ
ックφ□を１パルスたけ印加している。すなわち、第７
図で示す水平ブランキング期間内の時刻１１にクロック
φ１が１パルス印加されると、第６図（ａ）で示すよう
に、１ライン分の同一色（この場合Ｒ）を一連とした、
一連の色信号（Ｒのストライプフィルタに対応する信号
電荷）が蓄積部１１２から水平レジスタＣＣＤ １１４
に転送される。そして、この後に続く水平転送用のクロ
ックφ５３により水平方向に転送され、出力される。 また、次の水平ブランキング期間においても、その時刻
１２にクロックφ１が１パルス印加されると、第６図（
ｂ）で示すように、１ライン分の次の同一色（この場合
Ｇ）を一連とした、一連の色信号（Ｇのストライプフィ
ルタに対応する信号電荷）が、蓄積部１１２から水平レ
ジスタＣＣＤ １１４に転送される。そして、この後は
、同様に水平転送用のクロックφ５３により水平方向に
転送され、出力される。 以下、同様にして、次の水平ブランキング期間には、一
連の色信号Ｂが水平レジスタＣＣＤ１１４に転送され、
さらに、クロックφｓ３により水平方向に転送出力され
る。 上記動作により、１水平走査期間の信号電荷全てが、水
平走査期間毎に、Ｒ，Ｇ、Ｂの各色順で、順次転送出力
されたこととなる（これを線内色順次信号と呼ぶ）。そ
して、この動作を繰り返すことにより、１画面全ての信
号電荷が線内色順次信号として転送出力される。したが
って、第１図で示したように、ＣＯＤ ＩＩからＡ／Ｄ
変換器１６までの信号処理は、第９図で示した従来装置
が３系統必要であったのに対し、本発明では１系統のみ
で実現することができる。 また、第７図で示したクロックφＩ’Ｓ＋ φ丁およ
びφ、３の各パルス周期を調整することにより、前記線
内順次信号を任意のレートで読み出すことが可能である
。 例えば、ＤＰＣＭ符号化回路１８の処理速度が１画素当
り１０［）ｎ＋ｅｃであり、また、記憶媒体２０ａへの
書き込み速度は２５０Ｈ６ｃ／ ８ ｂｉｔ とする。 ＤＰＣＭ符号化によって１画素１色８ｂｉｔデータを４
ｂｉｔに非線形変換した場合、２画素の処理後に８
ｂｉｔデータとして記憶媒体２０ａに書き込むものとす
ると、１回の書き込みに対して、ＤＰＣＭ符号化回路１
８の処理速度は２画素分、すなわち、２００ｎｓｅｃと
なる。この場合、上記符号化のための処理速度（２００
ｎｓｅｃ）よりも記憶媒体２０ａへの書き込み速度（２
５０ｎｓｅｃ）の方が遅いので、Ｌ述したクロックφ１
９．φ７およびφ、３の各パルス周波数（パルス周期）
を、１画素の水平転送時間が、２５０７２ ｎ５ｅｃ＝
１２５ｎｓｅｃ以内（ただし、符号化処理時間カ月Ｑ
Ｑｎｓｅｃ ７画素のため］００ｎｓｅｃ以上）となる
ように設定する。 このようにすると、ＣＣＤ １１から出力された２画素
分のデータは符号化され、記憶媒体２０ａに記録された
後、次の画素のデータが出力されることとなる。したが
って、第９図の従来装置にあるような大容量のフィール
ドメモリ１７やバッファメモリ１９は不要となる。 また、処理速度の遅いほうに合わせて電荷転送速度を設
定しているので、記録速度の異なる記憶媒体や、処理速
度の異なる符号化処理に対しても容易に適用できる。 また、第１図において、各色信号が線内色順次にてＣＣ
Ｄ １１から出力されるが、これらの各色信号は１つの
ホワイトバランス回路１５を通るため、各色信号が出力
されるタイミング毎に、ホワイトバランス用増幅器の増
幅率を、対応する色信号のホワイトバランス処理に適し
た増幅率に制御する必要がある。 そこで、例えば、第８図（ａ）で示すように、ホワイト
バランス用増幅器として、各色信号Ｒ１Ｇ、Ｂに対応し
た増幅率Ｇｌ、 Ｇ２． Ｇ３が設定されている増幅器
＋５Ｒ，１５Ｇ、 １５Ｂを用意し、その出力側に設け
た切換スイッチ＋５３を、第１図のシステムコントロー
ル回路２３により制御されるタイミング発生回路２２か
らの制御信号で、一連の色信号が出力されるタイミング
に合せて、対応する増幅器（１５Ｒ１５Ｇ、 １５Ｂの
いずれか）が選択されるように切換える。 或いは、第８図（ｂ）のように、ホワイトバランス用増
幅器として、ＡＧＣ（オートマチックゲインコントロー
ル）回路＋５Ａを用いてもよい。この場合、第１図のシ
ステムコントロール回路２３からの制御信号により、各
一連の色信号の出力タイミング毎に、対応する各色信号
に合せてホワイトバランス用のゲインを制御する。制御
信号としては、例えば、システムコントロール回路２３
からのディジタル信号を、Ｄ／Ａ変換器を用いてアナロ
グ信号とし、ＡＧＣ回路Ｉ界を制御すればよい。 このように構成すると、各色に適応した増幅率により、
適正なホワイトバランス処理を行うことができる。 次に、他の実施例として、ＣＣＤ ＩＩに第１０図に示
すインターライン型ＣＯＤを用いたものを説明する。 このインターライン型ＣＯＤは、１水平ラインの光学変
換する受光部１１１の信号電荷のうち奇数列の信号を、
トランスファゲート１１１３およびトランスファゲート
１１３を介して、図示した上の列の水平レジスタＣＣＤ
１１４に偶数列の信号を、トランスファゲート１１１
ａおよびトランスファゲート１１３を介して、下の列の
水平レジスタＣＣＤ １１４に、それぞれ転送されるよ
うに、水平転送りロックのタイミングを合わせる。そし
て、第１の水平ライン（Ｒ，Ｇ、Ｒ，Ｇ・・・・・・）
のうち、奇数列の信号電荷Ｒを、上の列の水平レジスタ
ＣＣＤ １１４に転送し、偶数列の信号電荷Ｇを、下の
列の水平レジスタＣＣＤ １１４に転送し、それぞれ出
力させる。また、第２の水平ライン（Ｇ、Ｂ、Ｇ、Ｂ・
・・・・・）のうち、奇数列の信号電荷Ｇを、上の列の
水平レジスタＣＣＤ １１４に転送し、偶数列の信号電
荷Ｂを、下の列の水平レジスタＣＣＤ １１４に転送し
、それぞれ出力させ、第３の水平レジスタＣＣＤＩ＋４
以降も、同様に行なうものである。 〔発明の効果〕 以上のように本発明によれば、ガンマ回路、ホワイトバ
ランス回路等の信号プロセス回路およびＡ／Ｄ変換器は
１系統のみでよく、また、符号化のために大容量のフィ
ールドメモリやバッファメモリも不要となるので、装置
全体の大幅な小形化およびコストの低廉化が期待できる
。そして、このための手法は、撮像素子の信号電荷転送
タイミングやスピードを制御することによっているため
、部品の追加を要すること無く、容易に実現できる。
第１図は本発明による画像信号記録装置の一実施例を示
すブロック図、第２図は第１図で示した符号化回路の構
成例を示すブロック図、第３図は第１図で示した撮像素
子の構成を説明する正面図、第４図は第３図で説明した
撮像素子の一般的な信号電荷の転送動作を説明する正面
図、第５図は第４図の転送動作時に印加される各クロッ
クのタイミングを説明するタイムチャート、第６図（ａ
）（ｂ）は第３図で説明した撮像素子の本発明における
信号電荷の転送動作を説明する正面図、第７図は第６図
の転送動作のために印加される各クロックのタイミング
を説明するタイムチャート、第８図（ａ） （ｂ）は各
色信号毎のホワイトバランス用増幅率を得るための回路
構成を示す回路図、第９図は従来装置を説明するための
ブロック図、第１０図は第９図で示した符号化回路を示
すブロック図、第１１図は他の実施例の信号電荷の転送
動作を説明する正面図である。 １１・・ＣＯＤ、＋１２ ・・蓄積部、１１４ ・水
平レジスタＣＣＤ、１５・・ホワイトバランス回路、１
８・・符号化回路、２０ａ ・記憶媒体、２１・・
転送制御部として機能するＣＣＤ駆動回路。 ｆ、７ １！；ｚ 尤４７ Ｃｂ） −ｆ、＝−ｔ、ｚ ）Ｉｌ「 手続補正書 （自発） ■ 事件の表示 平成２年特許願第１１５５２３号 ２、発明の名称 画像信号記録装置 ３、補正をする者 事件との関係 特許出願人 チノン株式会社 ４、代理人 ７、補正の内容 （１）明細書第１８頁第２０行、同第１９頁第７行およ
び第１１行の「上の列」を「上の段コに訂正する。 （２）明細書第１９頁第３行、第８行および第１３行の
１下の列」を１下の段」に訂正する。 明細書第１９頁第１４行から第１５行の［水平レジスタ
ＣＣＤｌ１４ｊを「水平ライン」に訂正する。 ５゜ ６゜ 電話 ０３−３５２−１５６１ （代）補正命令の日
付 な し 補正の対象 明細書中１発明の詳細な説明」の欄。 平成２年７月１７日 特許出願人 チ ノ ン株式会社 手続補正書（自発） 平成３年０３月２０日 １、事件の表示 平成２年特許願第１１５５２３号 ２、発明の名称 画像信号処理装置 ３、補正をする者 事件との関係 特許出願人 チノン株式会社 ４、代理人 東京都新宿区新宿４丁目３番２２号（安藤ビル）電話
０３−３３５２−１５６１ ５、補正命令の日付 な し ６、補正の対象 明細書全文 ７、補正の内容 別紙のとおり （代） 明 細 書 １、発明の名称 画像信号処理装置 ２、特許請求の範囲 （１） 画像信号として得られた少なくとも３原色に関
わる各色信号を蓄積し転送する垂直レジスタと、 この垂直レジスタから転送されて来る色信号を受ける水
平レジスタＣＣＤと、 前記垂直レジスタに対し、前記３原色に関わる１ライン
分の同一色を一連とした各色毎の一連の色信号を、前記
水平レジスタＣＣＤに対して、水平ブランキング毎に一
連づつ、順次転送させると共に、水平レジスタＣＣＤに
転送された一連の色信号を順次転送出力させる転送制御
部と、を備えたことを特徴とする画像信号処理装置。 （２） 転送出力用のパルス周波数を、この転送出力さ
れた信号を基に符号化する符号化回路の処理速度と、こ
の符号化された画像データを記憶する記憶媒体の記憶速
度との、遅い方の速度に対応させて設定したことを特徴
とする請求項１に記載の画像信号処理装置。 （３） 転送出力された色信号を処理するホワイトバラ
ンス回路を有し、そのホワイトバランス用の増幅率を、
各一連の色信号の出力タイミングに合わせて、対応する
色信号のホワイトバランス処理に適した増幅率に変化さ
せるように構成したことを特徴とする請求項１又は２に
記載の画像信号処理装置。 ３、発明の詳細な説明 〔発明の目的〕 （産業上の利用分野） 本発明は電子スチルカメラ等に適用され、撮像素子から
の画像信号の転送制御を、その符号化に関連して改良し
た画像信号処理装置に関する。 （従来の技術） 光学像を撮像素子によって画像信号に変換し、これをデ
ィジタルデータとして記憶装置に記憶させるものとして
、例えばディジタル式の電子スチルカメラがある。この
電子スチルカメラでは、膨大な量のディジタル画像デー
タを限られた容量の記憶装置内に記憶させるため、情報
圧縮が不可欠となる。この情報圧縮の手法はこれまで種
々の方法が提案されており、隣接画素間の相関性を利用
したＤＰＣＭ方式や、画面内を、縦ｎ画素・横ｎ画素か
らなるｎｘｎ画素のエリア（ブロック）に区切り、各ブ
ロック毎にそのブロック内の相関性を利用するＤＣＴ方
式等が知られている。 第９図は上記ＤＰＣＭ方式を用いた電子スチルカメラの
信号処理例を表すブロック図であり、以下これについて
説明する。 ＣＣＤ等による撮像素子１１がら出力された画像信号は
、増幅器１２で増幅され）、色分離回路１３により、例
えば、赤、緑、青（Ｒ，Ｇ、Ｂ）の３色にそれぞれ分離
される。この後、各色信号Ｒ，Ｇ。 Ｂはそれぞれガンマ回路Ｉ４およびホワイトバランス回
路１５によって処理され、さらにＡ／Ｄ変換回路１６で
ディジタル信号に変換され、フィールドメモリ１７に記
憶される。このフィールドメモリ１７は、ＤＰＣＭ符号
化回路１８のためのバッファメモリとして用いられる。 上記ＤＰＣＭ符号化回路１８は、ディジタル信号に変換
されて、フィールドメモリ１７から色面順次或いは色線
順次に読み出された画像データをそれぞれ符号化するも
ので、第１０図のように構成されている。すなわち、こ
のＤＰＣＭ符号化回路１８は、入力信号である、現時点
のサンプル値Ｘ。から、減算器８１により、予測値Ｘ。 （現時点の値をそれ以前の標本点から予測した値）を差
し引き、その結果得られる予測誤差信号ε。を、非線形
変換器８２により、非線形変換し、出力するものである
。上記予測値としては、例えば、現時点より１画素手前
の標本値を用いる方法（以下前値予測という）等がある
。 ８３は局部複合器となる部分で、複合時に発生する誤差
の累積を防ぐために設けられている。この部分は、前記
非線形変換器８２の出力を逆変換する非線形逆変換器８
４を有し、その出力である予測誤差信号と前記予測値と
を、加算器８５によって加算し、予測器８６に入力させ
るものである。 上記ＤＰＣＭ符号化回路１８で符号化された画像データ
は、バッファメモリ１９を介して、メモリカード等の画
像データ記憶媒体２ｏに書き込まれる。 上記バッファメモ１月９を用いたのは、ＤＰｃＭＰｃ化
回路１８と画像データ記憶媒体２ｏとの間のデータ転送
スピードをコントロールして、最終的に画像データを記
憶媒体２θａに書き込むためである。 なお、第９図において、２１はＣＯＤ駆動回路で、撮像
素子ＩＩとして用いられているＣＣＤを動作させるもの
である。また、２２はタイミング発生回路で、システム
コントロフル回路２３により制御され、前述した各種の
回路１３〜２１に対し、所定のタイミングで信号を発し
、これらを動作させる。 このような装置では、Ｒ，Ｇ、Ｂの各色信号毎に、ガン
マ回路１４、ホワイトバランス回路１５、Ａ／Ｄ変換回
路１６がそれぞれ必要となる。また、色分離回路１３か
らは、これによって分離された、上記Ｒ，Ｇ、Ｂの各色
信号が全て同時に出力されるので、フィールドメモリ１
７を持たない場合は、ＤＰＣＭ符号化回路１８がＲ，Ｇ
、Ｂの各色信号毎に必要となる。しかし、このようなこ
とは実際上困難であり、カメラ内には必ず前記フィール
ドメモリ１７や、フレームメモリ等の大容量なバッファ
メモリが必要となる。 （発明が解決しようとする課題） このように、画像信号用の各ガンマ回路１４、ホワイト
バランス回路１５、Ａ／Ｄ変換回路１６が各Ｒ，Ｇ、Ｂ
分（３組分）必要であったり、フィールドメモリ等の大
容量なバッファメモリが必要である等、回路規模やコス
トの小形化および低廉化を妨げていた。 本発明の目的は、回路構成を簡素化することにより、全
体の小形化、およびコストの大幅な低廉化を可能とした
画像信号処理装置を提供することにある。 〔発明の構成〕 （課題を解決するための手段） 本発明による画像信号処理装置は、画像信号として得ら
れた少なくとも３原色に関わる各色信号を蓄積し転送す
るための垂直レジスタと、この垂直レジスタから転送さ
れて来る色信号を受ける水平レジスタＣＣＤと、前記垂
直レジスタに対し、前記３原色に関わる１ライン分の同
一色を一連とした各色毎の色信号を、前記水平レジスタ
ＣＣＤに対して、水平ブランキング毎に一連づつ、順次
転送させると共に、水平レジスタＣＣＤに転送された一
連の色信号を順次転送出力させる転送制御部とを備えた
ものである。 また、請求項２に記載の画像信号処理装置は、請求項１
の構成において、転送出力用のパルス周波数を、この転
送出力された信号を基に符号化する符号化回路の処理速
度と、この符号化された画像データを記憶する記憶媒体
の記憶速度との、遅い方の速度に対応させて設定したも
のである。 さらに、請求項３に記載の画像信号処理装置は、請求項
１または２の構成において、転送出力された色信号を処
理するホワイトバランス回路を有し、そのホワイトバラ
ンス用の増幅率を、各−連の色信号の出力タイミングに
合わせて、対応する色信号のホワイトバランス処理に適
した増幅率に変化させるように構成したものである。 （作用） 本発明では、画像信号として得られた各色信号を、各色
毎の一連づつ、水平レジスタＣＣＤから順次転送出力さ
せるようにしたので、後続する各種の回路は１系統分だ
け設ければよく、回路規模が小形化し、コストが低廉化
する。 また、請求項２の発明では、転送出力用のパルス周波数
を、符号化回路の処理速度もしくは記録媒体の記録速度
のうちの遅い方の速度に対応させて設定したので、大容
量のフィールドメモリやバッファメモリも不要となる。 さらに、請求項３の発明では、増幅器の増幅率を、一連
の色信号の出力タイミングに合わせて、その増幅率を、
対応する色信号のホワイトバランス処理に適した増幅率
に変化させるので、各色に適応したホワイトバランス処
理を行うことができる。 （実施例） 以下、本発明の一実施例を図面を参照して説明する。 第１図で示す本発明の画像信号処理装置も、第９図で示
した従来装置と同様に、撮像素子としてＣＣＤ １１を
有し、このＣＣＤ １１から出力された画像信号は増幅
器１２で増幅されるが、第９図における色分離回路１３
は用いずに、１系統分のガンマ回路Ｉ４およびホワイト
バランス回路１５によって処理され、さらにＡ／Ｄ変換
回路１６てディジタル信号に変換される。ディジタル信
号に変換された画像データは、第９図で示したフィール
ドメモリ１７を介することな（、直接ＤＰＣＭ符号化回
路１８に入力され、ここで符号化された後、第９図で示
したバッファメモリ１９を介することなく、記憶装置２
０のメモリカード等の画像データ記憶媒体２０ａに書き
込まれる。 ＤＰＣＭ符号化回路１８は、第２図で示すように構成さ
れている。この構成は基本的に第１０図で説明したもの
と同様のものであり、対応する部分には同一符号を付し
である。このＤＰＣＭ符号化回路１８は、前述した前置
予測方式を用いており、この前置予測では、予測値とし
て１画素手前の画素データを用いるので、予測器８６と
して、ここでは１画素遅延器を用いている。 なお、ＣＣＤ駆動回路２Ｌタイミング発生回路２２、シ
ステムコントロール回路２３も、第９図で示した従来装
置と同様に設けられており、従来と同様の機能を果たす
。 ここで本発明では、第１図で示したＣ ＣＤ １１の一
例として、フレームトランスファ型ＣＣＤを用いている
。このＣＣＤ ＩＩは、第３図で示すように、図示しな
い被写体像か入射される受光部１１１と、この受光部１
１１に生しる信号電荷を蓄積し転送するための垂直レジ
スタ１１２とを有し、フレームトランスファ型ＣＣＤで
は一般に蓄積部と称される。また、この蓄積部＋１２の
図示下側には、トランスファゲート１１３および水平レ
ジスタＣＣＤ１１４が３原色Ｒ，Ｇ、Ｂ分（３組）設け
られている。 上記受光部１１１および蓄積部１１２には、それぞれ信
号電荷を垂直転送するためのクロックφＰ１およびφ、
５が印加される。また、ＣＣＤＩＩのカラーフィルタに
は、第４図で示すように、Ｒ，Ｇ。 Ｂ縦ストライプフィルタが用いられており、トランスフ
ァゲート１１３には、Ｒ，Ｇ、Ｂ各色毎の信号電荷を、
蓄積部１１２から対応する水平レジスタＣＣＤ １１４
に転送するためのクロックφ１が印加される。さらに、
Ｒ，Ｇ、Ｂ用の各水平レジスタＣＣＤ １１４には、信
号電荷を図示左方に向かって水平転送するためのクロッ
クφ８４、φ、２．φ６．が印加される。これらの各ク
ロックφＰｌ＋ φＰＳ＋φ１．φＳｌ＋ φＳ２
＋ φ、３は、第１図で示したシステムコントロール
回路２３によって制御されるタイミング発生回路２２か
らのタイミング信号に基づき、ＣＣＤ駆動回路２１から
出力される。すなわち、上記ＣＣＤ駆動回路２１は、Ｃ
ＣＤ ＩＩの転送制御部として機能する。 次に、本発明の動作説明に先立って、上記ＣＣＤ ＩＩ
の一般的な転送動作を、第５図を用いて説明する。 通常のテレビレートにおいて、受光部１１１により１／
６０＋ｅｃ間、光電変換された信号電荷は、テレビ信号
の垂直ブランキング期間に、前記クロックφ１．および
φＰ５によって蓄積部１１２に高速で転送される（第５
図のＴ期間）。この後、各水平ブランキング期間に、水
平１ライン分の信号電荷を、蓄積部１１２から水平レジ
スタＣＣＤ １１４に転送する。この場合、トランスフ
ァーゲート１１３には、各水平ブランキング期間毎にク
ロックφ１か３パルス印加されるので、第４図で示すよ
うに、３本の水平レジスタＣＣＤ １１４には、３色Ｒ
，Ｇ。 Ｂの信号電荷が分離されてこの順番で転送される。 すなわち、Ｒの信号電荷は、第１パルスで図示した上の
列のＢ粗水平レジスタＣＣＤ１１４、第２パルスで中の
列のＧ用水平レジスタＣＣＤ１１４、第３パルスで下の
列のＲ用水平しジスタＣＣＤ １１４に、Ｇの信号電荷
は、第２パルスで上の列のＢ粗水平レジスタＣＣＤ１１
４、第３パルスで中の列のＧ用水平レジスタＣＣＤ１１
４、に、Ｂの信号電荷は、第３パルスで上の列のＢ粗水
平レジスタＣＣＤ１１４に各々順次転送される。そうし
て、第３パルス印加後ては、１ライン分の信号電荷Ｒが
下の列のＲ信号用の水平レジスタＣＣＤ １１４に転送
され、１ライン分の信号電荷Ｇは中央の列のＧ信号用の
水平レジスタＣＣＤ １１４に転送され、１ライン分の
信号電荷Ｂは上の列のＢ信号用の水平レジスタＣＣＤ１
１４に転送される。このようにして、１回の水平ブラン
キング期間に、水平１ライン分の各信号電荷Ｒ，Ｇ、Ｂ
が、対応する水平レジスタＣＣＤ １１４に転送される
。 その後、各水平レジスタＣＣＤ １１４に水平転送用の
クロックφ５０、φ、２．φ５．か印加されることによ
り、信号電荷は転送され、図示左端に設けたアンプには
Ｒ，Ｇ、Ｂ信号が同時に出力される。 上記説明は、−数的な転送動作についてであるが、本発
明では、転送制御部であるＣＣＤ駆動回路２１により、
各クロックを第７図で示すタイミングで与えている。こ
こで、本発明でも、テレビ信号の垂直ブランキング期間
に、光電変換された信号電荷を、クロックφ、１および
φｐｓによって受光部１１１から蓄積部１１２に高速で
転送することは同じである。 本発明では、水平ブランキング期間に１ライン分の信号
電荷を蓄積部１１２から水平レジスタＣＣＤ １１４に
転送するに際し、トランスファーゲート１１３に、クロ
ックφ１を１パルスだけ印加している。すなわち、第７
図で示す水平ブランキング期間内の時刻１１にクロック
φ１が１パルス印加されると、第６図（ａ）で示すよう
に、１ライン分の同一色（この場合Ｒ）を一連とした、
一連の色信号（Ｒのストライプフィルタに対応する信号
電荷）が蓄積部１１２から水平レジスタＣＣＤ １１４
に転送される。そして、この後に続く水平転送用のクロ
ックφ８．により水平方向に転送され、出力される。 また、次の水平ブランキング期間においても、その時刻
ｔ２にクロックφ１が１パルス印加されると、第６図（
ｂ）で示すように、１ライン分の次の同一色（この場合
Ｇ）を一連とした、一連の色信号（Ｇのストライブフィ
ルタに対応する信号電荷）が、蓄積部１１２から水平レ
ジスタＣＣＤ １１４に転送される。そして、この後は
、同様に水平転送用のクロックφｓ３により水平方向に
転送され、出力される。 以下、同様にして、次の水平ブランキング期間には、一
連の色信号Ｂが水平レジスタＣＣＤ１）４に転送され、
さらに、クロックφｓ３により水平方向に転送出方され
る。 上記動作により、１水平走査期間の信号電荷全てが、水
平走査期間毎に、Ｒ，Ｇ、Ｂの各色順で、順次転送出力
されたこととなる（これを線内色順次信号と呼ぶ）。そ
して、この動作を繰り返すことにより、１画面全ての信
号電荷が線内色順次信号として転送出力される。したが
って、第１図で示したように、ＣＣＤ ＩＩからＡ／Ｄ
変換器Ｉ６までの信号処理は、第９図で示した従来装置
が３系統必要であったのに対し、本発明では１系統のみ
で実現することができる。 また、第７図で示したクロックφ７８．φ１およびφ３
．の各パルス周期を調整することにより、前記線内順次
信号を任意のレートで読み出すことが可能である。 例えば、ＤＰＣＭ符号化回路１８の処理速度が１画素当
りｌ００ｎｓｅｃであり、また、記憶媒体２０ａへの書
き込み速度は２５０ ｎ５ｅｃ／ ８ ｂＮ とする。 ＤＰＣＭ符号化によって１画素１色８ｂＮデータを４
ｂｉｔに非線形変換した場合、２画素の処理後に８ ｂ
ｉｔデータとして記憶媒体２０ａに書き込むものとする
と、１回の書き込みに対して、ＤＰＣＭ符号化回路１８
の処理速度は２画素分、すなわち、２００ｎｓｅｃとな
る。この場合、上記符号化のための処理速度（２００ｎ
ｓｅｃ）よりも記憶媒体２０ａへの書き込み速度（２５
０ｎｓｅｃ）の方が遅いので、上述したクロックφＰｓ
＋ φ１およびφ５３の各パルス周波数（パルス周期
）を、１画素の水平転送時間が、２５０／２ ｎ５ｅｃ
＝ １２５ｎｓｅｃ以内（ただし、符号化処理時間が１
００ｎｓｅｃ ／画素のためＩＨｎｓｅｃ以上）となる
ように設定する。 このようにすると、ＣＣＤ Ｉｔから出力された２画素
分のデータは符号化され、記憶媒体２０ａに記録された
後、次の画素のデータが出力されることとなる。したが
って、第９図の従来装置にあるような大容量のフィール
ドメモリ１７やバッファメモリ１９は不要となる。 また、処理速度の遅いほうに合わせて電荷転送速度を設
定しているので、記録速度の異なる記憶媒体や、処理速
度の異なる符号化処理に対しても容易に適用できる。 また、第１図において、各色信号が線内色順次にてＣＣ
Ｄ １１から出力されるが、これらの各色信号は１つの
ホワイトバランス回路Ｉ５を通るため、各色信号が出力
されるタイミング毎に、ホワイトバランス用増幅器の増
幅率を、対応する色信号のホワイトバランス処理に適し
た増幅率に制御する必要がある。 そこで、例えば、第８図（ａ）で示すように、ホワイト
バランス用増幅器として、各色信号Ｒ４Ｇ、Ｂに対応し
た増幅率Ｇｌ、 Ｇ２． Ｇ３が設定されている増幅器
１５Ｒ，１５Ｇ、 １５８を用意し、その出力側に設け
た切換スイッチ＋５Ｓを、第１図のシステムコントロー
ル回路２３により制御されるタイミング発生回路２２か
らの制御信号で、一連の色信号が出力されるタイミング
に合せて、対応する増幅器（１５Ｒ１５Ｇ、 １５Ｂの
いずれか）が選択されるように切換える。 或いは、第８図（ｂ）のように、ホワイトバランス用増
幅器として、ＡＧＣ（オートマチックゲインコントロー
ル）回路１５＾を用いてもよい。この場合、第１図のシ
ステムコントロール回路２３からの制御信号により、各
一連の色信号の出力タイミング毎に、対応する各色信号
に合せてホワイトバランス用のゲインを制御する。制御
信号としては、例えば、システムコントロール回路２３
からのディジタル信号を、Ｄ／Ａ変換器を用いてアナロ
グ信号とし、ＡＧＣ回路＋５Ａを制御すればよい。 このように構成すると、各色に適応した増幅率により、
適正なホワイトバランス処理を行うことができる。 次に、他の実施例として、ＣＣＤ１１に第１１図に示す
インターライン型ＣＣＤを用いたものを説明する。一般
にインターライン型ＣＣＤにおいて垂直レジスタ１１２
は垂直転送部と称される。 このインターライン型ＣＣＤを利用する場合は、１水平
ラインの光学変換する受光部Ｉｌ＋の信号電荷のうち奇
数列の信号を、トランスフアゲ−）１１１ａおよびトラ
ンスファゲート＋１３を介して、図示した上の段の水平
レジスタＣＣＤ １１４に、また偶数列の信号を、トラ
ンスファゲート１ｌｌａおよびトランスファゲート１１
３を介して、下の段の水平レジスタＣＣＤ １１４に、
それぞれ転送されるように、水平転送りロックのタイミ
ングを合わせる。 そして、第１の水平ライン（Ｒ，Ｇ、Ｒ，Ｇ・・・・・
・）のうち、奇数列の信号電荷Ｒを、上の段の水平レジ
スタＣＣＤ １１４に転送し、偶数列の・信号電荷Ｇを
、下の段の水平レジスタＣＣＤ １１４に転送し、それ
ぞれ出力させる。また、第２の水平ライン（Ｇ、Ｂ、Ｇ
、Ｂ・・・・・・）のうち、奇数列の信号電荷Ｇを、上
の段の水平レジスタＣＣＤ Ｉｔ４に転送し、偶数列の
信号電荷Ｂを、下の段の水平レジスタＣＣＤ １１４に
転送し、それぞれ出力させ、第３の水平ライン以降も、
同様に行なうものである。 なお、上記説明は本発明を電子スチルカメラに応用した
場合について行なったが、本発明（よテレビ電話等の情
報通信分野にも利用できる。 〔発明の効果〕 以上のように本発明によれば、ガンマ回路、ホワイトバ
ランス回路等の信号プロセス回路およびＡ／Ｄ変換器は
１系統のみてよく、また、符号化のために大容量のフィ
ールドメモリやノく・ソファメモリも不要となるので、
装置全体の大幅な小形化およびコストの低廉化が期待て
きる。そして、このための手法は、撮像素子の信号電荷
転送タイミングやスピードを制御することによって０る
ため、部品の追加を要すること無く、容易に実現できる
。
すブロック図、第２図は第１図で示した符号化回路の構
成例を示すブロック図、第３図は第１図で示した撮像素
子の構成を説明する正面図、第４図は第３図で説明した
撮像素子の一般的な信号電荷の転送動作を説明する正面
図、第５図は第４図の転送動作時に印加される各クロッ
クのタイミングを説明するタイムチャート、第６図（ａ
）（ｂ）は第３図で説明した撮像素子の本発明における
信号電荷の転送動作を説明する正面図、第７図は第６図
の転送動作のために印加される各クロックのタイミング
を説明するタイムチャート、第８図（ａ） （ｂ）は各
色信号毎のホワイトバランス用増幅率を得るための回路
構成を示す回路図、第９図は従来装置を説明するための
ブロック図、第１０図は第９図で示した符号化回路を示
すブロック図、第１１図は他の実施例の信号電荷の転送
動作を説明する正面図である。 １１・・ＣＯＤ、＋１２ ・・蓄積部、１１４ ・水
平レジスタＣＣＤ、１５・・ホワイトバランス回路、１
８・・符号化回路、２０ａ ・記憶媒体、２１・・
転送制御部として機能するＣＣＤ駆動回路。 ｆ、７ １！；ｚ 尤４７ Ｃｂ） −ｆ、＝−ｔ、ｚ ）Ｉｌ「 手続補正書 （自発） ■ 事件の表示 平成２年特許願第１１５５２３号 ２、発明の名称 画像信号記録装置 ３、補正をする者 事件との関係 特許出願人 チノン株式会社 ４、代理人 ７、補正の内容 （１）明細書第１８頁第２０行、同第１９頁第７行およ
び第１１行の「上の列」を「上の段コに訂正する。 （２）明細書第１９頁第３行、第８行および第１３行の
１下の列」を１下の段」に訂正する。 明細書第１９頁第１４行から第１５行の［水平レジスタ
ＣＣＤｌ１４ｊを「水平ライン」に訂正する。 ５゜ ６゜ 電話 ０３−３５２−１５６１ （代）補正命令の日
付 な し 補正の対象 明細書中１発明の詳細な説明」の欄。 平成２年７月１７日 特許出願人 チ ノ ン株式会社 手続補正書（自発） 平成３年０３月２０日 １、事件の表示 平成２年特許願第１１５５２３号 ２、発明の名称 画像信号処理装置 ３、補正をする者 事件との関係 特許出願人 チノン株式会社 ４、代理人 東京都新宿区新宿４丁目３番２２号（安藤ビル）電話
０３−３３５２−１５６１ ５、補正命令の日付 な し ６、補正の対象 明細書全文 ７、補正の内容 別紙のとおり （代） 明 細 書 １、発明の名称 画像信号処理装置 ２、特許請求の範囲 （１） 画像信号として得られた少なくとも３原色に関
わる各色信号を蓄積し転送する垂直レジスタと、 この垂直レジスタから転送されて来る色信号を受ける水
平レジスタＣＣＤと、 前記垂直レジスタに対し、前記３原色に関わる１ライン
分の同一色を一連とした各色毎の一連の色信号を、前記
水平レジスタＣＣＤに対して、水平ブランキング毎に一
連づつ、順次転送させると共に、水平レジスタＣＣＤに
転送された一連の色信号を順次転送出力させる転送制御
部と、を備えたことを特徴とする画像信号処理装置。 （２） 転送出力用のパルス周波数を、この転送出力さ
れた信号を基に符号化する符号化回路の処理速度と、こ
の符号化された画像データを記憶する記憶媒体の記憶速
度との、遅い方の速度に対応させて設定したことを特徴
とする請求項１に記載の画像信号処理装置。 （３） 転送出力された色信号を処理するホワイトバラ
ンス回路を有し、そのホワイトバランス用の増幅率を、
各一連の色信号の出力タイミングに合わせて、対応する
色信号のホワイトバランス処理に適した増幅率に変化さ
せるように構成したことを特徴とする請求項１又は２に
記載の画像信号処理装置。 ３、発明の詳細な説明 〔発明の目的〕 （産業上の利用分野） 本発明は電子スチルカメラ等に適用され、撮像素子から
の画像信号の転送制御を、その符号化に関連して改良し
た画像信号処理装置に関する。 （従来の技術） 光学像を撮像素子によって画像信号に変換し、これをデ
ィジタルデータとして記憶装置に記憶させるものとして
、例えばディジタル式の電子スチルカメラがある。この
電子スチルカメラでは、膨大な量のディジタル画像デー
タを限られた容量の記憶装置内に記憶させるため、情報
圧縮が不可欠となる。この情報圧縮の手法はこれまで種
々の方法が提案されており、隣接画素間の相関性を利用
したＤＰＣＭ方式や、画面内を、縦ｎ画素・横ｎ画素か
らなるｎｘｎ画素のエリア（ブロック）に区切り、各ブ
ロック毎にそのブロック内の相関性を利用するＤＣＴ方
式等が知られている。 第９図は上記ＤＰＣＭ方式を用いた電子スチルカメラの
信号処理例を表すブロック図であり、以下これについて
説明する。 ＣＣＤ等による撮像素子１１がら出力された画像信号は
、増幅器１２で増幅され）、色分離回路１３により、例
えば、赤、緑、青（Ｒ，Ｇ、Ｂ）の３色にそれぞれ分離
される。この後、各色信号Ｒ，Ｇ。 Ｂはそれぞれガンマ回路Ｉ４およびホワイトバランス回
路１５によって処理され、さらにＡ／Ｄ変換回路１６で
ディジタル信号に変換され、フィールドメモリ１７に記
憶される。このフィールドメモリ１７は、ＤＰＣＭ符号
化回路１８のためのバッファメモリとして用いられる。 上記ＤＰＣＭ符号化回路１８は、ディジタル信号に変換
されて、フィールドメモリ１７から色面順次或いは色線
順次に読み出された画像データをそれぞれ符号化するも
ので、第１０図のように構成されている。すなわち、こ
のＤＰＣＭ符号化回路１８は、入力信号である、現時点
のサンプル値Ｘ。から、減算器８１により、予測値Ｘ。 （現時点の値をそれ以前の標本点から予測した値）を差
し引き、その結果得られる予測誤差信号ε。を、非線形
変換器８２により、非線形変換し、出力するものである
。上記予測値としては、例えば、現時点より１画素手前
の標本値を用いる方法（以下前値予測という）等がある
。 ８３は局部複合器となる部分で、複合時に発生する誤差
の累積を防ぐために設けられている。この部分は、前記
非線形変換器８２の出力を逆変換する非線形逆変換器８
４を有し、その出力である予測誤差信号と前記予測値と
を、加算器８５によって加算し、予測器８６に入力させ
るものである。 上記ＤＰＣＭ符号化回路１８で符号化された画像データ
は、バッファメモリ１９を介して、メモリカード等の画
像データ記憶媒体２ｏに書き込まれる。 上記バッファメモ１月９を用いたのは、ＤＰｃＭＰｃ化
回路１８と画像データ記憶媒体２ｏとの間のデータ転送
スピードをコントロールして、最終的に画像データを記
憶媒体２θａに書き込むためである。 なお、第９図において、２１はＣＯＤ駆動回路で、撮像
素子ＩＩとして用いられているＣＣＤを動作させるもの
である。また、２２はタイミング発生回路で、システム
コントロフル回路２３により制御され、前述した各種の
回路１３〜２１に対し、所定のタイミングで信号を発し
、これらを動作させる。 このような装置では、Ｒ，Ｇ、Ｂの各色信号毎に、ガン
マ回路１４、ホワイトバランス回路１５、Ａ／Ｄ変換回
路１６がそれぞれ必要となる。また、色分離回路１３か
らは、これによって分離された、上記Ｒ，Ｇ、Ｂの各色
信号が全て同時に出力されるので、フィールドメモリ１
７を持たない場合は、ＤＰＣＭ符号化回路１８がＲ，Ｇ
、Ｂの各色信号毎に必要となる。しかし、このようなこ
とは実際上困難であり、カメラ内には必ず前記フィール
ドメモリ１７や、フレームメモリ等の大容量なバッファ
メモリが必要となる。 （発明が解決しようとする課題） このように、画像信号用の各ガンマ回路１４、ホワイト
バランス回路１５、Ａ／Ｄ変換回路１６が各Ｒ，Ｇ、Ｂ
分（３組分）必要であったり、フィールドメモリ等の大
容量なバッファメモリが必要である等、回路規模やコス
トの小形化および低廉化を妨げていた。 本発明の目的は、回路構成を簡素化することにより、全
体の小形化、およびコストの大幅な低廉化を可能とした
画像信号処理装置を提供することにある。 〔発明の構成〕 （課題を解決するための手段） 本発明による画像信号処理装置は、画像信号として得ら
れた少なくとも３原色に関わる各色信号を蓄積し転送す
るための垂直レジスタと、この垂直レジスタから転送さ
れて来る色信号を受ける水平レジスタＣＣＤと、前記垂
直レジスタに対し、前記３原色に関わる１ライン分の同
一色を一連とした各色毎の色信号を、前記水平レジスタ
ＣＣＤに対して、水平ブランキング毎に一連づつ、順次
転送させると共に、水平レジスタＣＣＤに転送された一
連の色信号を順次転送出力させる転送制御部とを備えた
ものである。 また、請求項２に記載の画像信号処理装置は、請求項１
の構成において、転送出力用のパルス周波数を、この転
送出力された信号を基に符号化する符号化回路の処理速
度と、この符号化された画像データを記憶する記憶媒体
の記憶速度との、遅い方の速度に対応させて設定したも
のである。 さらに、請求項３に記載の画像信号処理装置は、請求項
１または２の構成において、転送出力された色信号を処
理するホワイトバランス回路を有し、そのホワイトバラ
ンス用の増幅率を、各−連の色信号の出力タイミングに
合わせて、対応する色信号のホワイトバランス処理に適
した増幅率に変化させるように構成したものである。 （作用） 本発明では、画像信号として得られた各色信号を、各色
毎の一連づつ、水平レジスタＣＣＤから順次転送出力さ
せるようにしたので、後続する各種の回路は１系統分だ
け設ければよく、回路規模が小形化し、コストが低廉化
する。 また、請求項２の発明では、転送出力用のパルス周波数
を、符号化回路の処理速度もしくは記録媒体の記録速度
のうちの遅い方の速度に対応させて設定したので、大容
量のフィールドメモリやバッファメモリも不要となる。 さらに、請求項３の発明では、増幅器の増幅率を、一連
の色信号の出力タイミングに合わせて、その増幅率を、
対応する色信号のホワイトバランス処理に適した増幅率
に変化させるので、各色に適応したホワイトバランス処
理を行うことができる。 （実施例） 以下、本発明の一実施例を図面を参照して説明する。 第１図で示す本発明の画像信号処理装置も、第９図で示
した従来装置と同様に、撮像素子としてＣＣＤ １１を
有し、このＣＣＤ １１から出力された画像信号は増幅
器１２で増幅されるが、第９図における色分離回路１３
は用いずに、１系統分のガンマ回路Ｉ４およびホワイト
バランス回路１５によって処理され、さらにＡ／Ｄ変換
回路１６てディジタル信号に変換される。ディジタル信
号に変換された画像データは、第９図で示したフィール
ドメモリ１７を介することな（、直接ＤＰＣＭ符号化回
路１８に入力され、ここで符号化された後、第９図で示
したバッファメモリ１９を介することなく、記憶装置２
０のメモリカード等の画像データ記憶媒体２０ａに書き
込まれる。 ＤＰＣＭ符号化回路１８は、第２図で示すように構成さ
れている。この構成は基本的に第１０図で説明したもの
と同様のものであり、対応する部分には同一符号を付し
である。このＤＰＣＭ符号化回路１８は、前述した前置
予測方式を用いており、この前置予測では、予測値とし
て１画素手前の画素データを用いるので、予測器８６と
して、ここでは１画素遅延器を用いている。 なお、ＣＣＤ駆動回路２Ｌタイミング発生回路２２、シ
ステムコントロール回路２３も、第９図で示した従来装
置と同様に設けられており、従来と同様の機能を果たす
。 ここで本発明では、第１図で示したＣ ＣＤ １１の一
例として、フレームトランスファ型ＣＣＤを用いている
。このＣＣＤ ＩＩは、第３図で示すように、図示しな
い被写体像か入射される受光部１１１と、この受光部１
１１に生しる信号電荷を蓄積し転送するための垂直レジ
スタ１１２とを有し、フレームトランスファ型ＣＣＤで
は一般に蓄積部と称される。また、この蓄積部＋１２の
図示下側には、トランスファゲート１１３および水平レ
ジスタＣＣＤ１１４が３原色Ｒ，Ｇ、Ｂ分（３組）設け
られている。 上記受光部１１１および蓄積部１１２には、それぞれ信
号電荷を垂直転送するためのクロックφＰ１およびφ、
５が印加される。また、ＣＣＤＩＩのカラーフィルタに
は、第４図で示すように、Ｒ，Ｇ。 Ｂ縦ストライプフィルタが用いられており、トランスフ
ァゲート１１３には、Ｒ，Ｇ、Ｂ各色毎の信号電荷を、
蓄積部１１２から対応する水平レジスタＣＣＤ １１４
に転送するためのクロックφ１が印加される。さらに、
Ｒ，Ｇ、Ｂ用の各水平レジスタＣＣＤ １１４には、信
号電荷を図示左方に向かって水平転送するためのクロッ
クφ８４、φ、２．φ６．が印加される。これらの各ク
ロックφＰｌ＋ φＰＳ＋φ１．φＳｌ＋ φＳ２
＋ φ、３は、第１図で示したシステムコントロール
回路２３によって制御されるタイミング発生回路２２か
らのタイミング信号に基づき、ＣＣＤ駆動回路２１から
出力される。すなわち、上記ＣＣＤ駆動回路２１は、Ｃ
ＣＤ ＩＩの転送制御部として機能する。 次に、本発明の動作説明に先立って、上記ＣＣＤ ＩＩ
の一般的な転送動作を、第５図を用いて説明する。 通常のテレビレートにおいて、受光部１１１により１／
６０＋ｅｃ間、光電変換された信号電荷は、テレビ信号
の垂直ブランキング期間に、前記クロックφ１．および
φＰ５によって蓄積部１１２に高速で転送される（第５
図のＴ期間）。この後、各水平ブランキング期間に、水
平１ライン分の信号電荷を、蓄積部１１２から水平レジ
スタＣＣＤ １１４に転送する。この場合、トランスフ
ァーゲート１１３には、各水平ブランキング期間毎にク
ロックφ１か３パルス印加されるので、第４図で示すよ
うに、３本の水平レジスタＣＣＤ １１４には、３色Ｒ
，Ｇ。 Ｂの信号電荷が分離されてこの順番で転送される。 すなわち、Ｒの信号電荷は、第１パルスで図示した上の
列のＢ粗水平レジスタＣＣＤ１１４、第２パルスで中の
列のＧ用水平レジスタＣＣＤ１１４、第３パルスで下の
列のＲ用水平しジスタＣＣＤ １１４に、Ｇの信号電荷
は、第２パルスで上の列のＢ粗水平レジスタＣＣＤ１１
４、第３パルスで中の列のＧ用水平レジスタＣＣＤ１１
４、に、Ｂの信号電荷は、第３パルスで上の列のＢ粗水
平レジスタＣＣＤ１１４に各々順次転送される。そうし
て、第３パルス印加後ては、１ライン分の信号電荷Ｒが
下の列のＲ信号用の水平レジスタＣＣＤ １１４に転送
され、１ライン分の信号電荷Ｇは中央の列のＧ信号用の
水平レジスタＣＣＤ １１４に転送され、１ライン分の
信号電荷Ｂは上の列のＢ信号用の水平レジスタＣＣＤ１
１４に転送される。このようにして、１回の水平ブラン
キング期間に、水平１ライン分の各信号電荷Ｒ，Ｇ、Ｂ
が、対応する水平レジスタＣＣＤ １１４に転送される
。 その後、各水平レジスタＣＣＤ １１４に水平転送用の
クロックφ５０、φ、２．φ５．か印加されることによ
り、信号電荷は転送され、図示左端に設けたアンプには
Ｒ，Ｇ、Ｂ信号が同時に出力される。 上記説明は、−数的な転送動作についてであるが、本発
明では、転送制御部であるＣＣＤ駆動回路２１により、
各クロックを第７図で示すタイミングで与えている。こ
こで、本発明でも、テレビ信号の垂直ブランキング期間
に、光電変換された信号電荷を、クロックφ、１および
φｐｓによって受光部１１１から蓄積部１１２に高速で
転送することは同じである。 本発明では、水平ブランキング期間に１ライン分の信号
電荷を蓄積部１１２から水平レジスタＣＣＤ １１４に
転送するに際し、トランスファーゲート１１３に、クロ
ックφ１を１パルスだけ印加している。すなわち、第７
図で示す水平ブランキング期間内の時刻１１にクロック
φ１が１パルス印加されると、第６図（ａ）で示すよう
に、１ライン分の同一色（この場合Ｒ）を一連とした、
一連の色信号（Ｒのストライプフィルタに対応する信号
電荷）が蓄積部１１２から水平レジスタＣＣＤ １１４
に転送される。そして、この後に続く水平転送用のクロ
ックφ８．により水平方向に転送され、出力される。 また、次の水平ブランキング期間においても、その時刻
ｔ２にクロックφ１が１パルス印加されると、第６図（
ｂ）で示すように、１ライン分の次の同一色（この場合
Ｇ）を一連とした、一連の色信号（Ｇのストライブフィ
ルタに対応する信号電荷）が、蓄積部１１２から水平レ
ジスタＣＣＤ １１４に転送される。そして、この後は
、同様に水平転送用のクロックφｓ３により水平方向に
転送され、出力される。 以下、同様にして、次の水平ブランキング期間には、一
連の色信号Ｂが水平レジスタＣＣＤ１）４に転送され、
さらに、クロックφｓ３により水平方向に転送出方され
る。 上記動作により、１水平走査期間の信号電荷全てが、水
平走査期間毎に、Ｒ，Ｇ、Ｂの各色順で、順次転送出力
されたこととなる（これを線内色順次信号と呼ぶ）。そ
して、この動作を繰り返すことにより、１画面全ての信
号電荷が線内色順次信号として転送出力される。したが
って、第１図で示したように、ＣＣＤ ＩＩからＡ／Ｄ
変換器Ｉ６までの信号処理は、第９図で示した従来装置
が３系統必要であったのに対し、本発明では１系統のみ
で実現することができる。 また、第７図で示したクロックφ７８．φ１およびφ３
．の各パルス周期を調整することにより、前記線内順次
信号を任意のレートで読み出すことが可能である。 例えば、ＤＰＣＭ符号化回路１８の処理速度が１画素当
りｌ００ｎｓｅｃであり、また、記憶媒体２０ａへの書
き込み速度は２５０ ｎ５ｅｃ／ ８ ｂＮ とする。 ＤＰＣＭ符号化によって１画素１色８ｂＮデータを４
ｂｉｔに非線形変換した場合、２画素の処理後に８ ｂ
ｉｔデータとして記憶媒体２０ａに書き込むものとする
と、１回の書き込みに対して、ＤＰＣＭ符号化回路１８
の処理速度は２画素分、すなわち、２００ｎｓｅｃとな
る。この場合、上記符号化のための処理速度（２００ｎ
ｓｅｃ）よりも記憶媒体２０ａへの書き込み速度（２５
０ｎｓｅｃ）の方が遅いので、上述したクロックφＰｓ
＋ φ１およびφ５３の各パルス周波数（パルス周期
）を、１画素の水平転送時間が、２５０／２ ｎ５ｅｃ
＝ １２５ｎｓｅｃ以内（ただし、符号化処理時間が１
００ｎｓｅｃ ／画素のためＩＨｎｓｅｃ以上）となる
ように設定する。 このようにすると、ＣＣＤ Ｉｔから出力された２画素
分のデータは符号化され、記憶媒体２０ａに記録された
後、次の画素のデータが出力されることとなる。したが
って、第９図の従来装置にあるような大容量のフィール
ドメモリ１７やバッファメモリ１９は不要となる。 また、処理速度の遅いほうに合わせて電荷転送速度を設
定しているので、記録速度の異なる記憶媒体や、処理速
度の異なる符号化処理に対しても容易に適用できる。 また、第１図において、各色信号が線内色順次にてＣＣ
Ｄ １１から出力されるが、これらの各色信号は１つの
ホワイトバランス回路Ｉ５を通るため、各色信号が出力
されるタイミング毎に、ホワイトバランス用増幅器の増
幅率を、対応する色信号のホワイトバランス処理に適し
た増幅率に制御する必要がある。 そこで、例えば、第８図（ａ）で示すように、ホワイト
バランス用増幅器として、各色信号Ｒ４Ｇ、Ｂに対応し
た増幅率Ｇｌ、 Ｇ２． Ｇ３が設定されている増幅器
１５Ｒ，１５Ｇ、 １５８を用意し、その出力側に設け
た切換スイッチ＋５Ｓを、第１図のシステムコントロー
ル回路２３により制御されるタイミング発生回路２２か
らの制御信号で、一連の色信号が出力されるタイミング
に合せて、対応する増幅器（１５Ｒ１５Ｇ、 １５Ｂの
いずれか）が選択されるように切換える。 或いは、第８図（ｂ）のように、ホワイトバランス用増
幅器として、ＡＧＣ（オートマチックゲインコントロー
ル）回路１５＾を用いてもよい。この場合、第１図のシ
ステムコントロール回路２３からの制御信号により、各
一連の色信号の出力タイミング毎に、対応する各色信号
に合せてホワイトバランス用のゲインを制御する。制御
信号としては、例えば、システムコントロール回路２３
からのディジタル信号を、Ｄ／Ａ変換器を用いてアナロ
グ信号とし、ＡＧＣ回路＋５Ａを制御すればよい。 このように構成すると、各色に適応した増幅率により、
適正なホワイトバランス処理を行うことができる。 次に、他の実施例として、ＣＣＤ１１に第１１図に示す
インターライン型ＣＣＤを用いたものを説明する。一般
にインターライン型ＣＣＤにおいて垂直レジスタ１１２
は垂直転送部と称される。 このインターライン型ＣＣＤを利用する場合は、１水平
ラインの光学変換する受光部Ｉｌ＋の信号電荷のうち奇
数列の信号を、トランスフアゲ−）１１１ａおよびトラ
ンスファゲート＋１３を介して、図示した上の段の水平
レジスタＣＣＤ １１４に、また偶数列の信号を、トラ
ンスファゲート１ｌｌａおよびトランスファゲート１１
３を介して、下の段の水平レジスタＣＣＤ １１４に、
それぞれ転送されるように、水平転送りロックのタイミ
ングを合わせる。 そして、第１の水平ライン（Ｒ，Ｇ、Ｒ，Ｇ・・・・・
・）のうち、奇数列の信号電荷Ｒを、上の段の水平レジ
スタＣＣＤ １１４に転送し、偶数列の・信号電荷Ｇを
、下の段の水平レジスタＣＣＤ １１４に転送し、それ
ぞれ出力させる。また、第２の水平ライン（Ｇ、Ｂ、Ｇ
、Ｂ・・・・・・）のうち、奇数列の信号電荷Ｇを、上
の段の水平レジスタＣＣＤ Ｉｔ４に転送し、偶数列の
信号電荷Ｂを、下の段の水平レジスタＣＣＤ １１４に
転送し、それぞれ出力させ、第３の水平ライン以降も、
同様に行なうものである。 なお、上記説明は本発明を電子スチルカメラに応用した
場合について行なったが、本発明（よテレビ電話等の情
報通信分野にも利用できる。 〔発明の効果〕 以上のように本発明によれば、ガンマ回路、ホワイトバ
ランス回路等の信号プロセス回路およびＡ／Ｄ変換器は
１系統のみてよく、また、符号化のために大容量のフィ
ールドメモリやノく・ソファメモリも不要となるので、
装置全体の大幅な小形化およびコストの低廉化が期待て
きる。そして、このための手法は、撮像素子の信号電荷
転送タイミングやスピードを制御することによって０る
ため、部品の追加を要すること無く、容易に実現できる
。
第１図は本発明による画像信号処理装置の一実施例を示
すブロック図、第２図は第１図で示した符号化回路の構
成例を示すプロ・ンク図、第３図は第１図で示した撮像
素子の構成を説明する正面図、第４図は第３図で説明し
た撮像素子の一般的な信号電荷の転送動作を説明する正
面図、第５図は第４図の転送動作時に印加される各クロ
ックのタイミングを説明するタイムチャート、第６図（
３）（ｂ）は第３図で説明した撮像素子の本発明におけ
る信号電荷の転送動作を説明する正面図、第７図は第６
図の転送動作のために印加される各クロックのタイミン
グを説明するタイムチャート、第８図（ａ） （ｂ）は
各色信号毎のホワイトバランス用増幅率を得るための回
路構成を示す回路図、第９図は従来装置を説明するため
のブロック図、第１０図は第９図で示した符号化回路を
示すブロック図、第１１図は他の実施例の信号電荷の転
送動作を説明する正面図である。 Ｉｔ・・ＣＣＤ、＋１２ ・・垂直レジスタ、１１４
・・水平レジスタＣＣＤ、１５・・ホワイトバランス回
路、１８・・符号化回路、２０ａ ・・記憶媒体、２
１・・転送制御部として機能するＣＣＤ駆動回路。
すブロック図、第２図は第１図で示した符号化回路の構
成例を示すプロ・ンク図、第３図は第１図で示した撮像
素子の構成を説明する正面図、第４図は第３図で説明し
た撮像素子の一般的な信号電荷の転送動作を説明する正
面図、第５図は第４図の転送動作時に印加される各クロ
ックのタイミングを説明するタイムチャート、第６図（
３）（ｂ）は第３図で説明した撮像素子の本発明におけ
る信号電荷の転送動作を説明する正面図、第７図は第６
図の転送動作のために印加される各クロックのタイミン
グを説明するタイムチャート、第８図（ａ） （ｂ）は
各色信号毎のホワイトバランス用増幅率を得るための回
路構成を示す回路図、第９図は従来装置を説明するため
のブロック図、第１０図は第９図で示した符号化回路を
示すブロック図、第１１図は他の実施例の信号電荷の転
送動作を説明する正面図である。 Ｉｔ・・ＣＣＤ、＋１２ ・・垂直レジスタ、１１４
・・水平レジスタＣＣＤ、１５・・ホワイトバランス回
路、１８・・符号化回路、２０ａ ・・記憶媒体、２
１・・転送制御部として機能するＣＣＤ駆動回路。
Claims (3)
- （１）画像信号として得られた３原色の各色信号を蓄積
する蓄積部と、 この蓄積部から転送されて来る色信号を受ける水平レジ
スタＣＣＤと、 前記蓄積部に対し、前記３原色に関わる１ライン分の同
一色を一連とした各色毎の一連の色信号を、前記水平レ
ジスタＣＣＤに対して、水平ブランキング毎に一連づつ
、順次転送させると共に、水平レジスタＣＣＤに転送さ
れた一連の色信号を順次転送出力させる転送制御部と、 を備えたことを特徴とする画像信号記録装置。 - （２）転送出力用のパルス周波数を、この転送出力され
た信号を基に符号化する符号化回路の処理速度と、この
符号化された画像データを記憶する記憶媒体の記憶速度
との、遅い方の速度に対応させて設定したことを特徴と
する請求項１に記載の画像信号記録装置。 - （３）転送出力された色信号を処理するホワイトバラン
ス回路を有し、そのホワイトバランス用の増幅率を、各
一連の色信号の出力タイミングに合わせて、対応する色
信号のホワイトバランス処理に適した増幅率に変化させ
るように構成したことを特徴とする請求項１又は２に記
載の画像信号記録装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2115523A JP2873046B2 (ja) | 1990-05-01 | 1990-05-01 | 画像信号処理装置 |
| US07/691,729 US5194944A (en) | 1990-05-01 | 1991-04-26 | Image signal processing apparatus for successively transferring a series of color signals obtained as image signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2115523A JP2873046B2 (ja) | 1990-05-01 | 1990-05-01 | 画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0413395A true JPH0413395A (ja) | 1992-01-17 |
| JP2873046B2 JP2873046B2 (ja) | 1999-03-24 |
Family
ID=14664638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2115523A Expired - Lifetime JP2873046B2 (ja) | 1990-05-01 | 1990-05-01 | 画像信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5194944A (ja) |
| JP (1) | JP2873046B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0415756A3 (en) * | 1989-08-31 | 1991-12-27 | Canon Kabushiki Kaisha | Electronic still camera |
| US5309183A (en) * | 1989-09-28 | 1994-05-03 | Canon Kabushiki Kaisha | Image pickup apparatus having difference encoding and non-linear processing of image signals |
| US5343243A (en) * | 1992-01-07 | 1994-08-30 | Ricoh Company, Ltd. | Digital video camera |
| US5539536A (en) * | 1992-03-19 | 1996-07-23 | Sony Corporation | Linear imaging sensor having improved charged transfer circuitry |
| JP4164878B2 (ja) * | 1995-04-28 | 2008-10-15 | ソニー株式会社 | 撮像装置及びその制御方法 |
| GB9524337D0 (en) * | 1995-11-29 | 1996-01-31 | Vlsi Vision Ltd | Shuffled read IC sensor |
| AU5376098A (en) * | 1996-12-06 | 1998-06-29 | Flashpoint Technology, Inc. | A method and system for assisting in the manual capture of overlapping images for composite image generation in digital camera |
| DE19702837C1 (de) * | 1997-01-27 | 1998-07-16 | Reimar Dr Lenz | Digitale Farbkamera für die elektronische Fotografie |
| US5973734A (en) | 1997-07-09 | 1999-10-26 | Flashpoint Technology, Inc. | Method and apparatus for correcting aspect ratio in a camera graphical user interface |
| US6317141B1 (en) | 1998-12-31 | 2001-11-13 | Flashpoint Technology, Inc. | Method and apparatus for editing heterogeneous media objects in a digital imaging device |
| US7230646B2 (en) * | 1999-12-22 | 2007-06-12 | Florida Atlantic University | Single sensor electronic video camera technique with diagonally coupled pixels |
| US7408584B2 (en) | 2001-08-22 | 2008-08-05 | Florida Atlantic University | Producing video signals using sensor and lenticular lens pattern |
| US7834927B2 (en) | 2001-08-22 | 2010-11-16 | Florida Atlantic University | Apparatus and method for producing video signals |
| CN1203665C (zh) * | 2002-03-25 | 2005-05-25 | 精工爱普生株式会社 | 固体摄像元件以及使用其的固体摄像装置 |
| US7692706B2 (en) * | 2006-07-20 | 2010-04-06 | Eastman Kodak Company | Charge summing in multiple output charge-coupled devices in an image sensor |
| US20080052026A1 (en) * | 2006-08-23 | 2008-02-28 | Qurio Holdings, Inc. | Configuring a content capture device for one or more service providers |
| US9224145B1 (en) | 2006-08-30 | 2015-12-29 | Qurio Holdings, Inc. | Venue based digital rights using capture device with digital watermarking capability |
| JP5539079B2 (ja) * | 2010-07-15 | 2014-07-02 | キヤノン株式会社 | 撮像装置、その制御方法及びプログラム |
| WO2012081154A1 (ja) * | 2010-12-16 | 2012-06-21 | パナソニック株式会社 | 撮像装置及び画像処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5970091A (ja) * | 1982-10-13 | 1984-04-20 | Nippon Kogaku Kk <Nikon> | 電子スチルカメラ |
| US4985758A (en) * | 1982-12-07 | 1991-01-15 | Canon Kabushiki Kaisha | Signal processing system having selected output from plural readout devices |
| DE3344082A1 (de) * | 1982-12-07 | 1984-06-07 | Canon K.K., Tokio/Tokyo | Bildaufnahme-einrichtung |
| US4870495A (en) * | 1985-02-22 | 1989-09-26 | Canon Kabushiki Kaisha | Image sensing element and image sensing apparatus for recording a still image |
| US4814861A (en) * | 1985-07-10 | 1989-03-21 | Canon Kabushiki Kaisha | Signal processing apparatus with independent gain control for chrominance and color signals |
| EP0323194A3 (en) * | 1987-12-25 | 1991-07-10 | Kabushiki Kaisha Toshiba | Electronic still camera and image recording method thereof |
-
1990
- 1990-05-01 JP JP2115523A patent/JP2873046B2/ja not_active Expired - Lifetime
-
1991
- 1991-04-26 US US07/691,729 patent/US5194944A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5194944A (en) | 1993-03-16 |
| JP2873046B2 (ja) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2873046B2 (ja) | 画像信号処理装置 | |
| US9686503B2 (en) | Camera system, video processing apparatus, and camera apparatus | |
| JP3438205B2 (ja) | デジタル電子カメラ装置 | |
| JP4131052B2 (ja) | 撮像装置 | |
| US20020057349A1 (en) | Image pickup apparatus and solid state image pickup device | |
| JP2006519521A (ja) | 高フレームレート・高品位イメージングシステム及び方法 | |
| US20080024659A1 (en) | Video signal processing apparatus and video signal processing method | |
| JP4253881B2 (ja) | 撮像装置 | |
| US5917546A (en) | Imaging apparatus | |
| JP3227173B2 (ja) | 撮像装置及びその方法 | |
| US7432958B2 (en) | Image pickup apparatus with function of adjusting incident light quantity | |
| KR100462260B1 (ko) | 영상픽업장치 | |
| JP4616429B2 (ja) | 画像処理装置 | |
| KR101177900B1 (ko) | 촬상 장치 및 촬상 방법 | |
| KR100377697B1 (ko) | 영상 신호의 기록 재생 장치 | |
| EP1763224B1 (en) | Video signal processing in a camera control unit | |
| US7126635B1 (en) | Video apparatus and method featuring multiple scan mode implementation | |
| CN100518247C (zh) | 视频信号拍摄、处理及传送的系统、方法和设备 | |
| JP2807791B2 (ja) | 画像信号記録装置 | |
| JP3092229B2 (ja) | 映像再生システム | |
| JPH05167932A (ja) | 固体撮像装置 | |
| JPH06189256A (ja) | 静止画記録ディジタルカメラ | |
| JP4055052B2 (ja) | デジタルカメラ | |
| JPH09224194A (ja) | 撮影装置 | |
| US6434281B1 (en) | Signal processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |